半导体器件的制作方法

本发明构思涉及一种半导体器件及其制造方法，更具体地涉及包括铁电场效应晶体管的半导体存储器件及其制造方法。

背景技术：

1、半导体存储器件可以分类为易失性存储器件和非易失性存储器件。易失性存储器件在其电源被中断时可能丢失其存储的数据。例如，易失性存储器件可以包括动态随机存取存储(dram)器件和静态随机存取存储(sram)器件中的至少一种。非易失性存储器件即使在其电源被中断时也可以保留其存储的数据。例如，非易失性存储器件可以包括可编程rom(prom)、可擦除prom(eprom)、电eprom(eeprom)和/或闪存器件中的至少一种。诸如磁随机存取存储(mram)器件和/或相变随机存取存储(pram)器件之类的下一代半导体存储器件已经被开发以提供高性能和/或低功耗半导体存储器件。此外，随着半导体器件的高度集成，进行了各种研究以克服半导体器件的制造工艺的限制。

技术实现思路

1、本发明构思的一个目的是提供一种易于高度集成的半导体器件及其制造方法。

2、本发明构思的一个目的是提供一种具有优异可靠性的半导体器件及其制造方法。

3、根据本发明构思的一些实施例的半导体器件可以包括：衬底上的第一单元阵列和第二单元阵列，在平行于衬底的上表面的第一方向上彼此相邻。第一单元阵列可以包括：第一栅电极，沿垂直于衬底的上表面的第二方向延伸；第一栅电极的侧表面上的第一沟道图案，在第二方向上彼此间隔开；以及第一位线，电连接到第一沟道图案中的对应的第一沟道图案。第二单元阵列可以包括：第二栅电极，沿第二方向延伸；第二栅电极的侧表面上的第二沟道图案，在第二方向上彼此间隔开；以及第二位线，电连接到第二沟道图案中的对应的第二沟道图案。半导体器件还可以包括电连接到第一位线的第一位线焊盘以及电连接到第二位线的第二位线焊盘。第一位线焊盘可以在第三方向上与第二位线焊盘通过第一单元阵列和第二单元阵列间隔开，第一单元阵列和第二单元阵列介于第一位线焊盘与第二位线焊盘之间，第三方向平行于衬底的上表面并与第一方向交叉。

4、根据本发明构思的一些实施例的半导体器件可以包括衬底上的第一单元阵列。第一单元阵列可以包括：第一位线和第一源极线，在平行于衬底的上表面的第一方向上彼此间隔开；第一栅电极，设置在第一位线与第一源极线之间并沿垂直于衬底的上表面的第二方向延伸；以及第一栅电极的侧表面上的第一沟道图案，在第二方向上彼此间隔开。半导体器件还可以包括电连接到第一位线的第一位线焊盘以及电连接到第一源极线的第一源极线焊盘。第一位线和第一源极线可以沿第三方向延伸，第三方向平行于衬底的上表面并与第一方向相交。第一位线焊盘可以在第三方向上与第一源极线焊盘通过第一单元阵列间隔开，第一单元阵列介于第一位线焊盘与第一源极线焊盘之间。

5、根据本发明构思的一些实施例的半导体器件可以包括：衬底上的第一单元阵列和第二单元阵列，在平行于衬底的上表面的第一方向上彼此相邻。第一单元阵列可以包括：第一栅电极，沿垂直于衬底的上表面的第二方向延伸；第一栅电极的侧表面上的第一沟道图案，在第二方向上彼此间隔开；以及第一导线，分别电连接到第一沟道图案并在第二方向上彼此间隔开。第二单元阵列可以包括：第二栅电极，沿第二方向延伸；第二栅电极的侧表面上的第二沟道图案，在第二方向上彼此间隔开；以及第二导线，分别电连接到第二沟道图案并在第二方向上彼此间隔开。半导体器件还可以包括分别电连接到第一导线的第一导线焊盘以及分别电连接到第二导线的第二导线焊盘。第一导线焊盘可以在第三方向上与第二导线焊盘通过第一单元阵列和第二单元阵列间隔开，第一单元阵列和第二单元阵列介于第一导线焊盘与第二导线焊盘之间，第三方向平行于衬底的上表面并与第一方向交叉。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，所述第一位线和所述第二位线在所述第一方向上彼此间隔开并沿所述第三方向延伸。

3.根据权利要求2所述的半导体器件，其中，所述第一位线焊盘在所述第一方向上的宽度大于所述第一位线在所述第一方向上的宽度。

4.根据权利要求3所述的半导体器件，其中，所述第二位线焊盘在所述第一方向上的宽度大于所述第二位线在所述第一方向上的宽度。

5.根据权利要求1所述的半导体器件，其中，所述第一单元阵列还包括与所述对应的第一沟道图案电连接的第一源极线，并且

6.根据权利要求5所述的半导体器件，其中，所述第二单元阵列还包括与所述对应的第二沟道图案电连接的第二源极线，并且

7.根据权利要求6所述的半导体器件，其中，所述第一位线、所述第一源极线、所述第二位线和所述第二源极线在所述第一方向上彼此间隔开并沿所述第三方向延伸。

8.根据权利要求7所述的半导体器件，其中，所述第一位线焊盘在所述第一方向上的宽度大于所述第一位线在所述第一方向上的宽度，并且

9.根据权利要求8所述的半导体器件，其中，所述第二位线焊盘在所述第一方向上的宽度大于所述第二位线在所述第一方向上的宽度，并且

10.根据权利要求1所述的半导体器件，其中，所述第一单元阵列还包括：

11.根据权利要求1所述的半导体器件，还包括：

12.一种半导体器件，包括：

13.根据权利要求12所述的半导体器件，其中，所述第一位线和所述第一源极线电连接到所述第一沟道图案中的对应的第一沟道图案。

14.根据权利要求12所述的半导体器件，其中，所述第一位线焊盘在所述第一方向上的宽度大于所述第一位线在所述第一方向上的宽度。

15.根据权利要求14所述的半导体器件，其中，所述第一源极线焊盘在所述第一方向上的宽度大于所述第一源极线在所述第一方向上的宽度。

16.根据权利要求12所述的半导体器件，其中，所述第一单元阵列还包括：

17.根据权利要求12所述的半导体器件，还包括：

18.一种半导体器件，包括：

19.根据权利要求18所述的半导体器件，其中，所述第一导线焊盘在所述第二方向上堆叠成第一阶梯结构。

20.根据权利要求19所述的半导体器件，其中，所述第二导线焊盘在所述第二方向上堆叠成第二阶梯结构。

技术总结
一种半导体器件包括第一单元阵列和第二单元阵列。第一单元阵列包括：第一栅电极，沿竖直方向延伸；第一栅电极的侧表面上的第一沟道图案；以及第一位线，电连接到第一沟道图案。第二单元阵列包括：第二栅电极，沿竖直方向延伸；第二栅电极的侧表面上的第二沟道图案；以及第二位线，电连接到第二沟道图案。第一位线焊盘电连接到第一位线，并且第二位线焊盘电连接到第二位线。第一位线焊盘与第二位线焊盘通过第一单元阵列和第二单元阵列间隔开，第一单元阵列和第二单元阵列介于第一位线焊盘与第二位线焊盘之间。

技术研发人员：李气炘,金容锡,金炫哲,明一镐,河大元
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/2/25