半导体器件及其形成方法与流程

本公开涉及半导体器件及其形成方法。

背景技术：

1、金属-绝缘体-金属(mim)电容器已广泛应用于功能电路，例如混合信号电路、模拟电路、射频(rf)电路、动态随机存取存储器(dram)、嵌入式dram和逻辑运算电路。在片上系统应用中，不同功能电路的不同电容器必须集成在同一个芯片上，以满足不同的目的。例如，在混合信号电路中，电容器用作去耦电容器和高频噪声滤波器。对于dram和嵌入式dram电路，电容器用于存储器存储，而对于rf电路，电容器用于振荡器和相移网络中以用于耦合和/或旁路目的。对于微处理器，电容器用于去耦。

2、去耦电容器用于将电网的某些部分与其他部分去耦。特定电路元件产生的噪声通过去耦电容器分流，从而减少了产生噪声的电路元件对相邻电路的影响。此外，电源中还使用去耦电容器，使得电源可以适应电流消耗的变化，并且可以抑制电源电压中的噪声(变化)。

技术实现思路

1、根据本公开的一个实施例，提供了一种形成半导体器件的方法，包括：形成电容器，包括：形成第一电容器电极；在所述第一电容器电极之上形成第一电容器绝缘体，其中，形成所述第一电容器绝缘体包括：氧化所述第一电容器电极的顶表面层以在所述第一电容器电极上形成金属氧化物层；通过包括第一多个原子层沉积(ald)循环的第一ald工艺来沉积第一氧化铝层，并且所述第一多个ald循环具有第一ald循环数；以及在所述第一氧化铝层之上沉积第一高k电介质层，其中，所述第一高k电介质层是通过第二ald工艺沉积的，所述第二ald工艺具有不同于所述第一ald循环数的第二ald循环数；以及在所述第一电容器绝缘体之上形成第二电容器电极，所述第二电容器电极与所述第一电容器绝缘体接触。

2、根据本公开的另一实施例，提供了一种形成半导体器件的方法，包括：形成第一氮化钛层；将所述第一氮化钛层图案化为第一电容器电极；以及在所述第一电容器电极之上形成电容器绝缘体，其中，形成所述电容器绝缘体包括：使用具有第一原子层沉积(ald)循环数的第一ald工艺在所述第一电容器电极之上沉积第一氧化铝层；在所述第一氧化铝层之上沉积第一高k电介质层；使用第二ald工艺在所述第一高k电介质层之上沉积第二氧化铝层，所述第二ald工艺具有小于所述第一ald循环数的第二ald循环数；以及在所述第二氧化铝层之上沉积第二高k电介质层。

3、根据本公开的又一实施例，提供了一种形成半导体器件的方法，包括：形成第一电容器电极；在所述第一电容器电极之上沉积第二电容器电极；在所述第一电容器电极和所述第二电容器电极之间形成电容器绝缘体，其中，形成所述电容器绝缘体包括：使用具有第一原子层沉积(ald)循环数的第一ald工艺在所述第一电容器电极之上沉积第一氧化铝层；在所述第一氧化铝层之上沉积第一高k电介质层，其中，所述第一高k电介质层是使用具有第二ald循环数的第二ald工艺来沉积的；使用具有第三ald循环数的第三ald工艺在所述第一高k电介质层之上沉积第二氧化铝层；以及在所述第二氧化铝层之上沉积第二高k电介质层，其中，所述第二高k电介质层是使用具有第四ald循环数的第四ald工艺来沉积的，并且其中，所述第一ald循环数与所述第二ald循环数的第一比率大于所述第三ald循环数与所述第四ald循环数的第二比率。

技术特征：

1.一种形成半导体器件的方法，包括：

2.根据权利要求1所述的方法，还包括，在形成所述第二电容器电极之前执行以下操作：

3.根据权利要求2所述的方法，其中，所述第三ald工艺是单ald循环工艺。

4.根据权利要求2所述的方法，其中，所述第二高k电介质层是通过具有第四ald循环数的第四ald工艺形成的，并且其中，所述第一ald循环数与所述第二ald循环数的第一比率不同于所述第三ald循环数与所述第四ald循环数的第二比率。

5.根据权利要求2所述的方法，其中，所述第二高k电介质层包括多个电介质层堆叠，并且所述电介质层堆叠中的每一个电介质层堆叠包括：

6.根据权利要求1所述的方法，其中，形成所述电容器还包括：

7.根据权利要求1所述的方法，其中，所述第一电容器电极包括氮化钛，并且所述第一高k电介质层包括电介质层堆叠，所述电介质层堆叠包括：

8.根据权利要求1所述的方法，其中，所述电容器是去耦电容器，并且所述方法还包括将所述第一电容器电极和所述第二电容器电极分别连接到vdd和vss。

9.一种形成半导体器件的方法，包括：

10.一种形成半导体器件的方法，包括：

技术总结
本公开涉及半导体器件及其形成方法。一种方法，包括：形成电容器，包括：形成第一电容器电极；在所述第一电容器电极之上形成第一电容器绝缘体。形成所述第一电容器绝缘体包括：氧化所述第一电容器电极的顶表面层以在所述第一电容器电极上形成金属氧化物层；通过包括第一多个ALD循环的第一ALD工艺来沉积第一氧化铝层，并且所述第一多个ALD循环具有第一ALD循环数；以及在所述第一氧化铝层之上沉积第一高k电介质层。所述第一高k电介质层通过第二ALD工艺沉积，所述第二ALD工艺具有不同于所述第一ALD循环数的第二ALD循环数。

技术研发人员：蔡欣宏,侯承浩,赖德洋,李达元,徐志安
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：
技术公布日：2024/1/15