制造半导体器件的方法与流程

本公开涉及制造半导体器件的方法和由此制造的半导体器件。

背景技术：

1、正在进行研究以减小构成半导体器件的元件的尺寸并提高性能。例如，在动态随机存取存储器(dram)中，正在进行研究以可靠且稳定地形成具有减小的尺寸的元件。

技术实现思路

1、示例实施方式提供了一种制造半导体器件的方法，包括形成具有两种宽度的图案的方法。

2、根据示例实施方式，一种制造半导体器件的方法包括：形成包括单元阵列区域和延伸区域的下结构，单元阵列区域包括第一杂质区、第二杂质区和在第一方向上延伸的字线，延伸区域包括绝缘层；在下结构上形成初步位线结构；在初步位线结构和下结构上形成掩模层；在掩模层上形成在与第一方向交叉的第二方向上延伸的间隔物图案；在延伸区域上在间隔物图案的侧表面上形成材料层；通过使用间隔物图案和材料层作为第一蚀刻掩模图案化掩模层来形成掩模图案；以及通过使用掩模图案作为第二蚀刻掩模图案化初步位线结构来形成位线结构。每个位线结构包括形成在单元阵列区域上的第一部分和形成在延伸区域上的第二部分，第一部分比第二部分更窄。

3、根据示例实施方式，一种制造半导体器件的方法包括：形成包括单元阵列区域和延伸区域的下结构；在下结构上形成初步位线结构；在初步位线结构上形成在从单元阵列区域到延伸区域的延伸方向上延伸的间隔物结构，间隔物结构具有相对于延伸方向的对称形状，间隔物结构在单元阵列区域中比在延伸区域中更窄；以及通过使用间隔物结构作为蚀刻掩模图案化初步位线结构来形成位线结构。

4、根据示例实施方式，一种制造半导体器件的方法包括：形成包括单元阵列区域和延伸区域的下结构；在下结构上形成初步位线结构；在初步位线结构上形成在从单元阵列区域到延伸区域的方向上延伸的间隔物图案；在单元阵列区域和延伸区域中在间隔物图案的侧表面上依次形成第一间隔物层和第二间隔物层；选择性地去除单元阵列区域中的第二间隔物层；通过使用间隔物图案、第一间隔物层和第二间隔物层作为蚀刻掩模图案化初步位线结构来形成位线结构；以及去除间隔物图案、第一间隔物层和第二间隔物层。每个位线结构包括在单元阵列区域中的第一部分和在延伸区域中的第二部分，第一部分比第二部分更窄。

5、根据示例实施方式，一种半导体器件包括：衬底，包括单元阵列区域和延伸区域；多条字线，提供在衬底上并且在单元阵列区域之上沿第一方向延伸；以及多条位线，提供在衬底上并且在与第一方向交叉的第二方向上从单元阵列区域延伸到延伸区域。所述多条位线中的每条在延伸区域中比在单元阵列区域中沿第一方向更宽。

技术特征：

1.一种制造半导体器件的方法，包括：

2.根据权利要求1所述的方法，其中每个所述掩模图案包括在所述单元阵列区域上的第一图案和在所述延伸区域上的第二图案，以及

3.根据权利要求2所述的方法，其中所述第一图案的侧表面偏离所述第二图案的侧表面。

4.根据权利要求1所述的方法，进一步包括：

5.根据权利要求1所述的方法，其中所述第一部分的侧表面偏离所述第二部分的侧表面。

6.根据权利要求1所述的方法，其中在所述下结构上形成所述初步位线结构包括：

7.根据权利要求6所述的方法，其中在所述下结构上形成所述导电层包括：

8.根据权利要求1所述的方法，其中形成所述间隔物图案包括：

9.根据权利要求1所述的方法，其中每个所述间隔物图案包括：

10.根据权利要求1所述的方法，其中在所述间隔物图案上形成所述材料层包括使用原子层沉积(ald)形成所述材料层。

11.根据权利要求1所述的方法，其中每个所述材料层的厚度在从至的范围内。

12.根据权利要求1所述的方法，进一步包括：

13.根据权利要求1所述的方法，其中形成所述材料层包括：

14.一种制造半导体器件的方法，包括：

15.根据权利要求14所述的方法，其中所述位线结构包括形成在所述单元阵列区域中的第一部分和形成在所述延伸区域中的第二部分，以及

16.根据权利要求15所述的方法，其中所述位线结构的所述第一部分具有第一侧面，

17.根据权利要求14所述的方法，其中所述下结构包括在所述延伸区域中设置在所述初步位线结构下方的绝缘层。

18.根据权利要求14所述的方法，其中所述间隔物结构包括：

19.根据权利要求18所述的方法，其中所述材料层包括：

20.一种制造半导体器件的方法，包括：

技术总结
提供了一种制造半导体器件的方法。该方法包括：形成包括单元阵列区域和延伸区域的下结构，单元阵列区域包括第一杂质区、第二杂质区和在第一方向上延伸的字线，延伸区域包括绝缘层；在下结构上形成初步位线结构；在初步位线结构和下结构上形成掩模层；在掩模层上形成在与第一方向交叉的第二方向上延伸的间隔物图案；在延伸区域上在间隔物图案的侧表面上形成材料层；通过使用间隔物图案和材料层作为第一蚀刻掩模图案化掩模层来形成掩模图案；以及通过使用掩模图案作为第二蚀刻掩模图案化初步位线结构来形成位线结构。每个位线结构包括形成在单元阵列区域上的第一部分和形成在延伸区域上的第二部分，第一部分比第二部分更窄。

技术研发人员：金恩靓
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/1/15