一种提高参考时钟信号抗干扰的功分放大电路及方法与流程

本发明属于雷达通信，具体地说，是涉及一种提高参考时钟信号抗干扰的功分放大电路。

背景技术：

1、频率源是电子系统的基本信号来源，在现代电子技术中，频率源已经成为了电子系统的核心部件，广泛应用于雷达、通信、测控、对抗和导航等领域。随着现代电子技术的发展，电子类设备性能不断提高，功能不断增加，同时也对频率源的集成度方面提出了更高的要求。有的频率源组件集成10多个pll，无法把参考时钟信号的功分放大电路排版布局于微波面，只能排版布局于电源控制面，对参考时钟信号的功分放大电路的抗干扰能力有很高的要求。

2、如图1所示，为现有技术的一种参考时钟信号功分放大电路，该电路采用功分前放大，如果功分输出路数多（10路以上），功分损耗功率大，对放大器的输出p1要求高，经功分器1功分后，参考时钟信号很强，排版布局于电源控制板时，信号串扰严重，影响最终频率源的输出杂散抑制。

3、如图2所示，为现有技术的另一种参考时钟信号功分放大电路，该电路采用功分后的支路路上放大，排版布局于电源控制板时，相对于图1中的参考时钟信号功分放大电路，信号串扰有所减弱，但信号串扰还是比较严重。如果功分输出路数多（10路以上），放大器使用个数多，造成功耗大、成本高。

技术实现思路

1、本发明的目的在于提供一种提高参考时钟信号抗干扰的功分放大电路及方法，主要解决传统参考时钟功分放大方案无法兼具的功分放大路数多、抗干扰能力强、低功耗的技术问题。

2、为实现上述目的，本发明采用的技术方案如下：

3、一种提高参考时钟信号抗干扰的功分放大电路，包括依次连接的参考时钟、放大器、第一非门，以及均与第一非门的输出端相连的多路参考时钟输出电路；

4、所述参考时钟输出电路由依次连接的第二非门、衰减器、低通滤波器及pll电路组成；其中，所述第二非门的输入端与所述第一非门的输出端相连。

5、进一步地，在本发明中，所述参考时钟与所述放大器之间连接有隔直电容c1。

6、进一步地，在本发明中，所述放大器与所述第一非门之间连接有隔直电容c2。

7、进一步地，在本发明中，所述第二非门与所述衰减器之间连接有隔直电容c0。

8、进一步地，在本发明中，所述第二非门的供电电压为3.3v或5v。

9、基于上述电路，本发明还提供一种提高参考时钟信号抗干扰的功分放大方法，实现过程如下：

10、参考时钟信号经过隔直电容c1隔直后，送入放大器，经放大器放大后，参考时钟信号经隔直电容c2隔直，再经第一非门转换成0v信号，0v信号分别经过多路参考时钟输出电路中各自通路中的第二非门后转换成ltttl电平，再分别经各自通路中的隔直电容隔直后，得到正弦波的参考时钟信号，然后再分别经各自通路中的衰减器将参考时钟信号功率衰减至pll的参考时钟输入功率范围，再分别经各自通路中的低通滤波器低通滤波后为pll电路提供参考时钟信号。

11、与现有技术相比，本发明具有以下有益效果：

12、（1）本发明中的参考时钟功分放大电路尤其适用小体积频率源，频率源微波面有10个以上的pll，参考时钟只能排版于电源控制板上，将参考信号经非门转换成0v信号，能极大的减小控制信号的串扰，并且功耗小，提高了参考时钟的抗干扰能力，解决了pll高度集成的频率源的杂散抑制问题。

13、（2）本发明利用非门将正弦波的参考时钟信号转换为0v信号，排版于电源控制板上，能极大的减小控制信号的串扰。将0v信号经非门转换成lvttl信号，减少放大器的使用，减小了模块功耗。实现了体积小、功耗小、低杂散抑制的频率源。

技术特征：

1.一种提高参考时钟信号抗干扰的功分放大电路，其特征在于，包括依次连接的参考时钟、放大器、第一非门，以及均与第一非门的输出端相连的多路参考时钟输出电路；

2.根据权利要求1所述的一种提高参考时钟信号抗干扰的功分放大电路，其特征在于，所述参考时钟与所述放大器之间连接有隔直电容c1。

3.根据权利要求1所述的一种提高参考时钟信号抗干扰的功分放大电路，其特征在于，所述放大器与所述第一非门之间连接有隔直电容c2。

4.根据权利要求1所述的一种提高参考时钟信号抗干扰的功分放大电路，其特征在于，所述第二非门与所述衰减器之间连接有隔直电容c0。

5.根据权利要求1~4任一项所述的一种提高参考时钟信号抗干扰的功分放大电路，其特征在于，所述第二非门的供电电压为3.3v或5v。

6.一种提高参考时钟信号抗干扰的功分放大方法，其特征在于，采用了如权利要求5所述的一种提高参考时钟信号抗干扰的功分放大电路，实现过程如下：

技术总结
本发明公开了一种提高参考时钟信号抗干扰的功分放大电路及方法，包括依次连接的参考时钟、放大器、第一非门，以及均与第一非门的输出端相连的多路参考时钟输出电路。所述参考时钟输出电路由依次连接的第二非门、衰减器、低通滤波器及PLL电路组成；其中，所述第二非门的输入端与所述第一非门的输出端相连。本发明中的参考时钟功分放大电路尤其适用小体积频率源，频率源微波面有10个以上的PLL，参考时钟只能排版于电源控制板上，将参考信号经非门转换成0V信号，能极大的减小控制信号的串扰，并且功耗小，提高了参考时钟的抗干扰能力，解决了PLL高度集成的频率源的杂散抑制问题。

技术研发人员：曾永贵
受保护的技术使用者：成都世源频控技术股份有限公司
技术研发日：
技术公布日：2024/1/14