一种具有字符对齐功能的串并转换电路

本发明属于电子电路，具体涉及一种具有字符对齐功能的串并转换电路。

背景技术：

1、随着通信系统对数据传输速率的要求越来越高，串行同步通信方式被广泛应用在各种需要高速、高效的数据传输场景下。串行同步通信需要收发两端建立同步，并且在发送端对数据进行编码把时钟信号嵌入到数据信号中，接收端通过时钟及数据恢复技术，从数据中提取出时钟来恢复数据。由于8b/10b编解码技术直流平衡性好、跳变密集的优点，便于接收端时钟的恢复，因此被广泛应用于串行同步通信。其基本原理是将8bit字节扩充为10bit，将其中1、0数基本相等的256种编码挑出，将一个8bit字节映射为其中一种及其反码，进行交替传输。另外8b/10b编码中有12种控制字符，常用的控制字符有k28.1、k28.5和k28.7等，这些控制字符不会出现在用户数据中，因此可以用来进行数据的对齐以及帧头、帧尾的指示等。

2、由于发送端发送的串行数据流在接收端被接收的位置是随机的，所以接收端需要检测特殊字符来实现同步。基于8b/10b编解码的串行同步通信的代码组同步过程通常是在发送端接收到同步信号时发送连续的k28.5字节，接收端在接收到的数据中检测k28.5字节，以找到正确的字节位置，并且对数据中的k28.5字节进行计数，在代码组同步状态下检测至少4个k28.5字节即完成同步。其通常是在四字节时钟域下对串并转换的并行数据进行跨时钟处理后得到的并行数据进行移位比对，对比对的结果用指针的方式输出，再根据指针对接收到的并行数据移位存储后的数据进行选择并输出，来实现数据的对齐，这样需要同时对9组10bit数据进行k码检测，增加了功耗和电路面积。

技术实现思路

1、为了解决现有技术中存在的上述问题，本发明提供了一种具有字符对齐功能的串并转换电路。本发明要解决的技术问题通过以下技术方案实现：

2、本发明提供了一种具有字符对齐功能的串并转换电路包括：

3、串并转换模块，用于接收串行数据，并利用时钟信号的上升沿和下降沿对串行数据进行双边沿采样得到一路第一并行数据；

4、k码检测模块，用于对所述第一并行数据作k码比对产生两路指示信号；

5、同步采样模块，用于按照所述两路指示信号对所述第一并行数据进行选择及采样输出第二并行数据。

6、有益效果：

7、本发明提供了一种具有字符对齐功能的串并转换电路，在串并转换过程中就加入了k码检测功能，实现在串行数据转换为并行数据的同时完成了k码检测；在串并转换过程中利用树形串并转换结构和时钟双边沿采样，通过对移位数据进行组合，使得可能出现k码的十种10bit输出经过5个clk_div4周期被全部检测，相比传统代码组同步减小了k码检测模块的面积。

8、以下将结合附图及实施例对本发明做进一步详细说明。

技术特征：

1.一种具有字符对齐功能的串并转换电路，其特征在于，包括：

2.根据权利要求1所述的具有字符对齐功能的串并转换电路，其特征在于，所述串并转换模块，具体用于：

3.根据权利要求2所述的具有字符对齐功能的串并转换电路，其特征在于，所述利用时钟信号的上升沿和下降沿对串行数据进行双边沿采样得到21bit的第一并行数据包括：

4.根据权利要求2所述的具有字符对齐功能的串并转换电路，其特征在于，所述串并转换模块包括第一树形串并转换单元、第一移位寄存器、第二移位寄存器、第三移位寄存器、第四移位寄存器和第一触发器组；

5.根据权利要求4所述的具有字符对齐功能的串并转换电路，其特征在于，所述通过四组6bit移位寄存器将奇数组、偶数组数据移位存储包括：

6.根据权利要求4所述的具有字符对齐功能的串并转换电路，其特征在于，第一触发器组每clk_div4周期都会有两组10bit的第一并行数据被所述k码检测模块进行逻辑比对。

7.根据权利要求1所述的具有字符对齐功能的串并转换电路，其特征在于，所述k码检测模块包括第一k码检测模块和第二k码检测模块；

8.根据权利要求7所述的具有字符对齐功能的串并转换电路，其特征在于，所述对齐码型为10’b0011111010；第一并行数据的[9:0]与对齐码型的各位数相同或相反，则第一指示信号被拉高；检测第一并行数据的[10:1]与对齐码型的各位数相同或相反，则第二指示信号被拉高。

9.根据权利要求1所述的具有字符对齐功能的串并转换电路，其特征在于，所述同步采样模块包括第一触发器、第二触发器、第一或门、第一选择器、第一分频器和第二触发器组；

10.根据权利要求9所述的具有字符对齐功能的串并转换电路，其特征在于，所述同步采样模块具体用于：

技术总结
本发明提供了一种具有字符对齐功能的串并转换电路，串并转换模块，用于接收串行数据，并利用时钟信号的上升沿和下降沿对串行数据进行双边沿采样得到一路第一并行数据；K码检测模块，用于对第一并行数据作K码比对产生两路指示信号；同步采样模块，用于按照两路指示信号对所述第一并行数据进行选择及采样输出第二并行数据。由于本发明在串并转换过程中就加入了K码检测功能，实现在串行数据转换为并行数据的同时完成了K码检测；在串并转换过程中利用树形串并转换结构和时钟双边沿采样，通过对移位数据进行组合，使得可能出现K码的十种10bit输出经过5个clk_div4周期被全部检测，相比传统代码组同步减小了K码检测模块的面积。

技术研发人员：刘术彬,韩康,王赫,彭报
受保护的技术使用者：西安电子科技大学重庆集成电路创新研究院
技术研发日：
技术公布日：2024/1/15