一种低存储需求的高吞吐率卷积LDPC译码器

本发明属于通信领域中的信道编译码，特别涉及一种应用于光通信可靠传输的低存储资源消耗，高吞吐率，高译码性能的卷积ldpc译码器。

背景技术：

1、应用于光通信系统中的纠错码随着光通信系统的发展，迅速更新迭代，第一代纠错码是使用硬判决解码的汉明码、bch码以及rs码；第二代则是在第一代硬判决码字基础上采用级联的方式，并引入了交织、迭代、卷积等技术，使得其纠错性能和吞吐率相较第一代纠错码有所提升；第三代以使用软信息迭代解码的tpc码和ldpc码为主，纠错性能和吞吐率相较于上一代都有显著的提升，有效支撑光通信系统的应用需求。

2、卷积ldpc于1999年由a.j.felstrom和k.s.zigangirov提出，兼具了ldpc码和卷积码的特点；其编码结构简单，仅需异或逻辑和延时单元，更适合硬件实现；码长灵活，支持编码译码同时进行，降低了对信源的要求，提高了信息传输效率；同时依旧可以使用迭代的消息传递译码算法，保证了吞吐率的需求，因此许多研究表明卷积ldpc适用于流媒体与分组交换网络等应用场景。

3、卷积ldpc译码器主要由多个处理核和一定数量的存储单元组成，根据存储单元的形式可以分成基于寄存器(register)和基于存储器(sram)结构的卷积ldpc译码器。基于寄存器结构的卷积ldpc译码器，由于消息地址的读写不存在冲突问题，因此译码的吞吐量较高，但会带来大量的寄存器和逻辑资源的消耗；而基于存储器结构的ldpc-cc译码器将所有的消息存储在sram中，虽然可以减少寄存器和逻辑资源的消耗，但是一般情况下消息地址的读写会存在冲突，从而导致数据吞吐量下降。

技术实现思路

1、发明目的：本发明针对目前卷积ldpc译码器的不足，公开了一种基于存储器(sram)设计的高存储效率、低硬件面积、高吞吐率的卷积ldpc译码器。特别的，本译码器适用但不局限于光通信等领域。

2、技术方案：一种低存储需求的高吞吐率卷积ldpc译码器，本译码器使用的卷积ldpc码是由分组ldpc码的原模图切割成阶梯型衍生而来，其子校验元为单校验，原模图表示了ldpc码校验矩阵中所有非零元素的位置，再通过原模图来构造最终的准循环卷积ldpc码。本译码器采用按行分层译码算法和归一化最小和译码算法，以子矩阵维度分层，加快译码迭代速度并且降低硬件复杂。

3、译码器主要具体包括输入数据缓存、外信息存储、移位值存储、译码核，其中译码核主要包括后验信息存储、后验信息跨级传递模块、后验信息读取模块、桶形移位器、外信息处理模块，变量节点处理模块、校验节点处理模块、后验信息更新模块、后验信息写回模块。

4、本译码器内部例化多个译码核，多个译码核之间传递后验信息与更新后的外信息，译码核的数目等于迭代译码次数。

5、首先将信道信息存入输入数据缓存；当译码开始后，从输入数据缓存向第一级译码核中的后验信息存储中输入信道信息，同时后验信息跨级传递模块控制每一级译码核向后一级译码核的后验信息存储传递对应块的后验信息，最后一级译码核输出后验信息以供判决，初始值均为0；后验信息读取模块根据卷积ldpc原模图中非零元素的位置，控制当前译码核从上一级译码核接收的跨级传递后验信息和当前译码核中的后验信息存储中读取出当前行译码所需要的后验信息，共当前行重个后验信息，与从移位值存储(rom)中读取出的移位值一起送入桶形移位器。

6、桶形移位器根据卷积ldpc原模图中非零元素的移位值对对应的后验信息进行移位成对角线状，使其与校验节点信息对齐，将对齐后的后验信息送入变量节点处理模块。桶形移位器的数量为卷积ldpc校验矩阵最大行重。

7、外信息处理模块从当前译码核上一级的外信息存储(sram)读出压缩后的校验节点信息进行解压，得到最小值，次小值，最小值索引值，对应变量节点的符号位。变量节点处理模块根据外信息中最小幅值，次小幅值，最小幅值对应变量节点的索引值，对应变量节点的符号位以及对齐后的后验信息，对变量节点信息进行更新。变量节点处理模块的数量等于卷积ldpc校验矩阵最大行重，变量节点处理模块中包含子矩阵维度个变量节点处理单元并行进行变量节点更新。

8、变量节点处理模块得到更新后的变量节点信息，通过校验节点处理模块，计算出更新后的校验节点信息，送入后验信息更新模块处理，有关信息的幅值、索引和符号等信息经过外信息处理模块压缩后存入当前译码核与下一级译码核之间的外信息存储的当前行中。校验节点处理模块的数量为1个，校验节点处理模块中包含子矩阵维度个校验节点处理单元并行进行校验节点更新。

9、后验信息更新模块接收更新后的变量节点信息和更新后的校验节点信息，计算得到更新后的后验信息，后验信息更新模块的数量等于卷积ldpc校验矩阵最大行重，后验信息更新模块中包含子矩阵维度个变量节点处理单元并行进行后验信息更新。

10、更新后的后验信息通过桶形移位器恢复成初始的顺序，通过后验信息写回模块存入后验信息存储中，完成一行的译码流程，再从输入信息缓存中读取信道信息，重复上述过程，当所有行均被译码过一次，称为迭代译码一次。当迭代译码到规定次数之后，此后再进行译码最后一级译码核将会输出译码后的后验信进行校验。

11、本译码器的有益效果为：本译码器使用的卷积ldpc码基图的非零元素在位置分布存在一定的规律，子校验元为单校验，且距离子校验元最近的非零元素呈阶梯状分布，此外，所有非零元素位置需满足能够按照最大行重分组。在采用按行分层的译码时序时，非零元素的分布使得后验信息可以用双口sram进行存储，避免了读写置换网络的使用，降低了译码器的面积，同时子校验元的非零元素分布避免了后验信息跨级传递时消息地址读写的冲突。

技术特征：

1.一种低存储需求的高吞吐率卷积ldpc译码器，其特征在于：本译码器使用的卷积ldpc码是由分组ldpc码的原模图切割成阶梯型衍生而来，其子校验元为单校验，原模图表示了ldpc码校验矩阵中所有非零元素的位置，再通过原模图来构造最终的准循环卷积ldpc码。本译码器采用按行分层译码算法和归一化最小和译码算法，加快译码迭代速度并且降低硬件复杂度；

2.如权利要求1所述的一种低存储需求的高吞吐率卷积ldpc译码器，其特征在于：该译码器内部后验信息与外信息存储均由双口sram实现，解决跨级传递与译码冲突的存储也是由双口sram实现。

3.如权利要求1所述的一种低存储需求的高吞吐率卷积ldpc译码器，其特征在于：该译码器内部使用多个译码核并行译码，译码核的并行个数等于译码迭代次数。

4.如权利要求1所述的一种低存储需求的高吞吐率卷积ldpc译码器，其特征在于：该译码器在进行正式译码流程前会进行跨级传递操作，每次跨级传递操作的后验信息列数取决于卷积ldpc中子校验元的大小，子校验元必须是单校验。

5.如权利要求1所述的一种低存储需求的高吞吐率卷积ldpc译码器，其特征在于：该译码器后验信息由双口sram实现，要求卷积ldpc原模图每行中非零元素的位置分布满足按照最大行重能够分组的要求。

6.如权利要求1所述的一种低存储需求的高吞吐率卷积ldpc译码器，其特征在于：该译码器采用按行分层的归一化最小和算法，外信息处理模块将外信息压缩成最小值，次小值，最小值索引，符号位四部分，最小值索引表示要更新的变量节点的索引值。

7.如权利要求1所述的一种低存储需求的高吞吐率卷积ldpc译码器，其特征在于：该译码器为解决跨级传递与译码的读写冲突，要求卷积ldpc原模图中距离子校验元最近的元素1位置分布成阶梯状。

技术总结
本发明公开了一种属于信道编译码技术领域中的卷积LDPC译码器。卷积LDPC译码器因其灵活优异的特性适用于分组交换通信系统等纠错场景，但目前存储部分采用寄存器实现使得硬件资源消耗过多。本发明设计了一种低存储需求的高吞吐率卷积LDPC译码器，译码器内部全并行多个译码核，采用按行分层的归一化最小和译码算法进行译码。本发明的有效效果为：通过构造阶梯式基图来设计满足使用SRAM存储后验信息的译码器架构，在不改变吞吐率的基础上避免了读写置换网络的使用，同时避免了消息地址读写的冲突，降低了译码器的面积，使单位面积获得的吞吐率得到有效提升。

技术研发人员：沙金,徐振华
受保护的技术使用者：南京大学
技术研发日：
技术公布日：2024/2/1