半导体器件的制作方法

本技术是关于一种半导体器件，特别是一种包括有源结构及浅沟渠隔离的半导体器件。

背景技术：

1、随着各种电子产品朝小型化发展之趋势，半导体器件的设计也必须符合高积集度及高密度之要求。对于具备凹入式闸极结构之动态随机存取存储器(dynamic randomaccess memory,dram)而言，由于其可以在相同的半导体衬底内获得更长的载子通道长度，以减少电容结构之漏电情形产生，因此在目前主流发展趋势下，已逐渐取代仅具备平面闸极结构的动态随机存取存储器。一般来说，具备凹入式闸极结构的动态随机存取存储器是由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储信息，而每一存储单元可由一晶体管组件与一电容器组件串联组成，以接收来自字线(word line,wl)及位线(bitline,bl)的电压信息。因应产品需求，阵列区中的存储单元密度须持续提升，造成相关制作工艺与设计上的困难度与复杂度不断增加。因此，现有技术还待进一步改良以有效提升相关存储器件的效能及可靠度。

技术实现思路

1、本实用新型之一目的在于提供一种半导体器件，其是在不增加额外操作步骤的前提下，同步形成位线与虚设位线，进而可在光刻制作工艺进行时维持整体相同的光通量，有利于提升半导体器件的制作良率。如此，可形成组件可靠度较佳的半导体器件，有效改善因组件密度持续提升而可能衍生的结构缺陷。

2、为达上述目的，本实用新型的一实施例提供一种半导体器件，包括衬底、多条字线、电介质层以及多条位线。所述衬底包括有源结构与浅沟渠隔离，所述字线埋设在所述衬底内并分别与所述有源结构、所述浅沟渠隔离交错。所述电介质层设置在所述衬底上，覆盖所述字线的顶面。所述位线朝着第一方向延伸在所述衬底上，其中，所述位线包括至少一第一位线同时重叠于所述有源结构与所述浅沟渠隔离，所述第一位线的底面仅物理性接触所述电介质层且不电性连接所述有源结构，与设置在所述第一位线一侧的多条第二位线，其下方设置有穿过所述电介质层并直接接触所述有源结构的多个位线插塞。

技术特征：

1.一种半导体器件，其特征在于，包括：

2.根据权利要求1所述的半导体器件，其特征在于，所述第一位线具有第一线宽，各所述第二位线具有第二线宽，所述第一线宽大于所述第二线宽。

3.根据权利要求2所述的半导体器件，其特征在于，所述第一线宽大于各所述第二位线之间的间距。

4.根据权利要求1所述的半导体器件，其特征在于，所述有源结构包括多个第一有源片段、多个第二有源片段以及第三有源片段，所述第一有源片段以及所述第二有源片段相互平行、分隔地朝着第二方向延伸，所有的所述第二有源片段直接接触所述第三有源片段。

5.根据权利要求4所述的半导体器件，其特征在于，所述第一位线同时重叠且不直接接触所述第三有源片段与所述第二有源片段。

6.根据权利要求4所述的半导体器件，其特征在于，所述位线还包括至少一第三位线，所述第三位线的底面仅物理性接触所述电介质层且不电性连接所述有源结构，并位于所述第一位线与所述第二位线之间。

7.根据权利要求6所述的半导体器件，其特征在于，所述第三位线同时重叠且不直接接触所述第三有源片段与所述第二有源片段。

8.根据权利要求6所述的半导体器件，其特征在于，所述第一位线的第一线宽大于所述第三位线的第三线宽，所述第三位线的所述第三线宽大于所述第二位线的第二线宽。

9.根据权利要求6所述的半导体器件，其特征在于，所述第一位线与所述第三位线之间的间隔距离大于所述第二位线的第二线宽。

10.根据权利要求6所述的半导体器件，其特征在于，所述第一位线与所述第三位线之间具有第一间距，各所述第二位线之间具有第二间距，所述第一间距小于所述第二间距。

11.根据权利要求6所述的半导体器件，其特征在于，还包括:

技术总结
本技术公开了半导体器件，半导体器件包括衬底、多条字线、电介质层以及多条位线。衬底包括有源结构与浅沟渠隔离，字线埋设在衬底内并分别与有源结构、浅沟渠隔离交错。电介质层设置在衬底上，覆盖字线的顶面。位线朝着第一方向延伸在衬底上，其中，位线包括同时重叠于有源结构与浅沟渠隔离、且底面仅物理性接触电介质层的至少一第一位线，与下方设置穿过电介质层并直接接触有源结构的多个位线插塞的多条第二位线。通过设置第一位线作为虚设位线，以在光刻制作工艺进行时维持整体相同的光通量，并提升半导体器件的制作良率。

技术研发人员：颜逸飞
受保护的技术使用者：福建省晋华集成电路有限公司
技术研发日：20230309
技术公布日：2024/1/13