一种兼容型共模电感的封装结构的制作方法

本技术涉及电路板设计，具体地说，是涉及一种兼容型共模电感的封装结构。

背景技术：

1、共模电感(common mode choke)，也叫共模扼流圈，常用于电脑的开关电源中过滤共模的电磁干扰信号。在电路板设计中，共模电感也是起emi滤波的作用，用于抑制高速信号线产生的电磁波向外辐射发射。共模电感实质上是一个双向滤波器，一方面要滤除信号线上共模电磁干扰，另一方面又要抑制本身不向外发出电磁干扰，避免影响同一电磁环境下其他电子设备的正常工作。

2、在电路板设计中，遇到部分信号会用到共模电感，在测试的时候会用电阻替代共模电感，将电阻焊接在共模电感焊盘上进行测试。然而，现有的共模电感焊盘较小，共模电感焊盘不能兼容焊接电阻，用电阻焊接共模电感的位置会加大器件虚焊风险，虚焊使焊点成为或有接触电阻的连接状态，导致电路工作不正常，或出现电连接不稳定的现象，给电路的调试、使用和维护带来重大隐患。

技术实现思路

1、为了解决现有的共模电感焊盘较小，共模电感焊盘不能兼容焊接电阻，用电阻焊接共模电感的位置会加大器件虚焊风险的问题，本实用新型提供一种兼容型共模电感的封装结构。

2、本实用新型技术方案如下所述：

3、一种兼容型共模电感的封装结构，包括设置在电路板上的共模电感焊盘，所述共模电感焊盘上叠加有叠加焊盘，且所述叠加焊盘位于所述共模电感焊盘的纵向外侧、横向内侧。

4、根据上述方案的本实用新型，所述叠加焊盘的面积大于所述共模电感焊盘。

5、根据上述方案的本实用新型，所述共模电感焊盘的宽度小于所述叠加焊盘的宽度。

6、根据上述方案的本实用新型，所述共模电感焊盘的长度大于所述叠加焊盘的长度。

7、根据上述方案的本实用新型，左右相邻的两个所述共模电感焊盘之间的间距小于左右相邻的两个所述叠加焊盘之间的间距。

8、根据上述方案的本实用新型，上下相邻的两个所述共模电感焊盘之间的间距大于上下相邻的两个所述叠加焊盘之间的间距。

9、根据上述方案的本实用新型，所述共模电感焊盘与所述叠加焊盘相互叠加形成兼容焊盘，左右相邻的所述兼容焊盘为轴对称分布。

10、根据上述方案的本实用新型，所述共模电感焊与所述叠加焊盘相互叠加形成兼容焊盘，上下相邻的所述兼容焊盘为轴对称分布。

11、根据上述方案的本实用新型，4个所述兼容焊盘的外侧设有白油。

12、根据上述方案的本实用新型，所述叠加焊盘为0402封装焊盘。

13、根据上述方案的本实用新型，其有益效果在于：

14、上述兼容型共模电感的封装结构中，共模电感焊盘上叠加有叠加焊盘，且叠加焊盘位于共模电感焊盘的纵向外侧、横向内侧，即在共模电感焊盘的基础上叠加一个焊盘，使得共模电感焊盘的面积变大，使得代替共模电感的进行测试电阻能够焊接在共模电感焊盘上，能够兼容共模电感和电阻，减少虚焊的风险，使得电路工作正常，减少给电路的调试、使用和维护带来的隐患。

技术特征：

1.一种兼容型共模电感的封装结构，其特征在于，包括设置在电路板上的共模电感焊盘，所述共模电感焊盘上叠加有叠加焊盘，且所述叠加焊盘位于所述共模电感焊盘的纵向外侧、横向内侧。

2.根据权利要求1所述的兼容型共模电感的封装结构，其特征在于，所述叠加焊盘的面积大于所述共模电感焊盘。

3.根据权利要求2所述的兼容型共模电感的封装结构，其特征在于，所述共模电感焊盘的宽度小于所述叠加焊盘的宽度。

4.根据权利要求2所述的兼容型共模电感的封装结构，其特征在于，所述共模电感焊盘的长度大于所述叠加焊盘的长度。

5.根据权利要求1所述的兼容型共模电感的封装结构，其特征在于，左右相邻的两个所述共模电感焊盘之间的间距小于左右相邻的两个所述叠加焊盘之间的间距。

6.根据权利要求1所述的兼容型共模电感的封装结构，其特征在于，上下相邻的两个所述共模电感焊盘之间的间距大于上下相邻的两个所述叠加焊盘之间的间距。

7.根据权利要求1所述的兼容型共模电感的封装结构，其特征在于，所述共模电感焊盘与所述叠加焊盘相互叠加形成兼容焊盘，左右相邻的所述兼容焊盘为轴对称分布。

8.根据权利要求1所述的兼容型共模电感的封装结构，其特征在于，所述共模电感焊与所述叠加焊盘相互叠加形成兼容焊盘，上下相邻的所述兼容焊盘为轴对称分布。

9.根据权利要求8所述的兼容型共模电感的封装结构，其特征在于，4个所述兼容焊盘的外侧设有丝印白油。

10.根据权利要求1所述的兼容型共模电感的封装结构，其特征在于，所述叠加焊盘为0402封装焊盘。

技术总结
本技术公开了电路板设计技术领域中的一种兼容型共模电感的封装结构，包括设置在电路板上的共模电感焊盘，共模电感焊盘上叠加有叠加焊盘，且叠加焊盘位于共模电感焊盘的纵向外侧、横向内侧。解决了现有的共模电感焊盘较小，共模电感焊盘不能兼容焊接电阻，用电阻焊接共模电感的位置会加大器件虚焊风险的问题，其在共模电感焊盘的基础上叠加一个焊盘，使得共模电感焊盘的面积变大，使得代替共模电感进行测试的电阻能够焊接在共模电感焊盘上，能够兼容共模电感和电阻，减少虚焊的风险，使得电路工作正常，减少给电路的调试、使用和维护带来的隐患。

技术研发人员：吴均,吴键峰
受保护的技术使用者：深圳市一博科技股份有限公司
技术研发日：20230331
技术公布日：2024/1/15