栅压自举开关电路、采样模块及电子装置的制作方法

本申请涉及集成电路制造，特别是涉及一种栅压自举开关电路、采样模块及电子装置。

背景技术：

1、模数转换器adc将连续的模拟信号转换为离散的数字信号，是微控制单元mcu的重要组成部分。随着现代集成电路技术的高速发展，对adc的速度、精度、功耗等性能有了更高的要求。采样电路的动态性能决定了adc的性能，而栅压自举开关由于其较低的导通电阻和良好的线性度，是目前常用的采样电路结构。

2、目前的栅压自举开关是用输入信号vin把充电后的电容自举来开启采样mos开关管，从而使采样mos开关管的导通电阻与输入信号vin无关；但实际工作过程中，采样mos开关管用于开关时，栅极端接时钟信号，而源极和漏极端通过信号时，由于存在栅源电容cgs和栅漏电容cgd，时钟信号可能会耦合到源极和漏极端从而影响信号的现象，导致输入信号vin经过采样mos开关管后发生传输误差，降低采样mos开关管的线性度性能。

3、上述现有的栅压自举采样开关电路中，发明人发现传统技术方案中至少存在如下问题：实际采样过程中，采样mos开关管的传输性能受到时钟馈通效应的影响，采样mos开关管源极端发生输出电压变化造成传输误差，降低采样管的线性度性能。

技术实现思路

1、基于此，有必要针对上述现有的栅压自举开关电路中存在的问题，提供一种能够改善由时钟馈通效应引起的输出误差且线性度性能高的栅压自举开关电路、采样模块及电子装置。

2、第一方面，本申请提供一种栅压自举开关电路，包括：

3、电荷泵、采样开关管、采样电容和馈通消除电路，所述电荷泵的输入端分别与采样时钟信号、外部电源信号vdd以及输入信号vin连接，所述电荷泵的输出端与所述采样开关管的控制端以及所述馈通消除电路的控制端共接，所述采样开关管的输入端与所述输入信号vin连接，所述采样开关管的输出端与所述馈通消除电路的输入端以及所述采样电容的第一端共接，所述采样电容的第二端接地；

4、其中，所述电荷泵被配置为根据所述采样时钟信号控制所述采样开关管的导通与关断；所述馈通消除电路被配置为驱使所述采样电容耦合产生与所述采样开关管的传输误差电压相抵消的耦合电压；所述传输误差电压与所述耦合电压大小相同，方向相反。

5、可选的，所述电荷泵包括栅压控制电路、第一开关电路、第二开关电路、自举电容和电容充电电路，所述自举电容的一端与所述栅压控制电路连接，另一端与所述电容充电电路，所述自举电容被配置为所述采样开关管导通时，将所述采样开关管的控制端电压提升至所述外部电源信号vdd与所述输入信号vin之和，所述电容充电电路还与外部电源信号vdd以及第一开关电路连接，所述电容充电电路被配置为根据所述采样开关管的控制端电压对所述自举电容进行充电，所述第一开关电路被配置为根据所述采样时钟信号连通或关断所述自举电容与所述采样开关管控制端的充电通道，所述第二开关电路分别与所述输入信号vin、所述自举电容以及所述第一开关电路连接，所述第二开关电路被配置为根据所述采样开关管的控制端电压，导通或关闭所述输入信号vin与所述自举电容的充电通道。

6、可选的，所述栅压控制电路包括第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、所述采样时钟信号包括第一时钟信号clkn和第二时钟信号clkp，所述第一开关管的栅极与所述第一时钟信号clkn连接，所述第二开关管、所述第三开关管的栅极与所述第二时钟信号clkp连接，所述第一开关管的源极与接地端连接，所述第二开关管的源极与所述外部电源信号vdd连接，所述第一开关管的漏极与所述自举电容的第一端、所述第三开关管的漏极、所述第四开关管的源极以及所述第二开关电路的输出端共接，所述第二开关管的漏极与所述第三开关管的源极、所述第四开关管的漏极以及所述第五开关管的栅极共接，所述第四开关管的栅极与所述采样开关管的控制端、所述第五开关管的漏接共接，所述第五开关管的源极与所述自举电容的第二端、所述电容充电电路的输出端共接；所述第一时钟信号clkn与所述第二时钟信号clkp为一对反相时钟控制信号。

7、可选的，所述电容充电电路包括第六开关管，所述第六开关管的漏极与所述外部电源信号vdd连接，所述第六开关管的源极与所述自举电容的第二端、所述第五开关管的源极共接，所述第六开关管的栅极与所述第一开关电路的输出端、所述采样开关管的控制端共接。

8、可选的，所述第一开关电路包括第八开关管和第九开关管，所述第九开关管的源极与接地端连接，所述第九开关管的栅极与所述第一时钟信号clkn连接，所述第九开关管的漏极与所述第八开关管的源极连接，所述第八开关管的栅极与所述外部电源信号vdd连接，所述第八开关管的漏极与所述采样开关管的控制端连接。

9、可选的，所述第二开关电路包括第七开关管，所述第七开关管的栅极与所述采样开关管的控制端连接，所述第七开关管的漏极与所述采样开关管的第一端、所述输入信号vin共接。

10、可选的，所述馈通消除电路包括第十开关管、第十一开关管和第二电容，所述第十开关管的栅极和第十一开关管的栅极连接形成所述馈通消除电路的控制端并与所述采样开关管的控制端连接，所述第十开关管的源极与所述外部电源信号vdd连接，所述第十一开关管的漏极与接地端连接，所述第十开关管的漏极、所述第十一开关管的漏极和所述第二电容的第一端共接，所述第二电容的第二端与所述采样电容的第一端、所述采样开关管的第二端共接。

11、可选的，所述第二电容为n型mos电容。

12、可选的，所述采样开关管为n型mos管。

13、第二方面，本申请提供一种采样模块，包括上述的栅压自举开关电路。

14、第三方面，本申请提供一种电子装置，包括上述的采样模块。

15、上述技术方案中的一个技术方案具有如下优点和有益效果：

16、本发明的栅压自举开关电路中，包括电荷泵、采样开关管、采样电容和馈通消除电路，电荷泵的输入端分别与采样时钟信号、外部电源信号vdd以及输入信号vin连接，电荷泵的输出端与采样开关管的控制端以及馈通消除电路的控制端共接，采样开关管的输入端与输入信号vin连接，采样开关管的输出端与馈通消除电路的输入端以及采样电容的第一端共接，采样电容的第二端接地；其中，电荷泵被配置为根据采样时钟信号控制采样开关管的导通与关断；馈通消除电路被配置为驱使采样电容耦合产生与采样开关管的传输误差电压相抵消的耦合电压；传输误差电压与耦合电压大小相同，方向相反。本申请的栅压自举开关电路通过设置馈通消除电路，生成一个与采样开关管从采样阶段进入保持阶段后因寄生电容在引起的传输误差电压大小相同、方向相反的耦合电压，两者相互抵消，从而避免或降低时钟馈通效应造成的传输误差，提高采样开关管的线性度性能。

技术特征：

1.一种栅压自举开关电路，其特征在于，包括：

2.根据权利要求1所述的栅压自举开关电路，其特征在于，所述电荷泵(10)包括栅压控制电路(11)、第一开关电路(12)、第二开关电路(13)、自举电容(c1)和电容充电电路(14)，所述自举电容(c1)的一端与所述栅压控制电路(11)连接，另一端与所述电容充电电路(14)，所述自举电容(c1)被配置为所述采样开关管(ms)导通时，将所述采样开关管(ms)的控制端电压提升至所述外部电源信号vdd与所述输入信号vin之和，所述电容充电电路(14)还与外部电源信号vdd以及第一开关电路(12)连接，所述电容充电电路(14)被配置为根据所述采样开关管(ms)的控制端电压对所述自举电容(c1)进行充电，所述第一开关电路(12)被配置为根据所述采样时钟信号连通或关断所述自举电容(c1)与所述采样开关管(ms)控制端的充电通道，所述第二开关电路(13)分别与所述输入信号vin、所述自举电容(c1)以及所述第一开关电路(12)连接，所述第二开关电路(13)被配置为根据所述采样开关管(ms)的控制端电压，导通或关闭所述输入信号vin与所述自举电容(c1)的充电通道。

3.根据权利要求2所述的栅压自举开关电路，其特征在于，所述栅压控制电路(11)包括第一开关管(m1)、第二开关管(m2)、第三开关管(m3)、第四开关管(m4)、第五开关管(m5)、所述采样时钟信号包括第一时钟信号clkn和第二时钟信号clkp，所述第一开关管(m1)的栅极与所述第一时钟信号clkn连接，所述第二开关管(m2)、所述第三开关管(m3)的栅极与所述第二时钟信号clkp连接，所述第一开关管(m1)的源极与接地端连接，所述第二开关管(m2)的源极与所述外部电源信号vdd连接，所述第一开关管(m1)的漏极与所述自举电容(c1)的第一端、所述第三开关管(m3)的漏极、所述第四开关管(m4)的源极以及所述第二开关电路(13)的输出端共接，所述第二开关管(m2)的漏极与所述第三开关管(m3)的源极、所述第四开关管(m4)的漏极以及所述第五开关管(m5)的栅极共接，所述第四开关管(m4)的栅极与所述采样开关管(ms)的控制端、所述第五开关管(m5)的漏接共接，所述第五开关管(m5)的源极与所述自举电容(c1)的第二端、所述电容充电电路(14)的输出端共接；

4.根据权利要求3所述的栅压自举开关电路，其特征在于，所述电容充电电路(14)包括第六开关管(m6)，所述第六开关管(m6)的漏极与所述外部电源信号vdd连接，所述第六开关管(m6)的源极与所述自举电容(c1)的第二端、所述第五开关管(m5)的源极共接，所述第六开关管(m6)的栅极与所述第一开关电路(12)的输出端、所述采样开关管(ms)的控制端共接。

5.根据权利要求4所述的栅压自举开关电路，其特征在于，所述第一开关电路(12)包括第八开关管(m8)和第九开关管(m9)，所述第九开关管(m9)的源极与接地端连接，所述第九开关管(m9)的栅极与所述第一时钟信号clkn连接，所述第九开关管(m9)的漏极与所述第八开关管(m8)的源极连接，所述第八开关管(m8)的栅极与所述外部电源信号vdd连接，所述第八开关管(m8)的漏极与所述采样开关管(ms)的控制端连接。

6.根据权利要求5所述的栅压自举开关电路，其特征在于，所述第二开关电路(13)包括第七开关管(m7)，所述第七开关管(m7)的栅极与所述采样开关管(ms)的控制端连接，所述第七开关管(m7)的漏极与所述采样开关管(ms)的第一端、所述输入信号vin共接。

7.根据权利要求1至6任一项所述的栅压自举开关电路，其特征在于，所述馈通消除电路(20)包括第十开关管(m10)、第十一开关管(m11)和第二电容(c2)，所述第十开关管(m10)的栅极和第十一开关管(m11)的栅极连接形成所述馈通消除电路(20)的控制端并与所述采样开关管(ms)的控制端连接，所述第十开关管(m10)的源极与所述外部电源信号vdd连接，所述第十一开关管(m11)的漏极与接地端连接，所述第十开关管(m10)的漏极、所述第十一开关管(m11)的漏极和所述第二电容(c2)的第一端共接，所述第二电容(c2)的第二端与所述采样电容(ch)的第一端、所述采样开关管(ms)的第二端共接。

8.根据权利要求7所述的栅压自举开关电路，其特征在于，所述第二电容(c2)为n型mos电容；和/或

9.一种采样模块，其特征在于，包括权利要求1至8任一项所述的栅压自举开关电路。

10.一种电子装置，其特征在于，包括权利要求9所述的采样模块。

技术总结
本技术涉及一种栅压自举开关电路、采样模块及电子装置。该电路包括电荷泵、采样开关管、采样电容和馈通消除电路，电荷泵的输入端分别与采样时钟信号、外部电源信号以及输入信号连接，电荷泵的输出端与采样开关管的控制端以及馈通消除电路的控制端共接，采样开关管的输入端与输入信号连接，采样开关管的输出端与馈通消除电路的输入端以及采样电容的第一端共接，采样电容的第二端接地；本申请通过设置馈通消除电路，生成一个与采样开关管从采样阶段进入保持阶段后因寄生电容引起的传输误差电压大小相同、方向相反的耦合电压，两者相互抵消，从而避免或降低时钟馈通效应造成的传输误差，提高采样开关管的线性度性能。

技术研发人员：欧阳骆珞,喻华,喻彪,韩智毅
受保护的技术使用者：广东华芯微特集成电路有限公司
技术研发日：20230714
技术公布日：2024/1/15