本申请涉及半导体,涉及但不限于一种半导体结构的制备方法及半导体结构。
背景技术:
1、随着人工智能、大数据、元宇宙等技术的发展,算力需求不断攀升,海量数据的存储和处理需求不断增长。各种新兴应用场景对数据存储的容量、效率、流动性和安全性等方面提出了更高的需求,存储技术也呈现多维度的发展趋势。
2、嵌入式存储技术对于高性能计算、存内计算、人工智能(artificialintelligence,ai)大模型等复杂运算场景具有重大意义。然而,现有的嵌入式存储技术存在工艺难度大、复杂度高以及制备得到的半导体器件的性能较差等问题。
技术实现思路
1、根据本申请实施例的第一方面,提供一种半导体结构的制备方法,包括:
2、形成隔离结构,所述隔离结构包括第一隔离层;
3、在所述隔离结构的第一侧形成逻辑电路,所述逻辑电路包括具有第一有源区的第一晶体管;
4、在所述隔离结构的第二侧形成存储单元,所述存储单元包括具有第二有源区的第二晶体管;其中,所述第一隔离层位于所述第二有源区和所述第一有源区的连接处;所述第二侧和所述第一侧为所述隔离结构的相对两侧。
5、在一些实施例中,所述制备方法还包括:
6、提供衬底;
7、从所述衬底的第一表面刻蚀所述衬底,形成有源结构,所述有源结构包括沿所述衬底的厚度方向依次连接的第一部分、中间部分和第二部分;
8、形成覆盖保留的所述衬底、所述第二部分的侧壁和所述中间部分的侧壁的初始隔离层;
9、所述在所述隔离结构的第一侧形成逻辑电路,包括:
10、对所述第一部分掺杂,以形成所述第一有源区。
11、在一些实施例中,所述形成隔离结构,包括:
12、对所述中间部分掺杂,以形成所述第一隔离层。
13、在一些实施例中,所述隔离结构还包括第二隔离层,所述第二隔离层包裹所述第一隔离层且位于所述第一晶体管和所述第二晶体管之间;所述制备方法还包括:
14、从所述衬底的第二表面减薄所述衬底,直至暴露所述第二部分和所述初始隔离层;其中,所述第二表面和所述第一表面为所述衬底的相对表面;
15、刻蚀所述初始隔离层,直至暴露所述第二部分的侧壁;其中,保留的所述初始隔离层构成所述第二隔离层;
16、所述在所述隔离结构的第二侧形成存储单元,包括:
17、对所述第二部分掺杂,以形成所述第二有源区。
18、在一些实施例中,所述制备方法还包括:
19、提供衬底,所述衬底包括依次堆叠的第一衬底层、埋氧层和第二衬底层;
20、所述形成隔离结构,包括:
21、从所述衬底的第一表面依次刻蚀所述第二衬底层、所述埋氧层和所述第一衬底层,以分别形成第一部分、所述第一隔离层和第二部分;
22、所述在所述隔离结构的第一侧形成逻辑电路,包括:
23、对所述第一部分掺杂,以形成所述第一有源区;
24、所述在所述隔离结构的第二侧形成存储单元,包括:
25、对所述第二部分掺杂,以形成所述第二有源区。
26、在一些实施例中,所述在所述隔离结构的第二侧形成存储单元,包括:
27、在所述第二晶体管相对远离所述隔离结构的一侧形成存储元件,所述存储元件的第一电极连接所述第二有源区的漏极。
28、在一些实施例中,所述制备方法还包括:
29、在所述第二晶体管相对远离所述隔离结构的一侧分别形成字线、位线和源极线,所述字线连接所述第二晶体管的栅极,所述位线连接所述存储元件的第二电极,所述源极线连接所述第二有源区的源极。
30、根据本申请实施例的第二方面,提供一种半导体结构,包括:
31、隔离结构,包括:第一隔离层;
32、逻辑电路,位于所述隔离结构的第一侧,包括:具有第一有源区的第一晶体管;
33、存储单元,位于所述隔离结构的第二侧,包括:具有第二有源区的第二晶体管;其中,所述第一隔离层位于所述第二有源区和所述第一有源区的连接处;所述第二侧和所述第一侧为所述隔离结构的相对两侧。
34、在一些实施例中,所述存储单元还包括:
35、存储元件,位于所述第二晶体管相对远离所述隔离结构的一侧;其中,所述存储元件的第一电极连接所述第二有源区的漏极。
36、在一些实施例中,所述半导体结构还包括位于所述第二晶体管相对远离所述隔离结构的一侧的字线、位线和源极线;
37、所述字线连接所述第二晶体管的栅极;
38、所述位线连接所述存储元件的第二电极;
39、所述源极线连接所述第二有源区的源极。
40、在一些实施例中,所述隔离结构包括:
41、第二隔离层,包裹所述第一隔离层且位于所述第一晶体管和所述第二晶体管之间。
42、在一些实施例中,所述第一隔离层包括掺杂离子,所述掺杂离子包括p型离子、n型离子或氧离子。
43、本申请实施例提供的制备方法中,通过形成隔离结构,隔离结构包括第一隔离层;在隔离结构的第一侧形成逻辑电路,逻辑电路包括具有第一有源区的第一晶体管;在隔离结构的第二侧形成存储单元,存储单元包括具有第二有源区的第二晶体管;其中,第一隔离层位于第二有源区和第一有源区的连接处;第二侧和第一侧为隔离结构的相对两侧。如此,第一方面,可实现逻辑电路和存储单元的同质集成,从而缩短逻辑电路和存储单元之间的距离,减小信号延迟,有利于提升半导体器件的性能;第二方面,由于逻辑电路的第一晶体管和存储单元的第二晶体管采用“背靠背”的方式集成,并不会占用额外的平面尺寸,有利于半导体器件平面尺寸的进一步缩放;第三方面,逻辑电路的第一晶体管的制造流程和存储单元的第二晶体管的制造流程可以做到相互独立,不必考虑复杂繁琐的逻辑电路和存储单元工艺兼容性问题,有利于减小半导体结构的工艺难度以及复杂度。
44、应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。
1.一种半导体结构的制备方法,其特征在于,包括:
2.根据权利要求1所述的制备方法,其特征在于,所述制备方法还包括:
3.根据权利要求2所述的制备方法,其特征在于,所述形成隔离结构,包括:
4.根据权利要求2或3所述的制备方法,其特征在于,所述隔离结构还包括第二隔离层,所述第二隔离层包裹所述第一隔离层且位于所述第一晶体管和所述第二晶体管之间;所述制备方法还包括:
5.根据权利要求2所述的制备方法,其特征在于,所述制备方法还包括:
6.根据权利要求1所述的制备方法,其特征在于,所述在所述隔离结构的第二侧形成存储单元,包括:
7.根据权利要求6所述的制备方法,其特征在于,所述制备方法还包括:
8.一种半导体结构,其特征在于,包括:
9.根据权利要求8所述的半导体结构,其特征在于,所述存储单元还包括:
10.根据权利要求9所述的半导体结构,其特征在于,所述半导体结构还包括位于所述第二晶体管相对远离所述隔离结构的一侧的字线、位线和源极线;
11.根据权利要求8所述的半导体结构,其特征在于,所述隔离结构还包括:
12.根据权利要求8所述的半导体结构,其特征在于,所述第一隔离层包括掺杂离子,所述掺杂离子包括p型离子、n型离子或氧离子。