本申请涉及电力电子，尤其涉及一种倍频器。
背景技术：
1、时钟振荡器负责产生时钟信号。时钟振荡器在低频下容易控制精度，但在高频下控制精度易受到干扰，导致时钟信号的稳定性和准确性下降。
2、倍频器是一种能够将输入信号的频率增加到原始频率的倍数的电路。时钟振荡器与倍频器的结合是一种实现高频时钟信号精确控制的关键技术：时钟振荡器负责产生稳定的低频时钟信号，而倍频器则负责对低频时钟信号进行频率倍增，以满足高频应用的需求。
3、然而，现有的倍频器存在电路结构复杂、成本高的问题。
技术实现思路
1、鉴于上述问题，本申请提供了一种倍频器，以实现简化倍频器的电路结构、降低成本的目的。具体方案如下：
2、本申请提供一种倍频器，包括：双输入或非门、第一低通滤波器、双输入异或门、第一pmos管、n型fdsoi晶体管、比较器、第一电容以及迟滞比较器；
3、其中，双输入或非门的第一输入端用于接收使能信号；使能信号为低电平有效；
4、双输入或非门的第二输入端作为倍频器的输入端，用于接收时钟信号；
5、双输入或非门的输出端与第一低通滤波器的输入端和双输入异或门的第一输入端相连；
6、第一低通滤波器的输出端与双输入异或门的第二输入端相连；
7、双输入异或门的输出端与第一pmos管的栅极和n型fdsoi晶体管的栅极相连；
8、第一pmos管的漏极接n型fdsoi晶体管的漏极、比较器的输入端、第一电容的一端以及迟滞比较器的输入端；
9、比较器的基准端用于接收基准电压；比较器的输出端与n型fdsoi晶体管的背栅相连；
10、迟滞比较器的输出端作为倍频器的输出端；
11、双输入或非门的电源端、第一pmos管的源极以及迟滞比较器的电源端相连，用于接收电源信号；
12、双输入或非门的接地端、第一低通滤波器的接地端、n型fdsoi晶体管的源极、第一电容的另一端以及迟滞比较器的接地端均接地。
13、在一种可能的实现中，双输入或非门包括：第二pmos管、第三pmos管、第一nmos管和第二nmos管；
14、其中，第二pmos管的源极为双输入或非门的电源端；
15、第二pmos管的栅极为双输入或非门的第一输入端；
16、第二pmos管的漏极接第三pmos管的源极；
17、第三pmos管的栅极为双输入或非门的第二输入端；
18、第三pmos管的漏极接第一nmos管的漏极和第二nmos管的漏极；
19、第一nmos管的栅极接第二pmos管的栅极；
20、第二nmos管的栅极接第三pmos管的栅极；
21、第一nmos管的源极和第二nmos管的源极相连，作为双输入或非门的接地端。
22、在一种可能的实现中，第一低通滤波器为rc低通滤波器。
23、在一种可能的实现中，迟滞比较器包括：第四pmos管、第五pmos管、第六pmos管、第三nmos管、第四nmos管和第五nmos管；
24、其中，第四pmos管的源极和第五nmos管的漏极相连，作为迟滞比较器的电源端；
25、第四pmos管的栅极、第五pmos管的栅极、第三nmos管的栅极和第四nmos管的栅极相连，作为迟滞比较器的输入端；
26、第四pmos管的漏极接第五pmos管的源极和第六pmos管的源极；
27、第五pmos管的漏极与第三nmos管的漏极、第六pmos管的栅极和第五nmos管的栅极相连，作为迟滞比较器的输出端；
28、第三nmos管的源极接第四nmos管的漏极和第五nmos管的源极；
29、第四nmos管的源极和第六pmos管的漏极相连，作为迟滞比较器的接地端。
30、在一种可能的实现中，n型fdsoi晶体管为采用fdsoi工艺的翻转阱结构的管子。
31、在一种可能的实现中，所述翻转阱结构的管子的背栅电压调节范围为0~2v；当比较器输出低电平时，所述翻转阱结构的管子的背栅电压降低为0v；当比较器输出高电平时，所述翻转阱结构的管子的背栅增加至2v。
32、在一种可能的实现中，所述倍频器还包括：第二低通滤波器；
33、其中，第二低通滤波器的输入端接比较器的输出端；
34、第二低通滤波器的输出端接n型fdsoi晶体管的背栅；
35、第二低通滤波器的接地端接地。
36、在一种可能的实现中，第二低通滤波器为rc低通滤波器。
37、在一种可能的实现中，所述倍频器还包括：第一反相器和第二反相器；
38、其中，第一反相器的输入端接第一低通滤波器的输出端；第一反相器的输出端接第二反相器的输入端；第二反相器的输出端接双输入异或门的第二输入端。
39、借由上述技术方案，本申请提供的倍频器中的双输入或非门根据使能信号和时钟信号控制第一低通滤波器的充电过程，使第一低通滤波器产生相位延迟，再利用双输入异或门实现输入时钟信号的频率倍增；第一pmos管和n型fdsoi晶体管根据双输入异或门的输出信号控制第一电容的充放电；比较器根据第一电容两端电压与基准电压的比较结果，调节n型fdsoi晶体管的背栅电压，n型fdsoi晶体管的导通阻抗通过背栅电压调制，从而改变第一电容放电速度；迟滞比较器对第一电容两端电压进行整形同时增强对噪声的抵抗力，最终输出占空比可变的两倍频时钟信号。本申请提供的倍频器电路结构简单、成本低。
1.一种倍频器，其特征在于，包括：双输入或非门（100）、第一低通滤波器（200）、双输入异或门（xor0）、第一pmos管（p2）、n型fdsoi晶体管（m2）、比较器（comp1）、第一电容（c2）以及迟滞比较器（300）；
2.根据权利要求1所述的倍频器，其特征在于，双输入或非门（100）包括：第二pmos管（p0）、第三pmos管（p1）、第一nmos管（m0）和第二nmos管（m1）；
3.根据权利要求1所述的倍频器，其特征在于，第一低通滤波器（200）为rc低通滤波器。
4.根据权利要求1所述的倍频器，其特征在于，迟滞比较器（300）包括：第四pmos管（p3）、第五pmos管（p4）、第六pmos管（p5）、第三nmos管（m3）、第四nmos管（m4）和第五nmos管（m5）；
5.根据权利要求1所述的倍频器，其特征在于，n型fdsoi晶体管（m2）为采用fdsoi工艺的翻转阱结构的管子。
6.根据权利要求5所述的倍频器，其特征在于，所述翻转阱结构的管子的背栅电压调节范围为0~2v；当比较器（comp1）输出低电平时，所述翻转阱结构的管子的背栅电压降低为0v；当比较器（comp1）输出高电平时，所述翻转阱结构的管子的背栅增加至2v。
7.根据权利要求1至6中任意一项所述的倍频器，其特征在于，所述倍频器还包括：第二低通滤波器（400）；
8.根据权利要求7所述的倍频器，其特征在于，第二低通滤波器（400）为rc低通滤波器。
9.根据权利要求1至6中任意一项所述的倍频器，其特征在于，所述倍频器还包括：第一反相器和第二反相器；