半导体电路的制作方法

专利名称：半导体电路的制作方法
技术领域：
本发明涉及具有模拟可变衰减器的半导体电路。
一般说来，在模拟电路所必须的可变衰减器中采用级进(Step)式衰减器。这种级进式衰减器采用将n(≥1)级单元级进衰减器串接起来的办法构成，有π型和T型两种。
现有技术的π型可变衰减器的构成示于图4。这种现有技术的π型可变衰减器是把3个π型单元级进衰减器41、42、43串联起来的衰减器。各个单元级进衰减器4i(i＝1，2，3)具备有排列成π型的3个电阻6i、7i、8i;与电阻6i并联且作为开关的FET(场放应管)5i;连接到上述作为开关的FET5i的栅极上的高阻值电阻3i;串接到电阻7i上的传送门9i;串接到电阻8i上的传送门10i以及用于隔直流的电容器11i和12i。
各个单元级进衰减器4i由排列成π型的3个电阻值6i、7i、8i和作为开关的FET5i的ON/OFF电阻决定其衰减量。在作为衰减器工作的情况下，由输入到作为开关的FET5i的栅极上的控制信号使作为开关的FET5i截止，同时，用控制信号13i和14i分别使传送门9i、10i导通。另外，在不作为衰减器工作而仅仅使输入到输入端90上的RF(射频)信号通过的情况下，则使作为开关的FET5i导通，同时使传送门9i和10i截止。
因而，如果令单元级进衰减器41、42、和43的衰减量分别为4dB、8db、16dB，则在仅使单元级进衰减器41作为衰减器动作、其它的单元级进衰减器42、43不作为衰减器动作的时候，输入到输入端90的RF信号在输出端100将被衰减4dB。而如果仅使级进衰减器41、42作为衰减器动作，则衰减量将变为12dB(＝4dB+8dB)，若仅令单元级进衰减器41和43作为衰减器动作，则衰减量将变成20dB(＝4dB+16dB)，若使单元级进衰减器41、42和43都作为衰减器动作，衰减量将变成28dB(＝4dB+8dB+16dB)。
这样一来，通过把3个单元级进衰减进行组合，就可以形成4、8、12、16、20、24和28dB多种衰减量。
还有，在图4中，控制信号21、22、23、131、132、133、141、142和143是由图中没有画出来的控制单元送出来的，电容量1和30是用于隔直的电容器。
此外，图5示出了现有技术的T型可变衰减器的示例。这种T型可变衰减器是把4个T型单元级进衰减器601、602、603和604串接起来的衰减器，各个单元级进衰减器60i具有作为开关的FET62i;连接到上述作为开关的FET62i栅极上的高阻值电阻68i;传送门65i;介于上述传送门65i而被排列为T型的3个电阻63i、64i、66i;连接到传送门65i的栅极上的电阻67i。此外，把电阻63i和64i串接的串联电路与作为开关的FET并联连接。
这种T型可变衰减器也和π型的情况相同，通过将4个单元级进衰减器601、602、603和604进行组合使其衰减量可变。
还有，在作为开关的FET62i(π型的情况下是FET5i)的栅极上之所以要接上高阻值的电阻68i(在π型的情况下是FET3i)，是由于上述FET为电压驱动型故需降低栅极电流以及抑制控制部的影响的缘故。
这样，在现有技术的衰减器中，其衰减量可以通过将单元级进衰减器进行组合的办法来设定，而上述单元进衰减器的衰减量可由用于衰减的电阻和与其并联的开关用FET的ON/OFF电阻来决定。因此，若增加衰减量的种类，就必须增加与要增加种类的量相应的单元级进衰减器的数目，即增加作为开关的FET的数目。于是就存在着这样一个问题在不作为可变衰减器工作的状态，即作为开关的FET导通的状态下，如果把使RF信号通过时的损失定义为通过损失，则此通过损失在增加衰减量时将变大，因为这种损失起因于作为开关的FET的导通电阻。
为了消除这一问题，人们想出了一种方法，增大作为开关的FET的栅极宽度，以降低RF信号从作为开关的FET的漏极通往源极时的导通电阻。但是，增加栅极宽度导致电路设计面积变大，同时FET的寄生电容也增大，结果，产生了使频率特性变坏的问题。
此外，还有一个问题，若把单元级进衰减器的衰减量衰减定义为起因于制造工艺的变动的作为开关的FET性能的不均一性，则单元级进衰减器数目越多，在把所有单元级进衰减器的衰减量加起来的最大衰减量中的衰减量误差将会变大，同时，在可变衰减器可设定的衰减量中的误差将会不同。例如在示于图4的可变衰减器中，假定各个单元级进衰减器4i的衰减误差为±0.5dB，则在可变衰减器的衰减量为4dB、8dB和16dB时，衰减误差为±0.5dB，在衰减量为12dB、20dB、24dB的情况下，衰减误差为±1.0dB，在衰减量为28dB时，衰减误差将变为±1.5dB。
这样，对于各衰减量的误差的非线性使得系统设计变得更加复杂了。为了解决这种衰减量误差的不均一性，人们曾考虑过增加单元级进衰减器数目的做法，例如新设一个衰减量为最大衰减量(例如28dB)的单元级进衰减器的做法，但这种做法如上述说过的那样，会引起使电路设计面积增大和通过损失增大的问题。
本发明是考虑到上述情况而提出的一种技术，其目的是提供一种半导体电路。这种半导体电路即便增加衰减量的种类，也能尽可能地防止增加通过损失和电路设计面积。
根据本发明一个方面的半导体电路的特征是具备有1)单元级进衰减器，它具备有作为开关的FET、与该作为开关的FET并联的用于衰减的电阻以及用于关断的电阻;2)电流源电路，它具有电流源FET并用上述电流源FET控制流入上述作为开关的FET栅极的电流值。
根据本发明第二个方面的半导体电路的特征为具备有1)单元级进衰减器，它具有作为开关的FET、与此作为开关的FET并联的用于衰减的电阻以及用于关断的电阻;2)用于下拉的FET，这种FET控制上述作为开关的FET的导通电阻或者截止电阻。
再有，根据本发明第3个方面的半导体电路的特征是具备有级进式衰减器，具有串接的多个单元级进衰减器，各个单元级进衰减器都具有作为开关的FET和与此作为开关的FET并联的衰减用电阻;
第1传送门，设于上述串接的多个单元级进衰减器的前级;
第2传送门，与由上述第1传送门和上述级进式衰减器组成的串接电路并联。
应用上构成的本发明的第1种形态，用电流源电路的电流源FET控制作为开关的FET的栅极电流。这样，衰减量可由单元级进衰减器和电流源FET决定，在增加了衰减量的情况下，可以用增加电流源电路的办法对付，故可以尽可能地防止增大通过损失及电路设计面积。
此外，如应用上述构成的本发明的第2种形态，可以用用于下拉的FET来控制FET的导通电阻或截止电阻。由此能够考虑到因工艺变动而产生的作为开关的FET的性能变动来控制作为开关的FET的导通电阻或者截止电阻，从而可以控制单元级进衰减器的衰减量误差。
再有，若应用如上述构成的本发明的第3种形态，在把级进式衰减器作为衰减器使用时，使第1传送门为导通状态、第2传送门为截止状态;在级进式衰减器不作为衰减器使用时，使第1传送门为截止状态并使第2传送门为导通状态。这样，通过损失将变为仅取决于第2传送门的导通电阻，故和现有技术的情况相比，即使增加衰减量也可以减小通过损失。这时，不必再象现有技术那样，为了减小通过损失而增大作为开关的FET的栅级宽度，故和现有技术相比，可以减小电路设计面积。
下面将结合


本发明。
图1的电路图示出了本发明的第1种实施例的构成。
图2的电路图示出了本发明的第2种实施例的构成。
图3的方框图示出了本发明的第3实施例的构成。
图4的电路图示出了现有技术的可变衰减器的构成。
图5的电路图示了现有技术的T型可变衰减器的构成。
实施例本发明半导体电路的第1实施例的构成示于图1。本实施例的半导体电路可用作模拟电路的可变衰减器，并具有单元级进衰减器4和3个电流源电路201、202、203。单元级进衰减器4具有作为开关的FET5、与FET5并联的用于衰减的电阻6、用于关断的电阻7、8和分别与电阻7、8串联的传送门9、10。而且，用于衰减的电阻6和用于关断的电阻7、8排列成π型。输入到FET5栅极上的控制信号2是把输入到传送门9、10的栅极上的控制信号13、14倒相后的信号。
此外，各个电流源电路20i(i＝1，2，3)具有传送门22i和串接于传送门22i上的常通型FET23i。这样，3个电流源电路201、202、203就被并联在单元级进衰减器4的输出端和接地之间。另外，控制信号21i输入到各个传送门，而且，常通型FET231、232、233各自的栅极宽度不同。
控制信号211、212、213在控制信号2为导通状态(即作为开关的FET为导通状态)的时候为截止状态。而在控制信号2为截止状态的时候，3个控制信号211、212和213中至少有一个变成导通状态。
下边说明本实施例的动作。现在设已用控制信号2使作为开关的FET5变成导通状态，已由控制信号211、212、213使传送门231、232和233变成为截止状态。这时，输入到输入端子90上的RF信号通过隔直电容器1输入到单元级进衰减器4上并通过作为开关的FET5和隔直电容器30送往输出端子100。这时，RF信号仅被衰减掉与作为开关的FET5的导通电阻相应的量。
现在考虑作为开关FET5为截止的状态，而且在传送门221、222、223中的一个，例如传送门221为导通状态，其它的送门222、223为截止状态的情况。在这种情况下，常通型FET231作为电流源工作，并控制作为开关的FET5的栅极电流。因而，输入到输入端子90上的RF信号用单元级进衰减器4进行衰减并通过隔直电容器30送往输出端子100，这时的衰减量由排列成π形的电阻6、7、8和作为开关的FET5的栅极宽度及常通型FET231的栅极宽度决定。由于常通型FET231、232、233的栅极宽度各不相同，故通过在作为开关的FET5截止时使传送门221、222、223中的一个导通并使相对应的常通型FET作为电流源进行工作，可以获得3种衰减量。此外，通过使3个传送门221、222、223的导通动作进行组合可以得到7种衰减量。
现在假定作为开关的FET5的栅极宽度为500μm，并使常通型FET231、232、233分别进行动作以求获得4dB、8dB和16dB的衰减量，则FET231、232、233的栅极宽度将是8、16、32μm。这里假定衰减量与FET231、232、233的栅极宽度成正比。
因而，在示于图4的现有技术的可变衰减器中，使用3个单元级进衰减器获得了4-28dB的衰减量，而在本实施例中，用一个单元级进衰减器4;3个传送门211、212、213;3个常通型FET231、232、233，就可以获得同样的衰减量，与现有技术的产品相比可以减少电路设计面积。
此外，在本实施例中，通过损失仅仅由作为开关的FET5的导通电阻决定，所以约为现有技术的1/3。
本发明的半导体电路的第2实施例的构成示于图2。这个实施例的半导体电路可以用作模拟电路的可变衰减器并备有串联的3个单元级进衰减器41、42、43和用于下拉的FET321、322。各个单元级进衰减器4i(i＝1，2，3)都具备作为开关的FET5i，与此FET5并联的用于衰减的电阻6i，用于进行关断的电阻7i、8i以及分别与用于关断的电阻7i、8i串联的传送门9i、10i。在各个单元级进衰减器4i(i＝1，2，3)中，用于衰减的电阻6i和用于关断的电阻7i、8i被排列布局为π字型。此外，作为开关的FET51、52、53的栅极上加有从控制单元40a送出的控制信号，在传送门91、101、92、102、93、103的栅极上加有从控制单元40b送出的控制信号。
用于下拉的FET321，其漏极连到单元级进衰减器41和42的连接点上并控制单元级进衰减器4i(i＝1，2，3)的作为开关的FET5的导通/截止电阻值和传送门9i、10i的导通/截止时的电阻值。此外，用于下拉的FET322的漏极被连到单元级进衰减器42和43的连接点，并控制单元级进衰减器4i(i＝2，3)的作为开关的FET5i的导通/截止电阻值和传送门9i、10i的导通/截止时的电阻值。因此，用FET321、322可以控制考虑到因工艺变动引起的FET5i、9i、10i的性能变动而流入FET5i、9i、10i的栅极的电流，从而可控制单元级进衰减器的衰减量误差。因此，虽然在现有技术中，比如在要获得4-28dB的衰减量之际，为了减小最大衰减量(＝28dB)的衰减误差要多加上一个单元级进衰减器，用4个单元级进衰减器构成，而在本实施例中，可以用3个单元进衰减器和2个FET构成。为此，和现有技术的情况相比，可以降低通过损失，同时可以减少电路设计面积。
再有，虽然在上述第1和第2实施例中单元级进衰减器是π型的，但不言而喻，也可以用T型结构。
还有，在第1和第2实施例中，由于用常通型的FET控制作为开关的FET的栅极电流，故不再需要现有技术中降低栅数电流所必须的高阻值的电阻(图4的31-33)。
本发明的半导体电路的第3实施例的构成示于图3。这个实施例的半导体电路可用作模拟电路的可变衰减器，它具有串联的3个单元级进衰减器41、42、43以及作为开关的传送门50、52。各个单元级进衰减器4i可以是和示于图4的单元级进衰减器的构造相同的衰减器，也可以和示于图2的单元级进衰减器构造相同。
传送门50直接与单元级进衰减器41相连，传送门52与由传送门50和单元级进衰减器41、42、43串联组成的串接电路并联。而且，从控制部45把互补信号，即一方为导通状态则另一方为截止状态的信号送往这些传送门的栅极。
在单元级进衰减器41、42、43不作为衰减器的情况下，用控制信号使传送门50截止，使传送门52导通。由此，通过输入端90而输入的RF信号通过传送门52送往输出端端子100，通过损失将变成为仅取决于传送门52的导通电阻。另一方面，在把单元级进衰减器41、42、43用作衰减器的时候，使传送门50变成导通状态，使传送门52变成截止状态。这时，通过把单元级进衰减器41、42和43进行组合，就可以得到规定的衰减量。
在此第3实施例中，即使增加衰减量，即增加单元级进衰减器的个数，通过损失也将变成为仅仅是取决于传送门52的导通电阻，故与现有技术相比，可以减小通过损失。此外，由于通过损失小，就没必要再把构成各个单元级进衰减器的开关FET的栅极宽度作成象现有技术的栅极宽度那么大，故可以减小电路设计面积。
如以上所述，应用本发明，则即使增加衰减量，也能够尽可能地防止通过损失和电路设计面积的增大。
权利要求
1.一种半导体电路，其特征是具备单元级进衰减器，它具有作为开关的FET、与此作为开关的的FET并联的用于衰减的电阻和用于关断的电阻；电源电路，它具有电流源FET，并用上述电流源FET控制流入上述作为开关的FET的栅极电流。
2.如权利要求1所述的半导体电路，其特征是具有多个上述电流源电路，且各电流源电路的上述电流源FET的栅极宽度各不相同。
3.一种半导体电路，其特征是具备单元级进衰减器，它具有作为开关的FET、与此作为开关的FET并联的用于衰减的电阻和用于关断的电阻;用于下拉的FET，用于控制上述作为开关的FET的导通电阻或截止电阻。
4.一种半导体电路，其特征是具备级进式衰减器，它具有多个串联连接的单元级进衰减器，且每一个单元级进衰减器都具有作为开关的FET和与此作为开关的FET并联的用于衰减的电阻;第1传送门，它被设于上述串联连接的多个单元级进衰减器的前级;第2传送门，它与由上述第1传送门和上述级进式衰减器构成的串联电路并联。
5.如权利要求1-4中任一项所述的半导体电路，其特征是上述单元级进衰减器是π型衰减器。
6.如权利要求1-4中任一项所述的半导体电路，其特征是上述单元级进衰减器是T型衰减器。
全文摘要
本发明的半导体电路可以尽可能地防止衰减器增加时增大通过损失和电路设计面积。本发明的结构特征是具单元级进衰减器4和电流源电路20
文档编号H03K17/687GK1111417SQ9510362
公开日1995年11月8日 申请日期1995年3月28日 优先权日1994年3月28日
发明者佐佐木忠宽 申请人:株式会社东芝