专利名称：一种具有小数转换特征的a/d转换器的制作方法
技术领域：
本发明涉及一种模/数转换器，更确切地说是涉及一种量化反馈型A/D转换器。
现有的各种A/D转换器大致包括速度较快的并行比较型A/D转换器、串并行比较型A/D转换器及逐次比较型A/D转换器和速度较慢的积分型A/D转换器及量化反馈型A/D转换器等五类。其中前三类A/D转换器中已分别有了8、10、12、14、16位的二进制位A/D转换器件，后两类A/D转换器中有了3(1/2)、3(3/4)、4(1/2)、5(1/2)、6(1/2)、7(1/2)、8(1/2)位的十进制位A/D转换器件。对n位二进制位的A/D转换器，其转换结果可以是0、1、2、……2n－1中的任意一个整数，对应满量程输入的最大模拟量的转换结果为2n－1，如8位为255、10位为1023……16位为65535；而对十进制位的A/D转换器其转换结果亦为整数，如3(1/2)位的转换结果为0、1、2、……1999、5 1/2位的转换结果为0、1、2、……199999。因此说现有A/D转换器的转换结果均为整数，均不能将输入的模拟信号电压转变出具有小数特征的数据。
现有的带小数显示的仪表，如数字万用表、电子称重仪等，其小数部分是通过成对设置可变倍数放大器及除法器获得的，如十位二进制输出的A/D转换器，当输入电压为10v时，输出为满量程数据值1024，当输入电压为100mv时，为了保证有足够的转换精度，需将输入信号先送入一个具有可变倍数的放大器中并使其放大倍数控制为100(满量程输入时的放大倍数为1)，此时的转换结果仍为1024，然后再在软件运算中将该结果除100即为10.24，显示屏上就出现了所转换的小数。上述方法中变换放大倍数可用手动或自动(程控)的方式实现，手动方式即变换量程开关，自动方式时则通过控制信号来控制模拟开关，进而控制放大倍数。两种方式均有明显的缺陷，因为用于改变放大倍数的标准电阻总存在不一致性，要求在仪表标定时需分段分量程标定，十分繁琐；此外，需用许多控制线也浪费了硬件资源；再有，可变倍数放大器成本很高，往往高于A/D变换器本身。
量化单位(LSB)及量化误差是A/D转换器的两个重要的技术参数，一量化单位＝满量程模拟量值/转换的最大数据值，量化误差＝输入模拟量－转换出的相应数据量。理想情况下量化误差为±1/2LSB，其相对误差为±模拟量－数据量/数据量，因此当输入信号较小时仅量化误差一项就已造成不可忽视的相对误差。如一个模拟量输入为10V的4(1/2)位A/D转换器，由量化误差所造成的满量程相对误差为±0.5/10000＝0.005％，当输入信号为0.1V时的相对误差为0.5/100＝0.5％，当输入信号为10mV时的相对误差为0.5/10＝5％，而当输入信号为1mV时的相对误差为0.5/1＝50％。因此，上述分析表明现有A/D转换器的输出数据转换结果与输入模拟信号间的相对误差是会因输入模拟信号的减小而增大的。
本发明的目的是设计一种转换结果具有小数特征的量化反馈式A/D转换器，且不论输入模拟信号值的大小，只要处于满量程测式范围，其由量化误差造成的相对误差不变。
由于本发明的A/D转换器，在一次A/D转换过程中既转换出整数又转换出对精度有决定意义的小数特征部分，从而为转换结果的小数部分的输出提供了可能性，因此解决了现有A/D转换器转换结果与输入信号的相对误差随输入信号减小而增大的问题。
本发明的目的是通过对现有量化反馈式A/D转换器作出改进设计而实现的。
图1所示的一种现有的量化反馈式A/D转换器，是在电荷平衡式V/F转换技术基础上改进作出的，包括由同相跟随器A1、A2(阻抗变换作用)、积分器A3、电压比较器A4和模拟开关S构成的V/F转换器，D触发器D，控制门G，定时计数电路N1和数据计数电路N2及输出数据锁存器C。图中-VR为参考电压，ViN为输入模拟电压，积分器A3输出为锯齿波以信号VINT，电压比较器A4输出为VC、D触发器D输出为VQ，CP为时钟，K为启动信号。当模拟开关S接通参考电压—VR时为转换器提供精确的参考电流IR＝VR/R2，当S接地时R＝0。当S接地、积分器单纯对输入Vi积分时，ViNT成线性下降达到0时比较器A4翻转，VC跳至高电平，但此刻D触发器D并未立即响应，要等到CP触发沿到来时才翻转，当D触发器Q端输出“1”电平时使S接通-VR，A2输出负向参考电流R使积分电容C反充电，ViNT线性上升，D触发器的回翻仍滞后于比较器A4的翻转，Q端跳回到高电平后开关S也随之接地，又进入单纯对Vi积分阶段，如此反复不停地振荡而将输入模拟电压转换为频率信号fs，定时计数电路N1作为定时器使用，以限定对信号频率fs计数的时间，数据计数电路N2作为计数器使用，该计数器在定时器启动定时后(K有效)即开始对信号fs计数，直至定时结束时停止计数。定时结束时的数据即为要转换的数据，显然这一转换结果是一整数，此外，该类A/D转换器在启动信号K到来后的第一个时钟信号CP的上升沿或下降沿开始对CP计数，至设定的N个时钟周期后结束，定时器在启动信号到来时立即送出控制信号打开控制门G，计数器N2对信号频率fs计数，由于启动信号K相对于信号频率fs是不确定的，因此会有±ILSB的转换误差。
本发明改进结构的量化反馈式A/D转换器主要增加了两种技术一是等待同步技术，即不让定时器单独开始启动，而是让定时器在写入定时初始值和数据计数器写入初值后均处于等待状态，直到fs信号的第一个触发沿(上升沿或下降沿)到来时，使定时器和计数器同时工作，以确保在fs为定值、定时时间为定值时，计数器内的数值正确一致，并为转换出具有小数特征的结果提供了条件；二是增设一个辅助计数器，使该计数器的最大计数值与定时器的计数值一致，该辅助计数器是按如下方式工作的，在定时器定时结束时，若在一个计时时钟周期内下一信号fs的触发沿到来，说明在定时时间内恰有整数个信号fs周期，此时A/D转换数据即为数据计数器里的值，是一个整数，反之，fs在一个时钟周期内触发沿没来则启动辅助计数器，使其对标准时钟计数，直至出现fs的触发沿时停止计数，在辅助计数器计数完成后发出转换结束信号。
本发明的具有小数转换特征的A/D转换器，包括时钟电路、将模拟电压信号转换成相应频率信号的电压/频率转换器和将频率信号转换成数据信号的频率/数据转换器，所述的频率/数据转换器包括数据计数器、定时计数器和控制数据计数器及定时计数器计数的数据/定时计数器控制电路，时钟电路输出接电压/频率转换器和定时计数器计数输入端，电压/频率转换器输出接数据计数器计数输入端，数据计数器和定时计数器连接地址线、数据线和控制线，其特征在于还包括一小数特征辅助计数器和在定时计数器计满写入值时立即控制小数特征辅助计数器开始计数及在电压/频率转换器输出触发沿到来时立即控制小数特征辅助计数器停止计数的小数特征辅助计数器控制电路，小数特征辅助计数器连接地址线、数据线和控制线，小数特征辅助计数器计数输入端接所述的时钟电路输出端，小数特征辅助计数器控制电路输出端接小数特征辅助计数器的计数控制端；所述的数据/定时计数器控制电路由定时计数器状态沿延时电路、等待同步电路和在等待同步电路输出有效时控制数据计数器和定时计数器开始计数及在定时计数器计满写入值时控制其停止计数的数据/定时计数控制信号产生电路连接构成，定时计数器状态沿延时电路输入接所述定时计数器计数状态输出端，定时计数器状态沿延时电路输出接等待同步电路一输入端和数据/定时计数控制信号产生电路一输入端，等待同步电路另两个输入端分别接电压/频率转换电路输出端和时钟电路输出端，等待同步电路输出接数据/定时计数控制信号产生电路另一输入端，数据/定时计数控制信号产生电路输出接数据计数器及定时计数器的控制计数端。
在定时计数器计满写入值而fs触发沿未到时，启动小数特征辅助计数器计数，直至fs触发沿到来时结束。若时钟频率为fo、数据计数器的计数值为M、定时计数器的计数值为N1，小数特征辅助计数器的计数值为N2，则A/D转换器的转换结果为Data＝M/N1＋N2·fo。
下面结合实施例及附图进一步说明本发明的技术图1.量化反馈式A/D转换器电原埋2.具有小数转换特征A/D转换器的原理框3.图2所示原理框图的实施电路4.图3中各点电压波形1说明前已述及不再赘述参见图2，具有小数转换特征的A/D转换器主要包括V/F转换器23、时钟电路29、由置位信号产生电路24及小数特征计数控制信号产生电路25构成的小数特征辅助计数器计数控制电路、小数特征辅助计数器20、数据计数器21、定时计数器22、由下降沿延时反相电路26、等待同步电路27和数据/定时计数控制信号产生电路28构成的数据/定时计数器计数控制电路。
时钟电路29产生一个标准时钟信号fcp，周期为TO，一般大于或等于模拟信号满量程输入时对应V/F电路的输出信号频率。
V/F转换器23产生与输入模拟电压vi成线性关系的频率信号fs，V/F转换器23中设有整形电路，使频率信号的脉冲宽度(正或负)为一个时钟周期宽度(本实施例中为负脉冲输出)。
等待同步电路27在下降沿延时反相电路26、时钟电路29及V/F电路23同时输出正脉冲(上升沿)的瞬间产生一个负的置位脉冲输出，送给数据/定时计数控制信号产生电路28的置位端。
下降沿延时反相电路26在定时计数器22的计数状态信号为正(OUTO)即已计满写入值时，直接地无任何延时地向数据/定时计数控制信号产生电路28的复位端送一个负的电平信号，并通过数据/定时计数控制信号产生电路28、置位信号产生电路24和小数特征计数控制信号产生电路25向小数特征辅助计数器的计数控制端G2送出开始计数信号，以尽快计数；当定时计数器22的计数状态信号为负电平时，经过按设计要求的几个时钟周期后，下降沿延时反相电路26才输出一个正电平信号给等待同步电路27，该段延迟用于写入计数器控制字、初值等。
数据/定时计数控制信号产生电路28用于控制数据计数器21、定时计数器22的启、停工作时间，当置位SD端接收到一个负脉冲信号时，其正输出端又将输出一个正的电平信号，启动计数器21、22同时开始计数，当其复位端CD接收到一个负电平信号(定时到)时，Q端信号关闭两计数器21、22使停止计数，同时其负输出端Q向置位信号产生电路24送一个正电平信号。
置位信号产生电路24在信号频率fs为高电平且数据/定时计数控制信号产生电路28负输出端Q输出正电平信号时产生一个负的置位脉冲给小数特征计数控制信号产生电路25的置位端SDI。
小数特征计数控制信号产生电路25在置位端SDI接收负脉冲时，即定时计数器22定时刚结束时，由正输出端Q1输出一高电平启动小数特征辅助计数器20开始对时钟脉冲计数，当其复位端CDI接收到一个负脉冲信号即信号频率fs的负脉冲时，其正输出端Q1输出一负电平信号，使小数特征辅助计数器停止计数。
定时计数器22是一个可编程十六位计数器，其数据高8位、低8位的写入顺序由控制字决定。在写入控制字和定时初值后其状态信号OUTO即为负电平信号，当计满写入值定时结束时，状态信号由负变为正电平，当其控制信号GO为负电平输入时停止对时钟信号fcp计数，当其控制信号GO为正电平输入时允许对时钟信号fcp计数。
数据计数器21是一个可编程(或可程控)十六位计数器，当控制信号GI端是正电平输入时允许对信号频率fs计数，当控制信号G1端是负电平输入时停止对信号频率fs计数，读出高8位及低8位计数数据的顺序由控制字决定，由程序控制写入计数初值。
小数特征辅助计数器20是一个可编程十六位计数器；当控制信号G2端分别是正、负电平输入时允许或停止对时钟信号fcp计数，其计数初值由程序控制写入，其计数数据的高8位、低8位读出顺序由控制字决定。
地址线A0、A1用于选择对三个计数器20、21、22或控制字的操作，三个计数器各占用一个地址，控制字占一个地址。
片选信号CS用于决定是否选择含有三个计数器和方式控制字的电路模块，RD读信号、WR写信号，配合控制字完成读写操作。
数据总线D0-D7完成对控制字或三个计数器的数据写入或读出。
IRQ为中断信号，在小数特征辅助计数器20计数完毕后输出一个负电平信号通知外部电路，表示A/D转换结束。
参见图3，三个计数器20、21、23采用一个含有三个定时/计数器的大规模集成电路ICO(8253)，其中CO(CLKO、GATEO、OUTO)用作定时计数器22、C1(CLK1、GATE1、OUT1)用作数据计数器21、C2(CLK2、GATE2、OUT2)用作小数特征辅助计数器20。反相器N5输出转换结束标志信号IRQ。
电压跟随器A1、A2、积分器A3、电压比较器A4、模拟开关S1和D触发器IC1A(CMOS电路7474)等构成V/F转换器23，DZ为限压二极管使输出电平与TTL电平匹配。
反相器N2、电阻R7、电容C1、二极管D1构成下降沿延时电路26，延时时间大于1个时钟周期。
反相器N3、与非门IC2A(7410)构成等待同步电路27。
带置位、复位端的D触发器IC1B(7474)构成数据/定时计数控制信号产生电路28。
反相器N4、电阻R6、电容C2接成单稳电路，并与与非门IC2B(7410)一起构成置位信号产生电路24。
带置位、复位端的D触发器IC3A(7474)构成小数特征计数控制信号产生电路25。
本实施例中，若C0定时值为N1、C2计数值为N2、C1计数数据为M，由于ICO采用8253，根据8253对第一个信号上升沿不计数的特点，可得A/D转换结果为M＋〔N1＋N2(1－M)＋2〕/〔N1＋N2＋Z〕，其中M为整数，N1＋N2(1－M)＋2/N1＋N2＋2为小数部分。或者进一步求出具有抗干扰性的表达式为Data＝K·Fs＝K·M·fo/N1＋N2＋2(K·FS为V/F转换结果)。
参见图4，Vi为输入的模拟信号，fCP为标准时钟宽度为T0，Vint为积分器A3输出波形，VCPr为电压比较器A4输出波形，Vq为IC1AQ端输出波形，其反相波形为FS，宽度为TS，Wr-cw为写控制字，OUTO为定时计数器状态输出，V0为经下降沿延迟t后的N2输出波形，VSd1为等待同步电路IC2A的输出波形，在Vq、fcp、v0均为高电平时输出负向脉冲，Vqigateo1为IC1BQ端输出波形加至ICO的GATEI、GATEO，允许定时计数C0、数据计数器C1计数，C0、C1分别为定时计数、数据计数波形(N1、M)，GATE2为小数特征辅助计数器计数控制端GATE2端信号波形，在OUTO状态发生变化时允许小数计数器计数(此时Vq的上升沿还未到)直至Vq的上升沿到后计数结束(N2)。RD为读信号波形，/IRQ为转换结束信号。
由波形图中可知TS±(N1＋N2)·TO/M，A/D转换的整数部分为M，小数部分为P＝〔TS－V2TO〕/〔TS〕＝〔N1＋〔1－M)N2〕/〔N1＋N2〕，因而可推导出A/D转换结果为Data＝M/N1＋N2·fcp本发明的技术可在一次A/D转换过程中既转换出整数又转换出小数特征部分，为输出小数提供了可能，并解决了现有A/D转换器转换结果与输入信号的相对误差随信号减小而增大的问题。
权利要求
1.一种具有小数转换特征的A/D转换器，包括时钟电路、将模拟电压信号转换成相应频率信号的电压/频率转换器和将频率信号转换成数据信号的频率/数据转换器，所述的频率/数据转换器包括数据计数器、定时计数器和控制数据计数器及定时计数器计数的数据/定时计数器控制电路，时钟电路输出接电压/频率转换器和定时计数器计数输入端，电压/频率转换器输出接数据计数器计数输入端，数据计数器和定时计数器连接地址线、数据线和控制线，其特征在于还包括一小数特征辅助计数器和在定时计数器计满写入值时立即控制小数特征辅助计数器开始计数及在电压/频率转换器输出触发沿到来时立即控制小数特征辅助计数器停止计数的小数特征辅助计数器控制电路，小数特征辅助计数器连接地址线、数据线和控制线，小数特征辅助计数器计数输入端接所述的时钟电路输出端，小数特征辅助计数器控制电路输出端接小数特征辅助计数器的计数控制端；所述的数据/定时计数器控制电路由定时计数器状态沿延时电路、等待同步电路和在等待同步电路输出有效时控制数据计数器和定时计数器开始计数及在定时计数器计满写入值时控制其停止计数的数据/定时计数控制信号产生电路连接构成，定时计数器状态沿延时电路输入接所述定时计数器计数状态输出端，定时计数器状态沿延时电路输出接等待同步电路一输入端和数据/定时计数控制信号产生电路一输入端，等待同步电路另两个输入端分别接电压/频率转换电路输出端和时钟电路输出端，等待同步电路输出接数据/定时计数控制信号产生电路另一输入端，数据/定时计数控制信号产生电路输出接数据计数器及定时计数器的控制计数端。
2.根据权利要求1所述的具有小数转换特征的A/D转换器，其特征在于在时钟周期为fo、数据计数器的计数值为M、定时计数器的计数值为N1、小数特征辅助计数器的计数值为N2时，所述的具有小数转换特征的A/D转换器按M/N1＋N2·fo转换出结果，转换的整数部分为M，小数部分为〔N1＋(1－M)N2〕/〔N1＋N2〕。
全文摘要
本发明涉及一种量化反馈型A/D转换器，可在一次A/D转换中既转换出整数又转换出具有小数特征的部分。包括时钟电路(fo)、V/F转换器和由定时计数器(N1)数据计数器(M)、小数特征辅助计数器(N2)及分别控制三计数器计数的控制电路构成。控制电路中对定时、数据计数器的允许计数采取了等待同步技术，并在定时计数器计满定值而V/F转换脉冲触发沿未到时立即启动小数特征辅助计数器计数，直至该触发沿到来时停止。转换结果为M/[N1+N2]·f
文档编号H03M1/00GK1143283SQ9510975
公开日1997年2月19日 申请日期1995年8月17日 优先权日1995年8月17日
发明者周常柱 申请人:周常柱