集成音频混合器的制作方法

专利名称：集成音频混合器的制作方法
技术领域：
本发明涉及数字式混合多个模拟输入信号的集成音频混合器。
背景技术：
电子技术领域有两种基本类型的混合电路。第一种是外差混合电路，该电路通过将2个输入信号的瞬时电压相乘组合其能量，以产生具有新频率分量的输出信号。第二种常称为音频混合器，该混合器产生多个输入信号的线性和。音频混合器常用于组合多个话音和音乐源。
参阅

图1，基本音频混合器9具有分别加到各自独立的增益级11～15的多个输入Ain1～Ain3。增益级11～15调节各输入的权重，一般做成固定或可变的模拟放大器。增益级11～15的输出加到产生模拟输入Ain1～Ain3的加权线性和的模拟加法器17。ARRL手册(74版，1997年，第15.1～15.3页)中有对音频混合器的进一步讨论。如果需要，可将模拟输出Aout加到模/数变换器(A/D变换器)21，以产生数字输出Dout。美国专利5589830号(Linz等人)中也有相同的音频混合器。
图2的结构按图1的结构建立，而且与图1中各单元相同的图2中各单元具有与其相同的参考符号。音频混合器9的输入(诸如Din1～Din3)为数字信号时，该输入一般先提供给相应的数/模(D/A)变换器25～29后，再加到模拟音频混合器9。美国专利5647008号(Farhangi等人)提供这种音频混合器的一个例子。通过在进行混合前将数字输入Din1～Din3变换到模拟域，能避免具有多个独立数字输入Din1～Din3所连带的一些复杂性。这些复杂性来自必须使数字输入同步或者某些特定环境，诸如数字输入没有相同的采样率、量化电平或公共系统时钟。
然而，在数字域工作肯定在一致性和处理灵活性方面具有优点。由于通过能在编码电路或数字电路实现的一系列处理算法涉及数字处理，数字处理不需要像模拟电路时那样，因环境改变或老化而调谐元件。此外，还能以数字电路变化量少或没有变化实现处理算法的改变。因此，用数字域处理并混合模拟输入信号，令人满意。
图3示出在数字域处理模拟输入的一例音频混合器。图3中与图2的元件相同的所有元件均标注相同的参考标号并按上文定义。首先在音频混合器控制下，将模拟输入Ain1～Ain3加给相应的模/数(A/D)变换器31～35。所得每一A/D变换器31～35的多比特输出字可具有由各乘法器37～41和各增益系数G1～G3数字调节的各种权重。例如，乘法器37接收来自A/D变换器31的多比特字，并将所接收的字乘以其相应的多比特增益系数G1。可将可乘法器37～41相乘所得输出字直接加给各自的数/模变换器43～47、或者也可选择通过各自的附加处理步骤51～55后，再分别加给D/A变换器43～47。每一D/A变换器43～47的输出加到模拟加法器17，并后续与图1中模拟混合器9相同的输出级。
图3中避免了混合独立数字输入信号所连带的上述参照图2讨论的困难。这是因为在音频混合器9控制下，对所有模拟输入Ain1～Ain3进行量化和数字化，因而所得数字信号没有未知特性。然而，图3的结构仍将相乘并处理后的数字信号变回到模拟域后，才在加法器17进行混合。本技术领域中(电路规模不成问题)通常就是这样进行，以利用模拟加法器比较简单且稳固的结构。美国专利5438623号(属于Begault)中有相同的音频混合器。
虽然与本发明关系不大，但为了提供对音频混合器较全面的观察，图4示出一例对多个独立数字化输入进行混合的数字音频混合器。此例中，示出第1数字输入D1具有比第2数字输入D2低的采样频率。数字音频混合器49还接收模拟输入Ain1。为了补偿各独立数字化输入D1和D2关联的未知数字化因数，进行处理和混合前，数字输入必须同步。本例中，将D1的低采样频率插入(即上变频)到选择的公共因数频率。同样，对D2的高频进行抽取(下变频)，使其为相同的所选公共因数频率。
有各种插入和抽取数字信号的方法，图4中示出一种典型的方法。首先，将A/D变换器61的采样时钟CLK1选为公共因数频率，用于使D1和D2同步。将CLK1提供给接收D1的内插器57，并提供给接收D2的抽取器59。内插器57在输入的D1采样之间加入新采样值，以便以CLK1支配的频率在线56上产生输出采样率。有各种算法用于选择新采样值，但这对讨论并不重要。抽取器59同样也以CLK1决定的频率在线58上产生输出采样率。本例中，抽取器59完成上述过程的方法是将每隔一个输入D2的采样加以忽略(即舍去)。ARRL手册(74版，1997年，第18.1～18.18)中能找到抽取器和内插器的进一步讨论。
因此，使第1数字输入D1、第2数字输入D2和模拟输入Ain1的数字表示同步，准备进行处理。D1、D2和A/D变换器61的输出在提供给数字加法器69前，具有由各自的乘法器电路63～67和增益因数G1～G3独立调节的权重。数字加法器69以CLK1的频率产生混合音频输出。如果此混合音频频率CLK1对后续处理级太高，则会需要利用第2抽取器70将加法器69的输出频率下变频。美国专利5647008号(Farhangi等人)和美国专利5729225号(属于Ledzius)中进一步讨论数字混合多个数字化输入的这种方法和其他方法。
图5转到注意该申请，即多个模拟输入的数字混合。图5中所有与图3中相同的单元标有相同的符号且按上文定义。与图3一样，图5的结构示出分别加到A/D变换器31～35的模拟输出Ain1～Ain3，并且各A/D变换器31～35的输出分别加到乘法器电路37～41。然而，与图3不同，图5中乘法器37～41所得输出加到数字加法器71(累加器)在数字域进行混合。因为不存在未知数字化因数，不需要对数字输入进行同步的专用电路。其原因在于模拟输入Ain1～Ain3已在音频混合器9控制下直接量化并数字化。如果后级还要进行数字处理，相乘所得信号不象图3所示那样在相加前受到D/A变换则特另有利。这是因为信号每次受到D/A和A/D变换都劣化。然而，供任选的是可将Dout加到D/A变换器73，以便也提供模拟输出Aout。美国专利5483528号(属于Christensen)中示出一种相同的结构。
图5的结构由于复杂且模拟子电路的集成需要大面积，按惯例仅限用于电路板级。此外，数字乘法器37～41也同样是需要大量IC芯片面积的大批数字电路。因此，为每一输入Ain1～Ain3提供分开的A/D变换器31～35和分开的乘法器37～41使图5的结构不能集成为单IC芯片。
便于在一块IC集成A/D变换器的一种途径是限制模拟电路的级数。这样做的一种方法是借助升频采样技术，其中以集成数字电路的高频性能换取减少量化电平，因而减少模拟子电路。
一种很适合电路集成的有效升频采样模/数变换器是图5中所示的Δ/∑模/数变换器。每一Δ/∑A/D变换器31～35包含后面连接∑抽取滤波器74的Δ/∑调制器72。Δ/∑调制器72以很多倍的输入信号奈奎斯特频率对输入信号采样。随着采样频率升高，可减少量化电平，从而比特分辨率也降低。典型的Δ/∑调制器72具有1比特的分辨率。所得1比特数据流由∑抽取滤波器74汇集，该滤波器包含低通滤波器和再采样器，通常以IIR和FIR结构为基础。∑抽取滤波器74滤除带外量化噪声后，以奈奎斯特频率进行再采样，以达到降低采样率或抽取采样。实际上，∑抽取滤波器74将从Δ/∑调制器72来的1比特数据流分成1比特采样的大组后，将各大组重新整形并加以组合，以产生分辨率通常大于10比特的复合多比特输出。在Ismail等人所著《模拟超大规模集成电路信号和信息处理》(第467～505页，1994)中更详细讨论模/数变换器结构的Δ/∑调制器和∑抽取滤波器。
不幸的是本技术领域中，术语“抽取器”用于指图4的传统抽取滤波器59和图5的∑抽取滤波器74两者。实际上这两种抽取滤波器电路59和74在目的、功能和设计方面很不同。抽取滤波器59和74的比较不属本说明书范围。然而，应注意传统抽取滤波器59的目的在于满足某频响规范，其方法通常是舍去输入信号每每不少的采样。反之，∑抽取滤波器74的目的是抑制带外量化噪声，并重组具有比输入信号高的比特分辨率的数据字。
然而，尽管Δ/∑模/数变换器可集成化，其电路还是非常大且复杂。这使IC中每一模拟输入含分开的Δ/∑模/数变换器的想法在资产和成本方面都不切实际。
图6中示出减少每一输入的Δ/∑模/数变换器数量的一种途径。图中，多个模拟输入Ain1～Ain3分时共用一个Δ/∑模/数变换器77。将输入信号Ain1～Ain3加到复接器75，该复接器交替接入一个Δ/∑A/D变换器77。然后，Δ/∑A/D变换器77的输出通过分解器79后，提供数字输出信号Dout1～Dout3中所选择的一个。然而，由于输入信号Ain1～Ain3必须慢到足以相继共用一个Δ/∑A/D变换器77，该输入信号的频率受到限制。这就严重妨碍其用于音频，按惯例将其用于控制系统，监视变化慢的变量，诸如温度的变化。此外，由于输出Dout1～Dout3一个接一个相继产生，此结构不适合要求同时输入信号以混合在一起的音频混合电路。美国专利5561425号(属于Therssen)和美国专利5345236号(属于Sramek Jr.)中有这种多输入Δ/∑模/数变换器的更多信息。
本发明的一个目的在于提供适合集成为一块IC并能数字混合多个模拟输入的音频混合器结构。
本发明的另一目的在于提供一种集成音频混合器，该混合器采用Δ/∑型模/数变换器，但避免传统Δ/∑A/D变换器结构所要求的大量资产。
本发明的第3个目的在于提供一种使多个不同模拟输入可共用Δ/∑模/数变换器的子元件而对输入信号没有额外频率限制的结构。
发明概述一种多输入音频混合器满足上述目的，该混合器接收多个模拟输入信号，在内部对模拟输入信号进行数字化，数字处理并混合该数字化输入信号从而产生混合输入的数字表示和模拟表示。将全部模拟输入加到整个Δ/∑模/数变换器的半部分。即，首先将全部模拟输入加到相应的Δ/∑调制器进行量化，但Δ/∑调制器后面不连接∑抽取滤波器，因而在此级未完成A/D变换。每一Δ/∑调制器最好产生1比特二进制数据流。
为了减小需要的IC面积，输入信号增益调节中不用乘法器，通过对每一Δ/∑调制器的逻辑状态输出分配一个数调节每一输入信号的权重系数。换句话说，对每一1比特数据流的高逻辑状态和低逻辑状态分别分配一个幅值。逻辑低幅值为负，并进一步以二进制补码记数法表示。为此，各1比特数据流对应用存储二进制高状态或二进制低状态幅值或权重的一对系数寄存器。各系数寄存器对耦合到各自的一比特二进制数据流控制的相应2∶1复接器。响应各自的1比特数据流的逻辑状态，有选择地将2个系数寄存器中的一个所存的内容传给加法(混合)装置。
如上所述，由于本发明的Δ/∑模/数变换器设有各个抽取滤波器，可进一步减小所需IC面积。当然，全部Δ/∑调制器共用一个抽取滤波器。加法装置将全部输入通道混合后，所得多比特混合信号加到产生多比特数据字的一个提取滤波器。加法装置输出的多比特混合信号也加到数/模变换器，以产生模拟输出。
附图简要说明图1为典型的模拟音频混合器。
图2为已有技术中混合数字输入用的模拟音频混合器。
图3为数字加模拟混合技术的音频混合器。
图4为已有技术中独立数字化输入用的数字音频混合器。
图5为已有技术中本身对模拟输入进行数字化的数字音频混合器。
图6为能接收多个输入的传统Δ/∑模拟/数变换器。
图7为混合多个模拟输入用的本发明数字音频混合器。
图8为Δ/∑调制器的方框图。
图9为图7开关组的特写图。
图10为实现图9开关组的电路。
图11为∑抽取滤波器的方框图。
实施发明的最佳形态参阅图7，示出适合集成在一块IC芯片上的本发明数字模拟混合器80。音频混合器80将传统Δ/∑模/数变换器分解为其组成部分后，分开利用这些组成部分。如上文所说明，传统的全Δ/∑模/数变换器包含2个子部件，第1子部件为Δ/∑调制器，其后面连接第2子部件，即∑抽取滤波器。这种全Δ/∑模/数变换器结构比较大，需要大量IC资产。申请者发现在IC片面积和复杂性两方面，全Δ/∑模/数变换器中最昂贵的部件是∑抽取滤波器。因此，本发明通过使所需∑抽取滤波器的数量最少来降低复杂性并减小其规模。本发明还通过免去需要通常限制集成音频混合器输入数量的大量数字子电路，进一步减少集成音频混合器3所需面积。
已有技术要求将全部模拟输入加到各自的全Δ/∑模/数变换器，与此不同，本发明仅将各模拟输入Ain1～AinN加到传统全Δ/∑模/数变换器的第1子部件，即Δ/∑调制器Δ/∑1～Δ/∑N。换句话说，将每一模拟输入Ain1～AinN加到不分别后续∑抽取滤波器的各Δ/∑调制器Δ/∑1～Δ/∑N。每一Δ/∑调制器Δ/∑1～Δ/∑N将各自的模拟输入Ain1～AinN变换为最好是各自输出线MD_1～MD_N上在逻辑高电平和逻辑低电平之间交替变化的1比特数据流。本技术领域公知适合本发明的许多1比特Δ/∑调制器的例子。
为了说明，图8示出Ismail等人所著《模拟超大规模集成电路信号和信息处理第10章(1994年)中阐述的基本1比特Δ/∑调制器的方框图。如Ismail等人所说明，Δ/∑调制器Δ/∑1是带有内部量化器的噪声整形ΔA频采样调制器。典型的Δ/∑调制器包含加法器节点82、积分器84、1比特A/D变换器86和反馈环中的1比特D/A变换器88。由于积分器84具有直流无限增益。环路增益在直流时为无限。因此，平均差错信号直流分量为零。结果，D/A变换器88的直流分量或平均值等于输入信号Ain1的直流分量。这意味着即使每一采样量化误差大，也由于采用只有2个电平的量化器，量化信号的平均值跟随模拟输入信号Ain1，从而线D-1的调制器输出也跟随模拟输入信号Ain1。通常由全Δ/∑模/数变换器中Δ/∑调制器按常规后续的∑抽取滤波器计算该平均值。
积分器84的输出一般根据D/A变换器88的值倾斜升降。与其相对应，1比特A/D变换器86输出作为直流输入值的脉冲密度调制表示的0和1的比特流。例如，如果输入Ain1为1/7V，且积分器84的初始条件为零，则第1个20周期在线D-1上的输出序列可为0，0，0，0，1，0，0，0，0，0，0，1，0，0，0，0，0，0，1，0。此输出序列的平均值接近1/7。当取平均的处理过程包含较多的采样，或者增加对奈奎斯特速率的采样频率比时，变换器的分辨率提高。
由于图8中的输出MD_1和MD_2不加到各自的∑抽取滤波器以恢复数字等效值，又由于这些输出是1比特宽的比特流，不能如本技术领域通常所进行的那样，借助乘法器调节其权重，即增益。为了克服此局限，本发明采用复接器MX_1～MX_N修改各1比特数据流DM_1～MD_N的权重后，再由∑抽取滤波器汇集这些数据并恢复为等效多比特字。或者，如果不要调节数据流MD_1～MD_N的权重，可将数据流直接连到加法电路85。
然而，本较佳实施例中，各调制输出线MD_1～MD_N控制各自的复接器MX_1～MX_N。每一直接器MS_1～MS_N通过有选择地将2个多比特输入IN_L和IN_H中的一个传送到各自的输出总线B1_A～BN_A，对各MD_1～MD_N控制线上的逻辑高或逻辑低作出响应。通过调节多比特输入IN_L和IN_H的值，能调节线MD_1～MD_N上各1比特数据流的权重。
在各第1寄存器Reg_L存放每一线MD_1～MD_N上逻辑低信号的权重。寄存器Reg_L耦合到相应复接器MX_1～MS_N的输入IN_L。同样，在各第2寄存器Reg_H分别存放每一线MD_1～MD_N上逻辑高信号的权重。寄存器Reg_H同样耦合到相应的复接器MX_1～MX_N的输入IN_H。可借助寄存器总线81更新寄存器Reg_H和Reg_L的值。
利用各自的有源开关组S1～SN有选择地将每一复接器的输出总线B1_A～BN_A传到相应的加法总线B1_B～BN_B。由通道选择器83分别控制每一有源开关组S1～SN。例如，如果通道选择输出C1具有逻辑高电平，则启动相应的有源开关组S1，将复接器输出总线B1_A耦合到加法总线B1_B。同样，如果通道总线选择输出C3具有逻辑低电平，则使开关组S3不仅将复接器输出总线B3_A与加法器B3-B断开，而且将加法总线B3-B的全部线接地。
参阅图9和图10，对此作进一步说明。图9示出控制总线对B1_A/B1_B和总线对BN-A/BN_B的通道选择器83的物写图。示出开关组S1包含从1到M的多个模块。开关组S1～SN的总线规模等于来自权重寄存器Reg_L和Reg_H的多比特字的规模，因而等于复接器输出总B1_A～BN_A的规模。每一模块1～M分别将来自总线B1_A的线传到总线B1_B。开关组S1中的全部模块由各自的通道选择线C1同时进行控制。同样，通道选择线CN控制开关组SM，从而控制总线BN_A和BN_B。如果通道选择线(诸如C1)具有逻辑高电平，则开关组S1中的全部模块1～M分别将各自的B1_A线耦合到B1_B线。反之，如果C1具有逻辑低电平，则开关组S1中的全部模块1～M分别将各自的B1_A线与B1_B线隔离开，并且还将各自的B1_B线接地。
图10示出实现开关组S1～SN中的开关模拟M有一个例子。示出来自总线B1_A的输入线耦合到晶体管Q1和Q2的一侧。晶体管Q1/Q2和反相器Q3/Q4一起构成传输门。通道选择线C1控制该传输门。C1连接到NMOS晶体管Q1，并连接到反相器Q3/Q4的输入。反相器Q3/Q4的输出耦合到PMOS晶体管Q2和NMOS下拉晶体管Q5的控制栅。晶体管Q1/Q2的输出耦合到总线B1_B的一根线，并且晶体管Q5将该总线B1_B的线有选择地接地。如果C1具有逻辑高电平，则直接将NMOS晶体管Q1导通，同时使反相器Q3/Q4将逻辑低电平加在PMOS晶体管Q2和NMOS晶体管Q5上。这使PMOS晶体管Q2也导通，但使NMOS晶体管Q5截止。因此，Q1和Q2一起将来自总线B1_A的线耦合到相应的总线B1_B的线。如果C1具有逻辑低电平，则直接将Q1截止，并使反相器Q3/Q4将逻辑高电平加在PMOS晶体管Q2和NMOS晶体管Q5上。这使PMOS晶体管Q2也截止，但使NMOS下接晶体管Q5导通。因此，Q1和Q2一起使来自总线B1_A的线与其对应的总线B1_B的线隔离开，同时使该相应的总线B1_B的线接地。
反回到图7，全部加法总线B1_B～BN_B提供给数字加法器85。如上文所说明，与各加法总线B1_B～BN_B分别所示的任何输入Ain1～AinN具有各自的接地加法总线的线，从而数字0加到加法器电路85。因此，只要通过在适当的通道选择线C1～CN设置逻辑低电平，就能从加法器电路85快速去除任何输入。加法器85的输出包含输入Ain1～AinN的混合高频多比特权重表示。
如上所述，模拟输入Ain1～AinN不加到权Δ/∑模/数据变换器。这些输入只加到Δ/∑调制器Δ/∑1～Δ/∑N的第一级，即，全Δ/∑模/数变换器的第1级。因此，将加法器总线B1_B～BN_B上的比特流混合(即相加)后，才加到∑抽取滤波器。然而，申请者发现加到混合电路Δ/∑调制器MX_1～MX_N的多个模拟输入的和可共用一个∑抽取滤波器89而不丢失数据。加法器电路85的输出还加到起平滑滤波器作用的数/模变换器，以提供数字混合模拟输入Ain1～AinN的模拟表示。最好在一块集成电路芯片上集成音频混合器80。
由于来自由一Δ/∑调制器Δ/∑1～Δ/∑N的1比特数据流分别由复接器MX1～MX_N变换成权重多比特数据流，接收所得混合数据的∑抽取滤波器89应能够处理多比特数据字。该多比特∑抽取滤波器在本技术领域已公知，并且在已有技术的多比特全Δ/∑模/数变换器中，通常做成仅接在一个多比特Δ/∑调制器后面。然而，在本发明的情况下，申请者采用多个一比特Δ/∑调制器后面连接的一个多比特∑抽取滤波器。
在包含低通滤波器和再采样器方面，比多特抽取滤波器89原则上与基本1比特∑抽取滤波器相同。进行滤波时，以奈奎斯特频率对信号进行再采样。该滤波器的目的是去除带外量化噪声，抑制带外寄生信号，同时由一组多个采样重组多比特字。通常按2个或多个步骤进行降低采样率或抽取采样，以提高滤波器过渡带宽度对采样率之比。如上文所说明，∑抽取滤波器的设计与传统抽取滤波器设计的不同点在于所期望的目的是抑制带外量化噪声，截然不同于满足某种频率响应规范。
在量化噪声功率频谱密度具有正弦响应的Δ/∑调制器的情况下，可用级闻梳状滤波器有效地实现∑抽取滤波器。这种抽取滤波器呈现正弦型频率响应。图11示出该滤波器的一般方框图。将量化输入加到级联的积分器91～93。每一积分器91～93包含反馈延迟单元92和加法器94。于是，所得输出加到抽取输入比特流的再采样单元95。将再采样单元95所抽取的输出加到级联的微分器97～99。由一微分器包含前馈延迟单元96和加法器98。
图11所示∑抽取滤波器一般结构同样可用于多比特∑抽取滤波器，诸如图7的滤波器89。本技术领域中已公知这种多比特∑抽取器滤波器的许多例子。5751615号装置专利(属于Brown)中示出多比特∑抽取滤波器的一个例子，按参考文献在此引入。
权利要求
1.一种音频信号混合器，其特征在于，包括具有多个量化电平的Δ/∑调制器，所述Δ/∑调制器具有接收模拟信号的输入节点，还具有对所述模拟节点作出响应，产生一个所述量化电平的量化输出；具有对所述量化输出作出响应的控制输入的复接器，所述复接器具有多个输入通道和一个输出通道，每一所述输入通道对应于所述Δ/∑调制器的一个所述量化电平，所述复接器响应所述量化输出，有效选择相应的一个所述通道耦合到所述输出通道；具有输入总线和输出总线的加法器电路，所述输入总线耦合到所述复接器的所述输出通道。
2.如权利要求1所述的音频信号混合器，其特征在于，还包括∑抽取滤波器，所述加法器电路的所述输出总线耦合到所述∑抽取滤波器的输入。
3.如权利要求1所述的音频信号混合器，其特征在于，所述Δ/∑调制器具有1比特分辨率，而且其量化输出仅在第1量化电平与第2量化电平之间交替变化。
4.如权利要求3所述的音频信号混合器，其特征在于，与所述第1量化电平对应的复接器输入通道接收正数，而其与所述第2量化电平对应的输入通道接收负数。
5.如权利要求4所述的音频信号混合器，其特征在于，由分开的数据寄存器供应所述复接器的所述输入通道。
6.如权利要求5所述的音频信号混合器，其特征在于，以二进制补码记数法实现所述负数。
7.如权利要求1所述的音频信号混合器，其特征在于，还包括多个数据寄存器，每一所述数据寄存器将其内容耦合到所述复接器的所述多个通道中对应的一个通道。
8.如权利要求1所述的音频信号混合器，其特征在于，由开关装置将所述复接器的所述输出通道有选择地耦合到所述加法器电路的所述输入总线。
9.如权利要求8所述的音频信号混合器，其特征在于，所述开关装置每当其不将所述数据输出通道耦合到所述输入总线时，有效地在所述加法器电路的所述输入总线设定一预定量化电平。
10.如权利要求8所述的音频信号混合器，其特征在于，所述开关装置对通道选择器作出响应。
11.如权利要求1所述的音频信号混合器，其特征在于，还包括数/模变换器，该变换器对所述加法器电路的所述输出总线进行接收，并产生所述输出总线上内容的模拟表示。
12.如权利要求1所述的音频信号混合器，其特征在于，所述混合器还是单块集成电路的一个部分。
13.如权利要求1所述的音频信号混合器，其特征在于，还包括多个所述Δ/∑调制器，其中每一所述Δ/∑调制器将其输出直接连到分开的相应复接器，每一所述Δ/∑调制器具有相互独立且隔开的输入节点。
全文摘要
一种集成多输入音频混合器(80),该混合器接收多个模拟输入信号(Ain1～AinN),在内部将该模拟输入信号数字化,对该数字化输入信号进行数字处理和混合,并产生该混合输入的数字和模拟表示。全部模拟输入(Ain1～AinN)加到全Δ/∑模/数变换器的半部分。即,每一输入到加各自的Δ/∑调制器,但全部Δ/∑调制器共用一个抽取滤波器(89)。每一Δ/∑调制器的输出分别控制具有其第一量化电平用的独立输入通道的各复接器(MX
文档编号H03M3/00GK1332904SQ99811764
公开日2002年1月23日 申请日期1999年9月17日 优先权日1998年10月7日
发明者C·阿泽雷多里姆, C·迪皮依, J·E·达弗兰萨 申请人:爱特梅尔股份有限公司