存储器抗多位翻转分块矩阵码加固方法
【技术领域】
[0001 ] 本发明涉及抗辐射加固电路领域。
【背景技术】
[0002] 集成电路的可靠性一直是设计者和使用者最关心的问题之一。随着集成电路步入 纳米级工艺制造阶段，在其性能获得大幅提高的同时，特征尺寸的缩小也带来了诸多问题， 如电源电压的降低、频率的增大、设计复杂度的增加等，使得集成电路对空间辐射环境更加 敏感。对于航空航天应用的电子器件，在空间中被各种高能粒子轰击后，会产生多种福射效 应，严重影响电路的正常工作，甚至造成失效。在多种辐射效应中，单粒子翻转造成的软错 误，是影响存储器可靠性的主要因素。当辐射粒子穿过器件时，在其路径上会产生电子空穴 对，在电场的作用下，电荷积累到一定程度，就会翻转存储单元的输出逻辑值，造成电路存 储信息发生错误。随着集成电路工艺尺寸发展到深亚微米领域后，同一块晶圆上可以放置 更多的电路，相邻单元之间的距离随着存储单元密度的不断增加而缩小，因此，一次单粒子 事件造成存储器多个单元同时发生翻转的几率大大增加，并逐渐占软错误的主要地位，这 些多位翻转普遍集中在相邻单元间。
[0003] 错误纠正码是一种有效的存储器容错技术，其原理如图1所示。在对存储器进行 写操作时，通过一定的编码算法，对保护的信息数据进行计算，得到冗余数据，构成码字，写 入存储器。而后，在对存储器进行读操作时，存储数据中出现的错误，只要在码的纠正能力 范围之内，都可以通过相应的译码算法，恢复出原始的信息数据。目前广泛采用的两类典 型错误纠正码如二维码和差集码，其中，二维码硬件性能开销小，但纠错能力低，不能处理 足够多位的错误。差集码纠错能力高，但硬件性能开销大，不适用于对性能要求较高的存储 器。因此，在纠错能力和性能开销中进行折中考虑，设计一种高可靠性、低开销的错误纠正 码是非常有必要的。
【发明内容】
[0004] 本发明为了解决目前错误纠正码存在纠错能力低、可靠性差、硬件性能开销大、成 本高的问题，提出了一种存储器抗多位翻转分块矩阵码加固方法。
[0005] 本发明提出的存储器抗多位翻转分块矩阵码加固方法是通过以下步骤实现的：
[0006] 步骤一、将一个k位宽字数据D划分为多个m位宽的数据块，并将这些数据块编号 后排列成Ic 1Xk2的数据矩阵，即k = k ^k2Xm,且相邻的k2个数据块处于非同行、非同列；
[0007] 步骤二、对Ic1Xk2的数据矩阵的每一行，以数据块为单位进行十进制加法计算，获 得水平冗余位H ;对Ic1Xk2的数据矩阵的每一列，以数据块为单位进行二进制异或计算，获 得垂直冗余位V，并通过编码器获得码字C= {D，H，V};
[0008] 步骤三、译码器对码字C进行读取，并按照步骤二的方法对数据矩阵重新计算获 得水平冗余位H'和垂直冗余位V' ；
[0009] 步骤四、根据
【主权项】
1. 存储器抗多位翻转分块矩阵码加固方法，其特征在于，它是通过w下步骤实现的： 步骤一、将一个k位宽字数据D划分为多个m位宽的数据块，并将该些数据块编号后排 列成kiXks的数据矩阵，即k=kiXksXm，且相邻的k2个数据块处于非同行、非同列； 步骤二、对kiXks的数据矩阵的每一行，W数据块为单位进行十进制加法计算，获得水 平冗余位H;对kiXk,的数据矩阵的每一列，W数据块为单位进行二进制异或计算，获得垂 直冗余位V，并通过编码器获得码字C= {D，H，V}; 步骤=、译码器对码字C进行读取，并按照步骤二的方法对数据矩阵重新计算获得水 平冗余位H'和垂直冗余位V' ； 步骤四、根据
获得水平数据块校正子SH，根据
获得垂直数据位校正子SV; 步骤五、根据
获得垂直数据块校正子S; 步骤六、选取数据矩阵当中的按编号顺序的第一个数据块作为起始数据块，并判断W该数据块为起始的连续k,个数据块的水平数据块校正子甜、垂直数据位校正子SVW及垂 直数据块校正子S的一致性，获得每个数据块的正确性信号； 步骤走、将每个数据块的正确性信号与起始数据块的每一位数据位异或，获得修正后 的数据块； 步骤八、按数据块编号顺序选取下一数据块作为起始数据块，并重复执行步骤六和步 骤走，直至修正所有数据块，并将修正后的数据块按数据块编号的先后顺序依次输出，获得 正确的数据信息。
2. 根据权利要求1所述的存储器抗多位翻转分块矩阵码加固方法，其特征在于，所述 步骤六中判断连续k,个数据块的水平数据块校正子甜、垂直数据位校正子SVW及垂直数 据块校正子S的一致性的过程为： 当数据块的水平数据块校正子甜、垂直数据位校正子SVW及垂直数据块校正子S同时 为1时，输出的数据块的正确性信号为1，否则，输出的数据块的正确性信号为0。
【专利摘要】存储器抗多位翻转分块矩阵码加固方法，涉及抗辐射加固电路领域。解决了目前错误纠正码存在纠错能力低、可靠性差、硬件性能开销大、成本高的问题。本发明是将要保护的数据在逻辑上进行模块划分及矩阵布局，通过相应的编码模块和译码模块，使得在具有高水平纠正能力的同时，消耗很小的面积和功耗开销；并且，用户可以根据不同需求，调整数据矩阵的参数，在纠正能力和性能开销之间进行权衡，得到最优方案；相比较传统的二维码的纠正能力更强，甚至比差集码的纠正能力还要强，并且具有比差集码的低面积和更小的功能开销的特性，适用于对可靠性和性能要求较高的存储器。
【IPC分类】H03M13-11
【公开号】CN104796157
【申请号】CN201510201240
【发明人】肖立伊, 柳姗姗, 李 杰, 郭靖
【申请人】哈尔滨工业大学
【公开日】2015年7月22日
【申请日】2015年4月24日