用于cdma通信系统的通信装置和方法

专利名称：用于cdma通信系统的通信装置和方法
背景技术：
1、发明领域本发明一般涉及一种用于CDMA(码分多址)移动通信系统的信道编码装置和方法，特别是，涉及一种用于DS(直接序列)-CMDA通信系统的信道编码装置和方法。而且，本发明提供一种用于接收从具有上述信道编码装置的基站发送的信号的信道解码装置和方法。
2、相关技术说明当前的CDMA通信系统是根据IS-95标准实现的。随着CDMA通信技术的复杂程度的增加和使用费用的降低，CDMA通信业务的用户呈指数增长。因此，已经提出了许多方法以满足用户日益增长的对高质量CDMA业务的需求。例如，已经提出了几种改进CDMA通信系统的前向链接结构的方法。
在TIA/EIA TR45.5会议上提出了一种改进前向链接结构，特别是设计用于第3代多路载波CDMA系统的前向链接基本信道的方法，电信行业协会(TIA)于1998年5月15日通过了该方法。多路载波CDMA通信系统的前向链接结构如

图1所示。
参照图1，信道编码器10对输入的数据进行解码，速率匹配器20重复和穿孔从信道解码器10输出的码元。这里，输入到信道编码器10的数据具有可变比特率。速率匹配器20重复和穿孔从信道编码器输出的经编码的数据比特(即，码元)，以便对可变比特率数据匹配码元速率。信道交织器30对速率匹配器20的输出进行交织。块交织器可用于交织器30。
长码生成器91生成用于唯一识别每一用户的长码。抽选器(decimator)92抽选该长码以将长码的速率与从交织器30输出的码元的速率匹配。加法器93将信道交织器30的输出和抽选器92的输出混合。通常异或门被用于加法器93中。
多路分解器40接着将从加法器93输出的数据多路分解为多个载波A、B和C。第一至第三信号变换器51-53通过将输入数据的“0”变为“1”以及输入数据的“1”变为“-1”对从多路分解器40输出的二进制数据的信号电平进行变换。第一至第三沃尔什编码器(或正交调制器)61-63使用相应的沃尔什码，分别对从第一至第三信号变换器51-53输出的数据进行编码。这里沃尔什码具有256比特的长度。第一至第三调制器71-73分别对第一至第三沃尔什编码器61-63的输出进行调制。这里，QPSK(四相移相键控)扩频器可以用于调制器71-73。第一至第三衰减器(或增益控制器)81-83根据相应的衰减信号GA-GC分别控制从第一至第三调制器71-73输出的调制信号的增益。这里，信号使用不同的载波A、B和C从第一至第三衰减器81-83输出。
在图1的前向链接结构中，具有编码速率R＝1/3的信道编码器10将单个输入数据比特编码为3个编码的数据比特(即编码字或码元)。这种编码的数据比特在速率匹配和信道交织后被多路分解为3路载波A、B和C。即图1的多路载波CDMA前向链接在传输前对输入数据进行编码和交织，然后多路分解该数据为3路载波。
图1示出了一种多路载波CDMA通信系统。通过去除多路分解器40并且使用用于单路载波的信号变换器、正交调制器、扩频器和衰减器将该多路载波CDMA通信系统改变为单路载波CDMA通信系统。
图2是说明信道编码器10、速率匹配器20和信道交织器30的详细示图。在图2中，第一速率的数据为每20ms帧172比特(全速率)；第二速率的数据为每20ms帧80比特(1/2速率)；第三速率的数据为每20ms帧40比特(1/4速率)；第四速率的数据为每20ms帧16比特(1/8速率)。
第一至第四CRC生成器111-114对应于各自的具有不同速率的输入数据生成CRC比特，并将生成的CRC比特加入到输入数据。具体地说，12比特的CRC被加入到第一速率的172比特数据中；8比特的CRC被加入到第二速率的80比特数据中；6比特的CRC被加入到第三速率的40比特数据中和6比特的CRC被加入到第四速率的16比特数据中。第一至第四尾比特生成器121-124分别将8个尾比特加入到加入了CRC的数据中。因此，第一尾比特生成器121输出192比特；第二尾比特生成器122输出96比特；第三尾比特生成器123输出54比特和第四尾比特生成器124输出30比特。
第一至第四编码器11-14分别对从第一至第四尾比特生成器121-124输出的数据进行编码。约束长度(constraint length)k＝9、编码速率R＝1/3的卷积编码器可以用于编码器11-14。在这种情况下，第一编码器11将从第一尾比特生成器121输出的192比特的数据编码为全速率的576个码元；第二编码器12将从第二尾比特生成器122输出的96比特的数据编码为1/2速率的288个码元；第三编码器13将从第三尾比特生成器123输出的54比特的数据编码为的1/4速率162个码元；第四编码器14将从第四尾比特生成器124输出的30比特的数据编码为1/8速率的90个码元。
速率匹配器20包括重复器22-24和码元删除设备27-28。重复器22-24在预定的时间重复从第二至第四编码器12-14输出的码元，以便将输出码元的速率增加到全速率576个码元(或比特)。例如，因为第二编码器12输出288个码元(＝第一编码器11输出的576个码元的1/2)，第二重复器22将接收的288个码元重复两次，输出576个码元。码元删除设备27和28删除从重复器23和24输出的多余的码元，以便与全速率的码元的数目(即576)匹配。例如，因为第三编码器13输出162个码元(＞从第一编码器11输出的576个码元的1/4)，第三重复器23将接收的162个码元重复四次，输出648个码元，648个码元超过了全速率576个码元。为了将码元速率匹配到全速率，码元删除设备27删除648个码元中的每一第9码元以输出全速率576个码元。此外，因为第四编码器14输出90个码元(＞从第一编码器11输出的576个码元的1/8)，第四重复器24重复接收的90个码元8次，输出720个码元，720个码元超过了全速率576个码元。为了将码元速率匹配到全速率，码元删除设备28删除720个码元中的每一第5码元以输出全速率576个码元。
第一至第四信道交织器31-34分别对从第一编码器11、第二重复器22、码元删除设备27和码元删除设备28输出的全速率码元进行交织。如图2所示，码元重复仅适用于非全速率码元。这里，每一载波A、B和C都具有1.2288MHZ(约1.25MHZ)的带宽，并且3路载波的的总带宽等于3个IS-95信道的带宽。因此，3路载波A、B和C具有3.6864MHZ的总带宽，其约为5MHZ。前向纠错(FEC)用于通过提供信道编码增益使具有低信噪比(SNR)的移动台信道维持足够低的误码率(BER)。通过使用重叠(overlay)方法，多路载波通信系统的前向链接能够与IS-95系统的前向链接共享相同的频带。
使用该重叠方法，多路载波系统的3路前向链接载波在IS-95CDMA系统使用的3个1.25MHZ的频带上重叠。图3显示了IS-95系统和多路载波系统的基站的各自频带上的传输功率电平。使用该重叠方法，因为多路载波系统的频带与IS-95系统的频带重叠，所以在IS-95基站和多路载波基站之间在相同的频带共享传输功率或信道容量。这意味着有两种不同的基站。即，IS-95基站和IMT-2000基站。在两种系统之间共享传输功率的情况下，传输功率首先分配给主要支持语音业务的IS-95信道，然后确定多路载波CDMA系统的各自载波所允许的最大传输功率。但是，该最大传输功率不能超过预定的功率电平，因为基站的传输功率是有限的。此外，当基站将数据发送给多个用户时，用户间干扰的增加导致了噪声的增加。图3显示这样一种状态，其中IS-95基站和多路载波基站在各自的1.25MHZ的频带上分配实质上相同的传输功率。
但是，1.25MHZ频带的IS-95信道根据服务中的用户数量的变化和用户的语音行为的变化具有不同的传输功率。图4和图5显示下述情况，即在某些载波频率分配给多路载波基站的传输功率降低，因为由于IS-95用户数量的增加，分配给IS-95基站的传输功率在这些频带迅速增加。因此，不能将足够的传输功率分配给多个载波的一个或多个，使得在接收端各自载波的SNR不同。因此，在具有低SNR的载波接收的信号的误码率(BER)增加。即，当IS-95用户的数量增加并且语音行为相对较高时，通过在相应的忙频带上重叠的载波传输的信号的BER增加，导致系统容量的降低和IS-95用户间的干扰的增加。即，重叠方法可能引起多路载波系统的容量减小，以及IS-95用户间的干扰的增加。
在多路载波系统中，如图4和5所示各自的载波可能具有独立传输功率。对于性能而言，因为3路载波中仅有2路具有足够的功率，图4显示类似于使用R＝1/2信道编码器的情况的功率分布；因为3路载波中仅有1路具有足够的功率，图5显示比未使用信道编码器的情况恶劣的功率分布。在这些情况下，输入数据比特的3个编码比特(即，码元)的一个或2个可能没有被传输，引起系统性能的降低。
因此，即使在使用了单个载波的DS-CDMA通信系统中，通过信道编码生成的码元的加权分布很差，由此引起信道解码性能的降低。本发明不限于DS-CDMA和多路载波CDMA系统。
发明概述因此，本发明的一个目的就是提供一种在DS-CDMA通信系统中用于生成具有良好信道解码性能的编码数据比特的信道编码设备和方法。
本发明的另一个目的就是提供一种在DS-CDMA通信系统的信道发送器中用于增加信道性能的R＝1/6卷积编码设备和方法。
为了实现上述目的，提供了一种用于直接序列码分多址(DS-CDMA)通信系统的通信设备。该通信设备包括CRC(循环冗余码)生成器，用于根据输入数据比特生成CRC比特和将生成的CRC比特加入到输入数据比特；信道编码器，用于使用发生器多项式(457、755、551、637、523、727)的编码速率R＝1/6的卷积码对加入的CRC数据比特进行编码；以及交织器，用于交织编码的数据比特。
信道编码器包括多个延迟器，用于延迟输入数据比特以输出第1至第8延迟数据比特；第一运算器，用于异或输入数据比特和第3、第5、第6、第7和第8延迟数据比特以生成第一码元；第二运算器，用于异或输入数据比特和第1、第2、第3、第5、第6和第8延迟数据比特以生成第二码元；第三运算器，用于异或输入数据比特和第2、第3、第5和第8延迟数据比特以生成第三码元；第四运算器，用于异或输入数据比特和第1、第4、第5、第6、第7和第8延迟数据比特以生成第四码元；第五运算器，用于异或输入数据比特和第1、第4、第6和第8延迟数据比特以生成第五码元；以及第六运算器，用于异或输入数据比特和第1、第2、第4、第6、第7和第8延迟数据比特以生成第六码元。
附图简要说明通过结合附图进行详细描述，本发明的上述和其他目的、特征、优点将会变得更加清楚，其中图1是常规多路载波CDMA通信系统的前向链接结构的方框图；图2是表示图1的前向链接结构的基本信道结构的详细的方框图；图3是表示在图1的多路载波CDMA系统中多路载波信道频带与IS-95信道在相同的频带上频带重叠的状态下，IS-95信道频带和多路载波信道频带的传输功率分布的示图；图4是表示由于图1的CDMA系统的传输功率或容量有限，当相应的IS-95信道的传输功率增加时，一路多路载波传输功率降低的状态的示图；图5是表示由于图1的CDMA系统的传输功率或容量有限，当相应的IS-95信道的传输功率增加时，两路多路载波传输功率降低的状态的示图；图6是根据本发明的实施例用于生成R＝1/6的卷积码的信道编码器和码元分配器(distributor)的方框图；图7是表示图6的R＝1/6的卷积编码器的示意图；图8表示图6的码元分配器；图9表示根据本发明使用信道编码器和码元分配器的前向链接的传输方案的方框图；图10是提供R＝1/3的卷积码间的性能比较的图；图11是表示使用具有码速率R＝1/3的卷积编码器的发生器多项式在R＝1/2的卷积码间的最差的性能比较的图；图12是表示对R＝1/6的卷积码在R＝1/2的分量码间性能比较的图；图13是表示使用具有良好性能的R＝1/6的卷积编码器在R＝1/2的分量码间最差性能比较的图；图14A至14C是分别表示在使用R＝1/6的卷积码的DS-CDMA通信系统中，前向公共控制信道(F-CCCH)、前向专用控制信道(F-DCCH)和前向专用业务信道(F-DTCH)的传输方案；图15至20是表示根据本发明的实施例的用于图14A至14C的信道传输方案的卷积编码器的示图；图21A至21C是表示分别对应于图14A至14C的信道发送器的信道接收器的示图；图22是表示对应于图15的K＝9、R＝1/6的卷积编码器的卷积解码器的示图。
优选实施例的详细说明下文将参考附图对本发明的优选实施例进行描述。在下面的描述中，对公知的功能或结构不进行详细说明，因为不必要的细节会遮掩本发明的实质内容。
这里使用的“码元”是指从编码器输出的编码的数据比特。为了说明方便，假设该多路载波通信系统是3载波CDMA通信系统。可以考虑本发明用其它类型的通信系统来体现，例如时分多址(TDMA)系统。
本发明提供了一种用于改进同时支持IS-95系统和多路载波系统的通信系统的系统特性的设备和方法，其中两个不同系统的传输信号在同一频带重叠。在本设备和方法中，对编码的码元进行分配使得在解码受损码元期间使性能降低最小，接着分配的码元比特被分配给各自的载波。因此，即使载波中的一个或多个在接收期间存在干扰，可以仅对通过其它载波所接收的编码比特执行解码，由此改进系统性能。
在信道编码器使用R＝1/6卷积码的这样的系统中，需要具有与R＝1/2和R＝1/4卷积码同样良好的性能的R＝1/6的卷积码，以便使性能的降低最小。R＝1/6卷积码对每一单个输入信息比特输出6个编码的码元。在多路载波系统中，即使当码元中的4个通过缺少传输功率的信道发送，而其中仅有2个码元被正常发送(这等价于使用R＝1/2卷积码的情况)时，1/6卷积码应当具有与R＝1/2卷积码同样良好的性能。而且即使当码元中的2个通过缺少传输功率的信道发送，而其中仅有4个码元被正常发送(这等价于使用R＝1/4卷积码的情况)时，1/6卷积码应当具有与R＝1/4卷积码同样良好的性能。
因此，为了确定R＝1/6卷积码适于这种情况，必须首先确定具有良好的性能的R＝1/2卷积码。接着，将所确定的R＝1/2卷积码分为3个卷积码组并选择具有良好性能的组，可以生成具有与R＝1/2卷积码以及R＝1/4卷积码同样良好的性能R＝1/6卷积码。
但是，实际上，确定具有良好性能的R＝1/6卷积码非常困难。对约束长度K＝9，8次多项式的数量为29，对于6对R＝1/6卷积码，8次多项式的数量为(29)6＝254。从254个多项式中确定具有良好性能的R＝1/6卷积码非常困难。因此，上述考虑了多路载波系统确定的R＝1/6卷积码即使在单路载波的直接序列扩频系统中也具有良好性能。
在CDMA通信系统的前向链接中，编码速率R＝1/6卷积编码器可以用于信道编码器。但是，要找到具有良好解码性能的R＝1/6卷积码非常困难。因此，本发明提供了一种在DS-CDMA通信系统中生成具有良好解码性能的R＝1/6卷积码并分配(或多路分解)生成的R＝1/6卷积码到多个载波的方法。生成的R＝1/6卷积码在多路载波CDMA通信系统和DS-CDMA通信系统中均具有良好的性能。
下面将对在多路载波CDMA通信系统中生成码元以使信道性能(容量)最优并分配生成的码元的方法进行描述。
首先，参照用于3载波CDMA通信系统的R＝1/6卷积码。图6显示根据本发明的实施例的卷积编码器601和码元分配器602。卷积编码器601将一个输入数据比特编码为分配给3路载波A、B和C的6个码元。对于码元分配，码元分配器602通过给每路载波分配2个比特(或码元)，统一分配6个输入比特到3路载波。码元分配器602考虑了3路载波中有多少不能使用，对从卷积编码器601输出的码元进行分配。通过使用该码元分配方法，即使3路载波中的1路或2路不能使用，也可将信道解码的性能降低减至最小。
下面将对设计码元分配器602的方法进行描述。误码率(BER)值主要取决于受损码元的数量。即使接收的编码的码元受损，位于一帧中的码元通过分配器602被统一分配到载波中。因此可以减小系统恶化。因此，即使某一信道的所有码元都受损，在通过分配未受损的码元(或最不可能使系统性能降低的受损的码元)到载波进行信道解码后，可以将BER值的增加减至最小。
此外，在传输期间，从信道编码器中的部分编码器输出的码元被分配给载波；在解码期间，选择在信道解码器中的部分解码器使得即使某一载波上的所有码元都受损，BER也能够较低。
下面将对信道编码器中的部分编码器的选择进行描述。首先，参照具有约束长度K＝9、速率R＝1/3的卷积码。在下述描述中，发生器多项式gi以8进制形式表示。K＝9、R＝1/3的卷积码的自由距离dfree＝18。注意到当通过改变发生器多项式g1、、g2、g3，对K＝9、R＝1/3并且dfree＝18的卷积码进行搜索时，共有5685组。仅选择非灾难性的码。此外，当选择将提供给多路载波系统的卷积码时，即使某一载波受损，也必须防止性能的恶化。
作为性能比较的参考码，使用卷积码(g1、、g2、g3)＝(557、663、711)，该卷积码与用于IS-95系统的码相同。在IS-95系统中，卷积码的自由距离dfree＝18，并且分量码之间的自由距离为dfree(g557、g663)＝9、dfree(g557、g711)＝11、dfree(g663、g711)＝10。而且，使用BER上限公式可以预测卷积码的性能，该公式由传递函数确定。对于IS-95系统，卷积码的传递函数为T(D，I)|I＝1＝5D18+7D20+0(D21)，并且BER上限公式为(/I)T(D，I)|I＝1＝11D18+32D20+0(D21)。
当根据分量码来审视IS-95系统的卷积码时，在发生器多项式g1、和g2合成时，会发生灾难性的错误传播。因此，当IS-95系统的卷积码用于多路载波系统时，必须适当地使用交织和穿孔。因为IS-95卷积码会引起灾难性的错误传播，所以必须寻找适用于多路载波系统的新的卷积码。从完整的计算机搜索发现不存在分量码之间的自由距离始终为12的卷积码。因此，使用自由距离dfree(gi、gj)≥11的卷积码，并且仅有8个满足该标准。这里，不仅卷积码而且分量码为非灾难性的。因为BER上限公式的第一项最具影响，认为第一和第八卷积码为最优码。因为第一和第八卷积码、第二和第七码、第三和第四码、第五和第六码具有互易关系，其实质上是相同的码。因此，仅存在4个卷积码。下面的表1提供了K＝9、R＝1/3的卷积码的特性。
表1
在表1中，第一项d12＝12是指d(467、543)(第一和第二分量码之间的自由距离)，并且此后用于提供相同的含义。根据BER上限公式的第一项将这些码与IS-95码比较，第1和第8码在性能上优于IS-95码，第3、第4、第5和第6码在性能上与IS-95码类似，第2和第7码在性能上劣于IS-95码。因此，最好使用第8(或第1)码。
同时，存在4个或4个以上的其分量码之间的自由距离为12、12和10的码。在这些码中，根据BER上限公式的第一项，良好码的发生器多项式为(g1、、g2、g3)＝(515、567、677)。图10所示为在3载波系统具有最优性能而不损害各自载波的码元的情况下，AWGN(加性高斯白噪声)环境下R＝1/3的卷积码的性能的模拟结果。在下面的描述中，图11至13的模拟都是在AWGN环境下执行的。下述<情况1>表示IS-95系统的R＝1/3卷积码；下述<情况2>和<情况3>表示使用本发明的方法搜索的R＝1/3卷积码。
<情况1>(IS-95)g1＝557，g2＝663，g3＝711→dfree＝18<情况2>g1＝731，g2＝615，g3＝537→dfree＝18dfree(g1，g2)＝11，dfree(g1，g3)＝11，dfree(g2，g3)＝12<情况2>g1＝515，g2＝567，g3＝677→dfree＝18dfree(g1，g2)＝11，dfree(g1，g3)＝12，dfree(g2，g3)＝10下面将对R＝1/3的卷积码应用于3载波系统及3路载波的某一路载波受损(或丢失)的情况进行描述。虽然原始编码速率为1/3，但1路载波的丢失导致编码速率为1/2。因此，图11所示为使用1/3卷积码的发生器多项式的R＝1/2的卷积码的模拟结果。在图11中，各自的条件由下述的<情况1>至<情况4>说明。图11显示使用R＝1/3卷积码的发生器多项式的R＝1/2的卷积码的最差的性能。
<情况1>最优R＝1/2卷积码→g1＝561，g2＝753，dfree(g1，g2)＝12；<情况2>最差的性能，使用用于IS-95系统的1/3卷积码的发生器多项式(557、663、711)的3个R＝1/2的卷积码中g1＝557，g2＝711→发生灾难性错误传播；<情况3>最差的性能，对使用1/3卷积码的发生器多项式(731、615、537)的R＝1/2的卷积码，g1＝731，g2＝615(dfree(g1，g2)＝11)；<情况4>最差的性能，对使用1/3卷积码的发生器多项式(515、567、677)的R＝1/2的卷积码，g1＝567，g2＝677(dfree(g1，g2)＝10)。
当使用R＝1/3卷积码的3载波系统中一路载波受损时，编码速率变为R＝1/2。在这种情况下，通过使用以下所示的码元删除矩阵近似地将原始R＝1/3的卷积码分配给3路载波，使得即使编码速率变为R＝1/2，性能的降低最小，得到码元分配器的码元分配方法。用最简单的方法，生成以下所示的2个码元删除矩阵。在该码元删除矩阵中，‘0’表示提供了相应码元的载波受损的情况，而‘1’表示提供了相应码元的载波未受损的情况。这意味着对应于‘0’的码元在传输期间都被分配给某一受损的载波。因此，从各种码元删除模式选择一个，即使一路载波受损，其使性能降低减至最小，并且码元分配器602提供该码元给使用所选模式的各自的载波。下述的码元删除矩阵用于寻找码元分配器602所使用的模式以便正确地将码元分配给各自的载波。D1=011101110]]>D2=110101011]]>而且，使用m序列在2级伽罗瓦域(Galois field)上生成具有8比特长度的m序列。对第9卷积码，生成序列{1，2，0，2，2，1，0，1，2}，接着使用该序列生成下述的码元删除矩阵D3。D3=110111011011110101101001110]]>而且通过改变码元删除矩阵D3的行，生成下述的码元删除矩阵D4和D5。D4=101001110110111011011110101]]>D5=011110101101001110110111011]]>此外，通过GF(3)使用一个随机数生成15个随机数得到序列{2，1，0，1，1，0，1，2，1，0，0，0，2，1，2}，并且使用上述的序列产生下述码元删除矩阵D6。D6=110110111000111101001010111101011111101111010]]>此外，与使用m序列的方法一样，通过改变行生成下述的码元删除矩阵D7和D8。D7=011111101111010110110111000111101001010111101]]>D8=101001010111101011111101111010110110111000111]]>接下来，将对具有1/6码元率的卷积码进行描述。K＝9、R＝1/6的卷积码具有自由距离。当通过随机改变发生器多项式g1，g2，…，g6对具有自由距离dfree＝37的卷积码进行搜索时，可以满足下述的条件。
第一，它必须是具有良好解码性能的R＝1/6的卷积码。
第二，考虑到在3载波系统中3路载波中的一路受损的情况，它应当是具有发生器多项式(g1，g2，g3，g4)、(g1，g2，g5，g6)和(g3，g4，g5，g6)且解码性能良好的R＝1/4的卷积码。
第三，考虑到在3载波系统中3路载波中的2路受损的情况，它应当是具有发生器多项式(g1，g2)、(g3，g4)和(g5，g6)且解码性能良好的R＝1/2的卷积码。
对于第二和第三条件，即使3路载波中的一路或两路完全不起作用，如果多路载波系统中卷积码的6个输出比特按每路2比特分配给3路载波，可以将性能的降低减至最小。从这点来说，最好是R＝1/4的卷积码和R＝1/2的卷积码具有最大自由距离。
从下面描述可明显看出满足第三条件的搜索R＝1/2的卷积码的方法。有35个R＝1/2、K＝9并且dfree＝12的良好的卷积码。BER的上限公式(确定BER范围从33至123时最重要的项D12的系数为c12)给出如下(/I)T(D，I)|I＝1＝c12D12+c13D13+…首先，对于R＝1/6的卷积码，有18学个R＝1/6、dfree＝37的满足第三条件的卷积码。假设dfree(g2i-1，g2i)＝12。这里，有58个对R＝1/6的卷积码其BER上限公式的第一项具有系数c37＝1的卷积码。下面为在执行了性能验证或分析后从58个卷积码选出的R＝1/6的卷积码。
1)(457，755，551，637，523，727)c38＝4(NO＝1)2)(457，755，551，637，625，727)c38＝4(NO＝3)3)(457，755，455，763，625，727)c38＝4(NO＝5)4)(515，677，453，755，551，717)c38＝6(N0＝7)5)(515，677，453，755，551，717)c38＝6(NO＝9)6)(515，677，557，651，455，747)c38＝6(NO＝11)7)(457，755，465，753，551，637)c38＝6(NO＝13)8)(515，677，551，717，531，657)c38＝8(NO＝27)9)(515，677，455，747，531，657)c38＝8(NO＝29)10)(453，755，557，751，455，747)c38＝10(NO＝31)11)(545，773，557，651，551，717)c38＝12(NO＝51)12)(453，755，457，755，455，747)c38＝20(NO＝57)这里，在括号()内的数字代表8进制的生成多项式，c38代表具有38个加权的码字的数量。
下面为从12个性能验证过的1/6卷积码中选出的性能良好的5个R＝1/6的卷积码。
1)(457，755，551，637，523，727)c38＝4(NO＝1)2)(515，677，453，755，551，717)c38＝6(NO＝7)3)(545，773，557，651，455，747)c38＝6(NO＝8)4)(515，677，557，651，455，747)c38＝6(NO＝11)5)(515，677，455，747，531，657)c38＝8(NO＝29)对使用5个用于R＝1/6卷积码的发生器多项式的R＝1/2的卷积码进行验证，此外，也对使用5个用于R＝1/6卷积码的发生器多项式的R＝1/4的卷积码进行验证。首先，参照表2对R＝1/2卷积码的传递函数进行描述，其中发生器多项式由8进制数表示。
表2
通过验证表2中各自的R＝1/2卷积码的性能搜索具有最高性能的R＝1/2卷积码。此外，将每一R＝1/2卷积码的性能与IS-95系统使用的最优R＝1/2卷积码进行比较。
<情况1>发生器多项式→(435，657)8，NO＝1，c12＝33<情况2>发生器多项式→(561，753)8，NO＝2，c12＝33，用于IS-95标准的最优R＝1/2卷积码<情况3>发生器多项式→(557，751)8，NO＝7，c12＝40<情况4>发生器多项式→(453，755)8，NO＝9，c12＝40<情况5>发生器多项式→(471，673)8，NO＝11，c12＝50<情况6>发生器多项式→(531，657)8，NO＝17，c12＝52<情况7>发生器多项式→(561，755)8，NO＝22，c12＝57<情况8>发生器多项式→(465，771)8，NO＝24，c12＝58在上述各自情况中的性能比较如图12所示。图12显示在R＝1/6卷积码的R＝1/2分量码中的性能比较。注意到R＝1/6卷积码的R＝1/2分量码在性能上与最优R＝1/2卷积码相似。
表3表示R＝1/6卷积码的传递函数。
表3
参照表3使用5个R＝1/6卷积码的R＝1/2分量码的最差的性能如下。
<情况1>具有发生器多项式(457，755，551，637，523，728)8的R＝1/6卷积码(NO＝1)的最差的性能→(523，727)8，c12＝68<情况2>具有发生器多项式(515，677，453，755，551，717)8的R＝1/6卷积码(NO＝7)的最差的性能→(515，677)8，C12＝68<情况3>具有发生器多项式(545，773，557，651，455，747)8的R＝1/6卷积码(NO＝8)的最差的性能→(545，773)8，c12＝38<情况4)具有发生器多项式(551，677，557，651，455，747)8的R＝1/6卷积码(NO＝11)的最差的性能→(551，677)8，c12＝38<情况5>具有发生器多项式(515，677，455，747，531，657)8的R＝1/6卷积码(NO＝29)的最差的性能→(515，677)8，c12＝38使用用于1/2分量码的其性能被验证的R＝1/6卷积码的R＝1/4分量码的最差的性能如下。
<情况1>具有发生器多项式(457，755，551，637，523，728)8的R＝1/6卷积码(NO＝1)的最差的性能→(551，637，523，727)8，c24＝5<情况2>具有发生器多项式(515，677，453，755，551，717)8的R＝1/6卷积码(NO＝7)的最差的性能→(515，677，551，717)8，c24＝2<情况3>具有发生器多项式(545，773，557，651，455，747)8的R＝1/6卷积码(NO＝8)的最差的性能→(545，773，455，747)8，c24＝2<情况4>具有发生器多项式(551，677，557，651，455，747)8的R＝1/6卷积码(NO＝11)的最差的性能→(551，677，557，651)8，c24＝4<情况5>具有发生器多项式(515，677，455，747，531，657)8的R＝1/6卷积码(NO＝29)的最差的性能→(515，677，531，657)8，c24＝6图13是表示使用具有最好性能的R＝1/6的卷积码在R＝1/2的分量码间最差性能比较的图。
下面是2个从其性能在上述示例的各种情况验证了的R＝1/6的卷积码中选出的具有良好解码性能的R＝1/6的卷积码。
1)(515，677，453，755，551，717)8c38＝6(NO＝7)2)(545，773，557，651，455，747)8c38＝6(NO＝8)此外，为了搜索用于3载波系统的码元删除模式，对一路载波受损的情况，即R＝1/6的卷积码变为R＝1/4卷积码的情况，考虑了各种码元删除矩阵。搜索码元删除矩阵模式的原因与描述R＝1/3卷积码的相同。对R＝1/6的卷积码分配码元的方法，下面的矩阵可以用作的码元删除矩阵。D1=011011101101110110]]>D2=110110101101011011]]>D3=011101110011101110]]>D4=110101011110101011]]>D5=011101101110010111101011110101111010]]>D6=111010110101101011010111101110011101]]>D7=011101110110101011]]>D8=110101011011101110]]>D9=011110101101110011011110101101110011]]>D10=110011101101011110110011101101011110]]>D11=011110101101110011110011101101011110]]>D12=110011101101011110011110101101110011]]>考虑到在3载波系统中2路载波受损的情况，下面的码元删除矩阵模式可以用于使用具有良好解码性能的R＝1/6卷积码的发生器多项式的R＝1/2码元删除的卷积码的分配码元的方法中。D2-1=100100010010001001]]>D2-2=001001010010100100]]>D2-3=100010001100010001]]>D2-4=001010100001010100]]>D2-5=100010010001101000010100001010000101]]>D2-6=000101001010010100101000010001100010]]>D2-7=100010001001010100]]>D2-8=001010100100010001]]>D2-9=100001010010001100100001010010001100]]>D2-10=001100010010100001001100010010100001]]>D2-11=100001010010001100001100010010100001]]>D2-12=001100010010100001100001010010001100]]>
参看图6，图6显示了根据本发明的实施例的卷积编码器601和码元分配器602。在示例性的实施例中，卷积编码器601具有编码速率R＝1/6，并使用发生器多项式(545，773，557，651，455，747)。R＝1/6卷积编码器601的详细的结构如图7所示。
参照图7，在收到输入数据时，延迟器711-A至711-H顺序延迟输入数据比特。在顺序延迟输入数据比特期间，异或门721-A至721-F输出编码的码元。图7中编码的码元被提供到具有如图8所示的结构的码元分配器602。
参照图8，码元分配器602由转换器811-A至811-B实现。在图8中，当时钟控制转换器811-A至811-B的码元速率超过码元分配器602的码元速率6倍时，可以对码元进行分配而无码元丢失。即，转换器811-A顺序接收输入码元g1，g2，g3，g4，g5，g6，g1，g2，g3，...，并且转换器811-B将输入码元分配到输出节点c1，c2，c3，c4，c5，c6。
图9表示使用图6的信道编码器601和码元分配器602的传输方案。第一至第四CRC生成器911-914将指定数量的CRC数据比特加到输入数据。具体地说，12比特CRC加到第一速率的172比特数据；8比特CRC加到第二速率的80比特数据；6比特CRC加到第三速率的40比特数据；以及6比特CRC加到第四速率的16比特数据。第一至第四尾比特生成器921-924将8尾比特加到加入了CRC的数据。因此，第一尾比特生成器921输出192比特；第二尾比特生成器922输出96比特；第三尾比特生成器923输出54比特；以及第四尾比特生成器924输出30比特。
第一至第四编码器931-934分别对从第一至第四尾比特生成器921-924输出的数据进行编码。这里，k＝9、R＝1/6的卷积编码器可以用于编码器931-934。在这种情况下，第一编码器931将从第一尾比特生成器921输出的192比特的数据编码为全速率的1152个码元；第二编码器9 32将从第二尾比特生成器922输出的96比特的数据编码为1/2速率的576个码元；第三编码器933将从第三尾比特生成器923输出的54比特的数据编码为1/4速率的324个码元；第四编码器934将从第四尾比特生成器924输出的30比特的数据编码为1/8速率的180个码元。
第一至第四码元分配器941-944分别对从编码器931-934输出的码元进行分配。这里，当正被发送的编码的码元在相同的频带与不同系统的码元重叠时，对于码元分配，信道控制器(未示出)生成用于分配信道编码的比特控制信号使得在对接收的受损比特进行解码期间性能的降低减至最小。码元分配器941-944接着根据控制信号将从编码器931-934输出的码元分配给相应的载波。
速率匹配器951-953包括重复器和码元删除设备。速率匹配器951-953将从相应的码元分配器942-944输出的码元与从码元分配器941输出的码元的速率匹配。第一至第四信道交织器961-964分别对从码元分配器941和速率匹配器951-953输出的码元进行交织。码元分配器941-944也可以连接到信道交织器961-964的输出。在这种情况下，码元分配器应当考虑交织模式修改不同的码元分配方法。
在多路载波系统中R＝1/6卷积码的第一条件表明卷积码应当具有与R＝1/6卷积码同样良好的解码性能。因此，表3中的第一至第六R＝1/6卷积码与现有的R＝1/6卷积码相比，具有更好的加权分配(参见关于信息理论的IEEE会刊，1997年7月出版的第43期第4篇由Irina E.Bocharova，D.Kudryashov所著的“用于软判定维特比解码的合理速率穿孔的卷积码”)。
下面的表4显示在现有的R＝1/6卷积码和新型的R＝1/6卷积码之间的加权分配的比较。
表4
下面将对根据本发明的实施例使用R＝1/6卷积码的直接序列扩频系统进行描述。
图14至14C分别表示在使用R＝1/6的卷积码的DS-CDMA通信系统中，前向公共控制信道(F-CCCH)、前向专用控制信道(F-DCCH)和前向专用业务信道(F-DTCH)的传输方案。
参照图14A，前向公共控制信道的信道编码器1011和交织器1013对使用K＝9、R＝1/6的卷积码的前向公共控制信道消息进行编码，接着对编码的码元进行交织。此时，长码生成器1017生成与输入的用于前向公共控制信道的长码掩码对应的长码，并且抽选器1019提取从长码生成器1017输出的长码中的每一第64比特。异或门1015加扰从交织器输出的交织的码元和抽取的长码。信号变换器1021通过将数据的“0”变为“1”以及数据的“1”变为“-1”对加扰的信号进行变换。变换的信号被多路分解器1023分为I分量和Q分量。
参照图14B，将对前向专用控制信道进行描述。在收到前向专用控制信道消息时，CRC比特插入器1031根据前向专用控制信道消息生成CRC比特，并将生成的CRC比特加入前向专用控制信道消息后面。K＝9、R＝1/6的卷积编码器1033对从CRC比特插入器1031输出的比特进行编码，并且交织器1035对从K＝9、R＝1/6的卷积编码器1033输出的编码码元进行交织。
参照图14C，将对前向专用业务信道进行描述。在收到前向专用业务信道消息时，CRC比特插入器1041根据前向专用业务信道消息生成CRC比特，并将生成的CRC比特加入前向专用业务信道消息后面。K＝9、R＝1/6的卷积编码器1043对从CRC比特插入器1041输出的比特进行编码，并且码元重复器1045根据输入帧的数据速率重复编码的码元以将数据速率与参考速率(即，57.6Kbps)匹配，使得在编码的码元输入到交织器1049前与码元数匹配。当重复的码元数量超过预定值时，码元删除设备1047根据速率设定删除码元。接着交织器1049对速率匹配的码元进行交织。
在图14A至14C中，在表3中第1至第6或第8的卷积码可以用作K＝9、R＝1/6的卷积码。图15至图20显示表3中用于第1至第6卷积码的信道编码器。
参照图15，延迟器1111-A至1111-H初始设置为“0”。当输入数据比特施加到延迟器1111-A时，延迟器1111-H提供其输出比特到加法器(或异或门)1121-A至1121-F；延迟器1111-G将其输出比特存储在延迟器1111-H中，并提供该输出比特到加法器1121-A、1121-D、1121-E和1121-F；延迟器1111-F将其输出比特存储在延迟器1111-G中，并提供该输出比特到加法器1121-A、1121-B、1121-D和1121-F；延迟器1111-E将其输出比特存储在延迟器1111-F中，并提供该输出比特到加法器1121-A、1121-B、1121-C和1121-D；延迟器1111-D将其输出比特存储在延迟器1111-E中，并提供该输出比特到加法器1121-D、1121-E和1121-F；延迟器1111-C将其输出比特存储在延迟器1111-D中，并提供该输出比特到加法器1121-A、1121-B、和1211-C；延迟器1111-B将其输出比特存储在延迟器1111-C中，并提供该输出比特到加法器1121-B、1121-C、1121-E和1121-F；延迟器1111-A将其输出比特存储在延迟器1111-B中，并提供该输出比特到加法器1121-B、1121-D和1121-F；并且输入数据比特存储在延迟器1111-A中，并提供到加法器1121-A至1121-F。加法器1121-A至1121-F异或其输入信号并输出6个异或的值(即，编码的码元)。在上述过程中，当接收到一个输入数据比特时，所有的部件同时工作以输出6个编码的码元。上述过程重复执行直至接收了所有的输入数据比特。
除了根据本发明的发生器多项式，延迟器和加法器的连接不同外，图16至20所示的卷积编码器具有类似的操作。图15至20显示了根据本发明的发生器多项式使用硬件设备实现的R＝1/6卷积编码器，本领域的技术人员应当理解也可以根据本发明的发生器多项式使用软件算法实现R＝1/6卷积编码器。
图21A至21C分别显示了在使用了R＝1/6卷积码的DS-CDMA系统中用于前向公共控制信道、前向专用控制信道和前向专用业务信道的移动台接收器。这种接收器也可以接收来自具有多路载波发送器的基站的信号。但是，在图21B至21C中，省去了用于多路复用输入多路载波信号的多路复用部分。
参照图21A，多路复用器对输入I和Q分量信号进行多路复用。此时，长码生成器生成与输入长码掩码对应的用于前向公共控制信道的长码，并且抽选器从长码生成器输出的长码中提取每一第64比特。异或门对从多路复用器输出的多路复用的码元进行解扰，接着去交织器去交织解扰的信号。此后，用作K＝9、R＝1/6卷积解码器的维特比解码器将去交织的信号解码为解码的比特。
参照图21B，去交织器去交织接收的信号，用作K＝9、R＝1/6卷积解码器的维特比解码器将去交织的信号解码为解码的比特。CRC比特校验设备根据解码的比特的消息部分生成CRC比特，并将生成的CRC比特与解码的CRC比特进行比较。如果CRC比特相同，则解码的比特的消息部分原样输出，如果CRC比特不同，则输出CRC错误消息。
参照图21C，将对用于接收前向专用业务信道的接收器进行描述。去交织器去交织接收的信号，并且码元重复器考虑到码元删除和码元重复输出码元值。即，在收到在发送器中重复了4次没有码元删除的码元时，接收器的码元去重复器将4个被重复的码元相加。而且，在收到在发送器中重复了4次并且删除了其中一个的码元时，接收器的码元去重复器将3个被重复的码元相加。用作R＝1/6卷积编码器的维特比解码器将从码元去重复器输出的去重复的码元解码为解码的比特。CRC比特校验设备根据解码的比特的消息部分生成CRC比特，并将生成的CRC比特与解码的CRC比特进行比较。如果CRC比特相同，则解码的比特的消息部分原样输出，如果CRC比特不同，则输出CRC错误消息。
图22显示对应于图15的K＝9、R＝1/6的卷积编码器的R＝1/6的卷积解码器。这里使用的术语“状态”是指当从R＝1/6的卷积编码器接收到1比特时存储在8个延迟器中的值。如果二进制值‘00100011’存储在8个延迟器中，则状态为十进制的35。
参照图22，分支度量计算器2210按6个码元接收输入信号。对状态0至255，分支度量计算器2210从分支存储器2215中读取分支值，该分支值为0和1的输入信号的输出值。
当假设对通过将从图15的卷积编码器输出的用于状态‘0’和输入信号‘0’的6个码元与接收的6个码元相乘并接着将相乘的值相加确定的值，状态为‘0’且输入信号为‘0’时，分支度量计算器2210计算分支度量值。
当假设对通过将从图15的卷积编码器输出的用于状态‘0’和输入信号‘1’的6个码元与接收的6个码元相乘并接着将相乘的值相加确定的值，状态为‘0’且输入信号为‘1’时，分支度量计算器2210计算分支度量值。
分支度量计算器2210以相同的方式计算每一状态和输入信号的分支度量值。这里，对状态‘0’和输入信号‘0’计算的分支度量值是指状态‘0’和输入信号‘0’的接收信号与上述的接收信号相同的概率值。对状态13＝‘00001101’和输入信号‘1’以及状态12＝‘00001100’和输入信号‘1’，下一状态相同。在收到由分支度量计算器2210计算的分支度量值时，分支度量相加、比较和选择设备(ACS)2220从状态度量存储器22 30中读取状态度量值，这些值为根据先前存储的状态的路径总的分支度量值，并将读取的度量值加到相应的状态分支。分支度量ACS 2220从具有相同下一状态的2个路径中选择具有较高分支值的路径，并将那时的状态的状态度量值存储在状态度量存储器2230中。而且，分支度量ACS 2220将所选择的每一状态的路径存储在路径存储器2240中。重复该过程直至对每一输入信号输入一组6个码元，并且在此过程完成后，存储每一状态的路径的路径存储器2240输出状态为‘0’的路径结束。
存储在解码器的分支存储器2215中的值根据发生器多项式而不同，表5显示了存储在对应于图15的R＝1/6卷积编码器的解码器的分支存储器2215中的值。即，虽然给出表5用于图15的卷积编码器，但根据本发明提出的不同的发生器多项式存储在分支存储器中的值指示根据每一状态的一个输入值来自编码器的6个输出的码元。例如，当存储在图1 5的寄存器中的状态值为27、输入信号为‘0’时，编码器输出的值为‘-1，1，1，1，-1，-1’表5状态输入信号＝‘0’ 输入信号＝‘1’0 111111 -1 -1 -1 -1 -1 -11 -1 -1 -1 -1 -1 -11111112 -111 -1 -1 -11 -1 -11113 1 -1 -1111 -111 -1 -1 -14 -1 -11 -11 -111 -11 -115 11 -11 -11 -1 -11 -11 -16 1 -111 -11 -11 -1 -11 -17 -11 -1 -11 -11 -111 -118 -1 -1 -1 -1111111 -1 -19 1111 -1 -1 -1 -1 -1 -11110 1 -1 -11 -1 -1 -111 -11111-111 -1111 -1 -11 -1 -112 11 -111 -1 -1 -11 -1 -1113-1 -11 -1 -1111 -111 -114-11 -1 -1 -111 -1111 -115 1 -1111 -1 -11 -1 -1 -1116 111 -1 -1 -1 -1 -1 -111117-1 -1 -1111111 -1 -1 -118-1111111 -1 -1 -1 -1 -119 1 -1 -1 -1 -1 -1 -11111120-1 -111 -1111 -1 -11 -121 11 -1 -11 -1 -1 -111 -1122 1 -11 -11 -1 -11 -11 -1123-11 -11 -111 -11 -11 -124-1 -1 -11 -1 -1111 -11125 111 -111 -1 -1 -11 -1 -126 1-1-1-1 1 1-1 1 1 1-1-127-1 1 1 1-1-1 1-1-1-1 1 128 1 1-1-1-1 1-1-1 1 1 1-129-1-1 1 1 1-1 1 1-1-1-1 130-1 1-1 1 1-1 1-1 1-1-1 131 1-1 1-1-1 1-1 1-1 1 1-132-1-1-1 1 1 1 1 1 1-1-1-133 1 1 1-1-1-1-1-1-1 1 1 134 1-1-1-1-1-1-1 1 1 1 1 135-1 1 1 1 1 1 1-1-1-1-1-136 1 1-1-1 1-1-1-1 1 1-1 137-1-1 1 1-1 1 1 1-1-1 1-138-1 1-1 1-1 1 1-1 1-1 1-139 1-1 1-1 1-1-1 1-1 1-1 140 1 1 1-1 1 1-1-1-1 1-1-141-1-1-1 1-1-1 1 1 1-1 1 142-1 1 1 1-1-1 1-1-1-1 1 143 1-1-1-1 1 1-1 1 1 1-1-144-1-1 1 1 1-1 1 1-1-1-1 145 1 1-1-1-1 1-1-1 1 1 1-146 1-1 1-1-1 1-1 1-1 1 1-147-1 1-1 1 1-1 1-1 1-1-1 148-1-1-1-1-1-1 1 1 1 1 1 149 1 1 1 1 1 1-1-1-1-1-1-150 1-1-1 1 1 1-1 1 1-1-1-151-1 1 1-1-1-1 1-1-1 1 1 152 1 1-1 1-1 1-1-1 1-1 1-153-1-1 1-1 1-1 1 1-1 1-1 154-1 1-1-1 1-1 1-1 1 1-1 155 1-1 1 1-1 1-1 1-1-1 1-156 1 1 1 1-1-1-1-1-1-1 1 157-1-1-1-1 1 1 1 1 1 1-1-158-1 1 1-1 1 1 1-1-1 1-1-159 1-1-1 1-1-1-1 1 1-1 1 160-1-1 1-1-1 1 1 1-1 1 1-161 1 1-1 1 1-1-1-1 1-1-1 162 1-1 1 1 1-1-1 1-1-1-1 163-1 1-1-1-1 1 1-1 1 1 1-164 1-1-1 1-1-1-1 1 1-1 1 165-1 1 1-1 1 1 1-1-1 1-1-166-1-1-1-1 1 1 1 1 1 1-1-167 1 1 1 1-1-1-1-1-1-1 1 168-1 1-1-1-1 1 1-1 1 1 1-169 1-1 1 1 1-1-1 1-1-1-1 170 1 1-1 1 1-1-1-1 1-1-1 171-1-1 1-1-1 1 1 1-1 1 1-172-1 1 1-1-1-1 1-1-1 1 1 173 1-1-1 1 1 1-1 1 1-1-1-174 1 1 1 1 1 1-1-1-1-1-1-175-1-1-1-1-1-1 1 1 1 1 1 176 1-1 1 1-1 1-1 1-1-1 1-177-1 1-1-1 1-1 1-1 1 1-1 178-1-1 1-1 1-1 1 1-1 1-1 179 1 1-1 1-1 1-1-1 1-1 1-180 1-1-1-1 1 1-1 1 1 1-1-181 -1 1 1 1-1-1 1-1-1-1 1 182 -1-1-1 1-1-1 1 1 1-1 1 183 1 1 1-1 1 1-1-1-1 1-1-184 -1 1-1 1 1-1 1-1 1-1-1 185 1-1 1-1-1 1-1 1-1 1 1-186 1 1-1-1-1 1-1-1 1 1 1-187 -1-1 1 1 1-1 1 1-1-1-1 188 -1 1 1 1 1 1 1-1-1-1-1-189 1-1-1-1-1-1-1 1 1 1 1 190 1 1 1-1-1-1-1-1-1 1 1 191 -1-1-1 1 1 1 1 1 1-1-1-192 1-1 1-1 1-1-1 1-1 1-1 193 -1 1-1 1-1 1 1-1 1-1 1-194 -1-1 1 1-1 1 1 1-1-1 1-195 1 1-1-1 1-1-1-1 1 1-1 196 -1 1 1 1-1-1 1-1-1-1 1 197 1-1-1-1 1 1-1 1 1 1-1-198 1 1 1-1 1 1-1-1-1 1-1-199 -1-1-1 1-1-1 1 1 1-1 1 1100 1-1 1-1-1 1-1 1-1 1 1-1101-1 1-1 1 1-1 1-1 1-1-1 1102-1-1 1 1 1-1 1 1-1-1-1 1103 1 1-1-1-1 1-1-1 1 1 1-1104 1-1-1-1-1-1-1 1 1 1 1 1105-1 1 1 1 1 1 1-1-1-1-1-1106-1-1-1 1 1 1 1 1 1-1-1-1107 1 1 1-1-1-1-1-1-1 1 1 1108-1 1-1 1-1 1 1-1 1-1 1-1109 1-1 1-1 1-1-1 1-1 1-1 1110 1 1-1-1 1-1-1-1 1 1-1 1111-1-1 1 1-1 1 1 1-1-1 1-1112-1 1 1-1 1 1 1-1-1 1-1-1113 1-1-1 1-1-1-1 1 1-1 1 1114 1 1 1 1-1-1-1-1-1-1 1 1115-1-1-1-1 1 1 1 1 1 1-1-1116 1-1 1 1 1-1-1 1-1-1-1 1117-1 1-1-1-1 1 1-1 1 1 1-1118-1-1 1-1-1 1 1 1-1 1 1-1119 1 1-1 1 1-1-1-1 1-1-1 1120 1-1-1 1 1 1-1 1 1-1-1-1121-1 1 1-1-1-1 1-1-1 1 1 1122-1-1-1-1-1-1 1 1 1 1 1 1123 1 1 1 1 1 1-1-1-1-1-1-1124-1 1-1-1 1-1 1-1 1 1-1 1125 1-1 1 1-1 1-1 1-1-1 1-1126 1 1-1 1-1 1-1-1 1-1 1-1127-1-1 1-1 1-1 1 1-1 1-1 1128 1-1 1-1 1-1-1 1-1 1-1 1129-1 1-1 1-1 1 1-1 1-1 1-1130-1-1 1 1-1 1 1 1-1-1 1-1131 1 1-1-1 1-1-1-1 1 1-1 1132-1 1 1 1 1 1 1-1-1-1-1-1133 1-1-1-1-1-1-1 1 1 1 1 1134 1 1 1-1-1-1-1-1-1 1 1 1135-1-1-1 1 1 1 1 1 1-1-1-1136-1 1-1 1 1-1 1-1 1-1-1 1137 1-1 1-1-1 1-1 1-1 1 1-1138 1 1-1-1-1 1-1-1 1 1 1-1139-1-1 1 1 1-1 1 1-1-1-1 1140 1-1-1-1 1 1-1 1 1 1-1-1141-1 1 1 1-1-1 1-1-1-1 1 1142-1-1-1 1-1-1 1 1 1-1 1 1143 1 1 1-1 1 1-1-1-1 1-1-1144 1-1 1 1-1 1-1 1-1-1 1-1145-1 1-1-1 1-1 1-1 1 1-1 1146-1-1 1-1 1-1 1 1-1 1-1 1147 1 1-1 1-1 1-1-1 1-1 1-1148-1 1 1-1-1-1 1-1-1 1 1 1149 1-1-1 1 1 1-1 1 1-1-1-1150 1 1 1 1 1 1-1-1-1-1-1-1151-1-1-1-1-1-1 1 1 1 1 1 1152-1 1-1-1-1 1 1-1 1 1 1-1153 1-1 1 1 1-1-1 1-1-1-1 1154 1 1-1 1 1-1-1-1 1-1-1 1155-1-1 1-1-1 1 1 1-1 1 1-1156 1-1-1 1-1-1-1 1 1-1 1 1157-1 1 1-1 1 1 1-1-1 1-1-1158-1-1-1-1 1 1 1 1 1 1-1-1159 1 1 1 1-1-1-1-1-1-1 1 1160-1 1-1-1 1-1 1-1 1 1-1 1161 1-1 1 1-1 1-1 1-1-1 1-1162 1 1-1 1-1 1-1-1 1-1 1-1163-1-1 1-1 1-1 1 1-1 1-1 1164 1-1-1 1 1 1-1 1 1-1-1-1165-1 1 1-1-1-1 1-1-1 1 1 1166-1-1-1-1-1-1 1 1 1 1 1 1167 1 1 1 1 1 1-1-1-1-1-1-1168 1-1 1 1 1-1-1 1-1-1-1 1169-1 1-1-1-1 1 1-1 1 1 1-1170-1-1 1-1-1 1 1 1-1 1 1-1171 1 1-1 1 1-1-1-1 1-1-1 1172-1 1 1-1 1 1 1-1-1 1-1-1173 1-1-1 1-1-1-1 1 1-1 1 1174 1 1 1 1-1-1-1-1-1-1 1 1175-1-1-1-1 1 1 1 1 1 1-1-1176-1 1-1 1-1 1 1-1 1-1 1-1177 1-1 1-1 1-1-1 1-1 1-1 1178 1 1-1-1 1-1-1-1 1 1-1 1179-1-1 1 1-1 1 1 1-1-1 1-1180 1-1-1-1-1-1-1 1 1 1 1 1181-1 1 1 1 1 1 1-1-1-1-1-1182-1-1-1 1 1 1 1 1 1-1-1-1183 1 1 1-1-1-1-1-1-1 1 1 1184 1-1 1-1-1 1-1 1-1 1 1-1185-1 1-1 1 1-1 1-1 1-1-1 1186-1-1 1 1 1-1 1 1-1-1-1 1187 1 1-1-1-1 1-1-1 1 1 1-1188-1 1 1 1-1-1 1-1-1-1 1 1189 1-1-1-1 1 1-1 1 1 1-1-1190 1 1 1-1 1 1-1-1-1 1-1-1191-1-1-1 1-1-1 1 1 1-1 1 1192 1 1-1-1-1 1-1-1 1 1 1-1193-1-1 1 1 1-1 1 1-1-1-1 1194-1 1-1 1 1-1 1-1 1-1-1 1195 1-1 1-1-1 1-1 1-1 1 1-1196-1-1-1 1-1-1 1 1 1-1 1 1197 1 1 1-1 1 1-1-1-1 1-1-1198 1-1-1-1 1 1-1 1 1 1-1-1199-1 1 1 1-1-1 1-1-1-1 1 1200-1-1 1 1-1 1 1 1-1-1 1-1201 1 1-1-1 1-1-1-1 1 1-1 1202 1-1 1-1 1-1-1 1-1 1-1 1203-1 1-1 1-1 1 1-1 1-1 1-1204 1 1 1-1-1-1-1-1-1 1 1 1205-1-1-1 1 1 1 1 1 1-1-1-1206-1 1 1 1 1 1 1-1-1-1-1-1207 1-1-1-1-1-1-1 1 1 1 1 1208 1 1-1 1 1-1-1-1 1-1-1 1209-1-1 1-1-1 1 1 1-1 1 1-1210-1 1-1-1-1 1 1-1 1 1 1-1211 1-1 1 1 1-1-1 1-1-1-1 1212-1-1-1-1 1 1 1 1 1 1-1-1213 1 1 1 1-1-1-1-1-1-1 1 1214 1-1-1 1-1-1-1 1 1-1 1 1215-1 1 1-1 1 1 1-1-1 1-1-1216-1-1 1-1 1-1 1 1-1 1-1 1217 1 1-1 1-1 1-1-1 1-1 1-1218 1-1 1 1-1 1-1 1-1-1 1-1219-1 1-1-1 1-1 1-1 1 1-1 1220 1 1 1 1 1 1-1-1-1-1-1-1221-1-1-1-1-1-1 1 1 1 1 1 1222-1 1 1-1-1-1 1-1-1 1 1 1223 1-1-1 1 1 1-1 1 1-1-1-1224-1-1 1-1-1 1 1 1-1 1 1-1225 1 1-1 1 1-1-1-1 1-1-1 1226 1-1 1 1 1-1-1 1-1-1-1 1227-1 1-1-1-1 1 1-1 1 1 1-1228 1 1 1 1-1-1-1-1-1-1 1 1229-1-1-1-1 1 1 1 1 1 1-1-1230-1 1 1-1 1 1 1-1-1 1-1-1231 1-1-1 1-1-1-1 1 1-1 1 1232 1 1-1 1-1 1-1-1 1-1 1-1233-1-1 1-1 1-1 1 1-1 1-1 1234-1 1-1-1 1-1 1-1 1 1-1 1235 1-1 1 1-1 1-1 1-1-1 1-1236-1-1-1-1-1-1 1 1 1 1 1 1237 1 1 1 1 1 1-1-1-1-1-1-1238 1-1-1 1 1 1-1 1 1-1-1-1239-1 1 1-1-1-1 1-1-1 1 1 1240-1-1 1 1 1-1 1 1-1-1-1 1241 1 1-1-1-1 1-1-1 1 1 1-1242 1-1 1-1-1 1-1 1-1 1 1-1243-1 1-1 1 1-1 1-1 1-1-1 1244 1 1 1-1 1 1-1-1-1 1-1-1245-1-1-1 1-1-1 1 1 1-1 1 1246-1 1 1 1-1-1 1-1-1-1 1 1247 1-1-1-1 1 1-1 1 1 1-1-1248 1 1-1-1 1-1-1-1 1 1-1 1249-1-1 1 1-1 1 1 1-1-1 1-1250-1 1-1 1-1 1 1-1 1-1 1-1251 1-1 1-1 1-1-1 1-1 1-1 1252-1-1-1 1 1 1 1 1 1-1-1-1253 1 1 1-1-1-1-1-1-1 1 1 1254 1-1-1-1-1-1-1 1 1 1 1 1255-1 1 1 1 1 1 1-1-1-1-1-1如上所述，在使用频率重叠方法的多路载波系统中，按照IS-95系统的频带上的负荷，各个载波具有有限的传输功率，这导致在一个或多个载波频带上接收的数据的丢失。为了解决这一问题，通过使用用于信道编码器的某一选定的发生器多项式和码元分配方法，可以提供高编码增益防止因载波丢失造成的数据丢失，由此防止BER的降低。此外，在使用R＝1/6卷积编码器的DS-CDMA系统中，加权分配优于具有常规发生器多项式的R＝1/6卷积编码器的分配。
虽然参照特定的优选实施例对本发明进行了描述，但本领域的技术人员应当理解，在不脱离由后附的权利要求书限定的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。
权利要求
1.一种用于直接序列码分多址(DS-CDMA)通信系统的通信设备，该通信设备，包括CRC(循环冗余码)生成器，用于根据输入数据比特生成CRC比特并将生成的CRC比特加到输入数据比特；信道编码器，用于使用发生器多项式(457、755、551、637、625、727)的编码速率R＝1/6的卷积码对加入的CRC数据比特进行编码；和交织器，用于交织编码的数据比特。
2.如权利要求1所述的通信设备，其中信道编码器包括多个延迟器，用于延迟输入数据比特以输出第1至第8延迟数据比特；第一运算器，用于异或输入数据比特和第3、第5、第6、第7和第8延迟数据比特以生成第一码元；第二运算器，用于异或输入数据比特和第1、第2、第3、第5、第6和第8延迟数据比特以生成第二码元；第三运算器，用于异或输入数据比特和第2、第3、第5和第8延迟数据比特以生成第三码元；第四运算器，用于异或输入数据比特和第1、第4、第5、第6、第7和第8延迟数据比特以生成第四码元；第五运算器，用于异或输入数据比特和第1、第4、第6和第8延迟数据比特以生成第五码元；和第六运算器，用于异或输入数据比特和第1、第2、第4、第6、第7和第8延迟数据比特以生成第六码元。
3.一种用于直接序列码分多址(DS-CDMA)通信系统的通信方法，包括以下步骤根据输入数据比特生成CRC比特并将生成的CRC比特加到输入数据比特；使用发生器多项式(457、755、551、637、625、727)的编码速率R＝1/6的卷积码对加入的CRC数据比特进行编码；和交织编码的数据比特。
全文摘要
公开了一种用于直接序列码分多址(DS－CDMA)通信系统的通信设备。该通信设备包括:CRC(循环冗余码)生成器,用于根据输入数据比特生成CRC比特并将生成的CRC比特加到输入数据比特;信道编码器,用于使用发生器多项式(457、755、551、637、625、727)的编码速率R=1/6的卷积码对加入的CRC数据比特进行编码;以及交织器,用于交织编码的数据比特。
文档编号H04L1/00GK1354914SQ00802912
公开日2002年6月19日 申请日期2000年1月21日 优先权日1999年1月21日
发明者朴昌洙, 孔骏镇, 姜熙原, 金宰烈, 卢宗善, 梁景喆 申请人:三星电子株式会社