专利名称：Sdh指针处理方法及电路的制作方法
技术领域：
本发明涉及SDH(同步数字系列)产品中的传输集成电路芯片技术，具体是一种减少芯片资源的SDH指针处理电路及其处理方法。
指针的作用就是定位，通过定位使收端能正确地从STM-N中拆离出相应的VC(虚容器Virtual Container)，进而通过拆VC，也就是说实现从STM-N信号中直接下低速支路信号的功能。
指针为VC在帧内的定位提供了一种灵活、动态的方法。因为指针不仅能够容纳VC和SDH在相位上的差别，而且能够容纳帧速率上的差别。而指针处理就是在发生相对帧相位偏差使VC帧起点“浮动”时，指针值亦随之调整，从而始终保证指针值准确指示VC帧起点位置的过程。
目前在传输产品SDH的传输开销处理芯片中，指针处理部分主要是基于STM-1(Synchrous Transfer Mode-1同步转移模式1)的码流结构来进行指针处理，针对于一路STM-1码流进行包括指针解释、FIFO(First in First out先进先出)重定时和指针再生的操作。
指针解释主要包括两个状态机，FIFO重定时和指针再生主要包括Ram和其它控制部分。当处理STM-N码流时，相应的就需要N套上述的电路结构来实现。
以STM-64帧的码流形式为例，其指针处理模块的结构框架如图1所示。它是针对于STM-1码流处理，共有64路处理单元。图1可以看到数据为STM-4的码流形式输入，对于每一路STM-1码流的处理实际上只占1/4的时间，采用64路指针处理单元实际上每4路分时工作，这样电路即没有满负荷工作。
STM-4的码流经过时分转换电路变成4路STM-1码流，每路STM-1码流进入指针解释单元进行相应的指针处理，然后每个STM-1码流进入FIFO重定时和指针再生单元，进行码流再生和新指针再生处理。
在集成电路芯片(ASIC)设计中，寄存器(register)的个数直接影响到芯片的门数，上述实现方法在寄存器的个数上相当于每路STM-1处理模块的64倍，这样将会大大增加芯片的面积。
根据以上分析，图1所示结构框架的指针处理具有以下缺陷a、电路工作效率不易提升。当芯片工作时钟频率较高时(如77MHz)，因为STM-N帧的码流结构限制，每路STM-1的指针处理结构就只能工作在其四分频(19MHz)工作时钟上，从而使电路不能满负荷运转。
b、芯片资源占用较大。因为上述电路结构是针对于一路STM-1码流处理的，所以当处理STM-64(10G模式)时，就需要64套上述的指针处理电路结构，这样对芯片资源的占用、增加很大。芯片的面积增加到一定级别，对ASIC后端流程的顺利进行影响很大。
本发明的目的在于克服现有技术的上述不足，提供一种减少芯片资源的SDH指针处理电路及其指针处理方法，以减少芯片的资源，提高对STM-N(N＞4)码流的指针处理效率。
本发明提出的SDH指针处理方法，采取如下步骤a、将每一组STM-N码流输入相应的指针处理通道的时分转换电路，切换成N路STM-1码流；b、将所述同一组的N路STM-1码流分时送入一个指针解释单元，提取h1h2指针值，然后再根据h1h2指针值控制指针解释状态机，将解释出的指针值累加处理分时送入相应FIFO重定时和指针再生单元，由FIFO重定时和指针再生单元对每路STM-1码流进行再生和新指针再生处理。
本发明的SDH指针处理电路，包括处理STM-N码流的若干指针处理通道，每一个指针处理通道含一个时分转换电路(TD-sw)，用于将一组STM-N码流切换成N路STM-1码流；其特征在于每一个指针处理通道含有一个指针解释单元(prt-interpreter)，它对输入的所述N路STM-1码流分时进行相应的指针处理；
以及至少一个FIFO重定时和指针再生单元(FIFO & ptr-generation)，用于对所述每路STM-1码流分时进行再生和新指针再生处理。
与现有技术相比，本发明的优点在于能够充分提升电路的工作效率，大幅度节省芯片面积。
本发明技术构思新颖，根据码流的特点，实现了指针解释单元和FIFO重定时和指针再生单元的复用，使电路大大简化，大幅度节省芯片面积，提高对STM—…码流的指针处理效率。
本发明已在传输产品(SDH)的开销处理芯片中得到应用，理想地实现了对STM-64等码流指针处理之目的。
本发明的
如下图1为传统的STM-64指针处理模块结构图；图2为本发明STM-64指针复用的指针处理电路结构图；图3为STM-64码流切换成4个STM-1码流的时分时序图；图4为其STM-1指针解释单元内部结构图；图5为其STM-64指针解释和FIFO复用的指针处理电路结构图；本发明主要采用了时分复用的设计思路，本着以减少芯片面积，提高电路工作效率为目的的原则。下面以STM-64码流，77MHz时钟为例，结合本发明实施例作详细描述。
如STM-64码流切换成4个STM-1码流的时分时序图3所示。在77MHz工作时钟下，STM-4码流中的四个STM-1～STM-4在时间上是错开的，而且指针解释电路单元对于4路STM的处理完全一致和相互独立的，所以，指针解释单元可进行复用。这样就节省了状态机的个数，由4个减少到1个数，大大减少了组合逻辑的资源耗费。
其指针解释的复用结构如图2。图示SDH指针处理电路包括处理STM-4码流的16个指针处理通道。每一个指针处理通道包含一个时分转换电路(TD-sw)，用于将一个STM-4码流切换成4路STM-1码流；一个指针解释单元(prt-interpreter)，它对输入的4路STM-1码流分时进行相应的指针处理；以及4个FIFO重定时和指针再生单元(FIFO & ptr-generation)，它们用于对所述每路STM-1码流分时进行再生和新指针再生处理。
采用图2电路结构，对于STM-64码流来讲，指针解释单元从原来的4×16路减少到16路。上述16个指针处理通道电路结构是一样的。STM-4的码流经过时分转换电路变成4路STM-1码流，每路STM-1码流分时进入指针解释单元进行相应的指针处理，然后每个STM-1码流进入相应的FIFO重定时和指针再生单元，进行码流再生和新指针再生处理。
指针解释单元的内部结构图4所示。包括h1h2指针提取电路、指针解释状态机电路和指针解释结果上告机制三部分。在指针提取电路先提取h1h2指针值，然后再根据h1h2的值控制指针解释状态机，最后将解释出的指针值经过累加处理上告。
在FIFO重定时单元部分，每四个STM-1码流需要4个FIFO单元，也同样可以根据码流时分的关系，可以将4个FIFO单元合并为一个FIFO单元。其典型实施例如图5所示。图示SDH指针处理电路包括处理STM-4码流的16个指针处理通道，每一个指针处理通道包含一个时分转换电路，用于将一个STM-4码流切换成4路STM-1码流；一个指针解释单元，它对输入的4路STM-1码流分时进行相应的指针处理；以及1个FIFO重定时和指针再生单元，它们用于对所述每路STM-1码流分时进行再生和新指针再生处理。
将上述情况推广，当时钟频率为155MHz时，上述处理电路可以完成STM-8形式码流的相应处理。其指针解释单元可以分时处理8路STM-1信号，FIFO重定时可以将8个STM-1码流FIFO单元合并为1个FIFO单元。
综上所述，根据不同形式的码流信号处理的需要，本发明SDH指针处理电路可以设置一个、或4个、或8个FIFO重定时和指针再生单元。
传统的STM-1的FIFO重定时和指针再生单元针对于一路STM-1码流来处理的，所以FIFO的深度为48。利用时分的思想来看，因为STM-4中的4路STM-1码流在时间上是错开的，所以对4路STM-1的FIFO的读写操作也是分开的，所以这4个FIFO可以合并为一个。
本发明已在传输产品SDH的开销处理芯片中得到应用，理想地实现了对STM-64等码流指针处理之目的。
权利要求
1.一种SDH指针处理方法，其采取如下步骤a、将每一组STM-N码流输入相应的指针处理通道的时分转换电路，切换成N路STM-1码流；b、将所述的N路STM-1码流分时送入一个指针解释单元，提取h1h2指针值，然后再根据h1h2指针值控制指针解释状态机，将解释出的指针值累加处理分时送入相应FIFO重定时和指针再生单元，由FIFO重定时和指针再生单元对每个STM-1码流进行再生和新指针再生处理。
2.根据权利要求1所述的SDH指针处理方法，其特征在于所述的STM-N码流是STM-4码流或STM-8码流。
3.一种SDH指针处理电路，包括处理STM-N码流的若干指针处理通道，每一个指针处理通道含一个时分转换电路(TD-sw)，用于将一个STM-N码流切换成N路STM-1码流；其特征在于每一个指针处理通道含有一个指针解释单元(prt-interpreter)，它对输入的所述N路STM-1码流分时进行相应的指针处理；以及至少一个FIFO重定时和指针再生单元(FIFO & ptr-generation)，用于对所述每路STM-1码流分时进行再生和新指针再生处理。
4.根据权利要求3所述SDH指针处理电路，其特征在于所述的指针解释单元包括h1h2指针提取电路，指针累加处理电路，以及连接于所述两者之间的指针解释状态机。
5.根据权利要求3所述SDH指针处理电路，其特征在于每一个指针处理通道含有1个、或4个、或8个FIFO重定时和指针再生单元。
全文摘要
本发明涉及SDH指针处理电路及方法,包括处理STM－64码流的若干指针处理通道,每一个通道含:一个时分转换电路,一个指针解释单元,及至少一个FIFO重定时和指针再生单元,将每一组STM－4码流输入相应通道的时分转换电路,切换成4路STM－1码流;将所述4路STM－1码流分时送入指针解释单元,提取h
文档编号H04J3/06GK1385360SQ01119130
公开日2002年12月18日 申请日期2001年5月15日 优先权日2001年5月15日
发明者缑刚, 方伟 申请人:华为技术有限公司