专利名称：用来实现wcdma下行链路中多径搜索的方法和装置的制作方法
技术领域：
本发明属于移动通讯领域，尤其涉及数字通信系统中的多径搜索技术。
背景技术：
宽带码分多址(WCDMA)系统是一种扩频通信系统，接收端通过解扩恢复出发送数据。基于这种系统的通信要求接收端和发送端建立精确的同步。这种同步不仅包括接收端和发送端的定时同步，也包括发送信号经过信道传输产生的路径延时的检测。由于无线通信信道是一种多径衰落信道，经过这种信道传播的信号会产生多径延时，每一径具有不同的传输延时和衰落。由于每个多径信号到达接收机时的相位是随机的，相加后的信号要么叠加增强，要么抵消减弱。从而导致了到达接收机的信号功率在时间轴上出现衰落谷点。在这些时间点上信噪比极低，不利于接收。CDMA系统中对抗多径衰落的一个有效方法是采用瑞克接收，即对多径进行检测及参数的测量，然后对可分辨的多径信号进行分别解调，并将解调后的各径信号按一定的合并准则(如最大比合并)进行相干合并。由于RAKE合并的各径信号是经过对齐的，它们具有相同的相位，因而合并后的信号将得到显著加强。在WCDMA系统中，对多径参数的检测与测量是由“码同步”模块完成的。由于移动台的移动和信道的非时不变性，导致多径时延和衰落因子也在不断变化，而相干解调(解扩)要求在整个解调(解扩)过程中，要求本地产生的编码序列与接收到的数据严格同步。因此码同步模块应该不仅能够建立接收端和发送端的同步，还必须能够实时的保持这一同步状态，即跟踪多径参数的变化。因此，多径检测一般可以分为两个步骤，第一步是多径搜索，第二步是多径跟踪。多径搜索负责一个多径的建立和删除以及在较宽的范围内实现多径的粗定位，多径跟踪在多径搜索的基础上，对搜索到的多径进行定时跟踪和精确定位。搜索模块和跟踪模块共同完成接收端的码同步任务。本发明装置主要涉及码同步中的搜索技术。
WCDMA系统中一般有专门用于同步的物理信道，如上行链路的专用物理控制信道(DPCCH)和下行链路的同步信道(SCH)。这些信道通过连续的发送一组对接收端来说是可预知的比特(例如下行主同步信道连续发送全零码)，供接收端进行搜索同步。这样，接收端的多径搜索任务就可以转化为对一个扰码序列的相位捕获问题。我们知道，WCDMA中用于加扰的扰码序列是一个伪噪声(PN)序列，它是由两个M序列生成的。这样的伪噪声序列具有良好的自相关特性，即PN序列的自相关函数只有在无偏移的时候有值，而在其他偏移时的相关值近似为零。这种特性使我们可以用相关法实现PN序列的相位检测。具体做法是用一个特定偏移的PN序列作为参考序列，与待检测序列进行相关运算。只有在这两个序列是同相位时，我们可以在相关结果中检测到一个峰值。通过对一定范围的待测相位点上的相关运算，再对结果应用某种判决准则，就可以做出PN序列的相位判决。
综合考虑以上因素的影响，本发明提出了一种WCDMA多径搜索的相关器阵列装置，达到在较小的硬件规模下实现多径搜索的目的。
因此，本发明方法首先是采用相关算法进行扰码序列的相位捕获；其次，采用并行方式同时计算一定范围内、一定精度上所用可能位置上的相关值；第三，多个存储单元时分地复用一个相关运算单元，以减小硬件规模；最后，以一个矩阵结构组合搜索所需的全部相关器。本发明在于采了用相关算法进行扰码序列的相位捕获，利用扰码序列良好的自相关特性，以接收序列和本地序列的相关值为依据做出是否存在多径的判决。对于所有待检测的位置上，以并行的方式同时进行相关，使搜索工作可以实时的进行，采样数据无需缓存。
本发明装置包括三个主要部分，分别是输入数据处理模块101，扰码生成模块102，相关模块103。其中输入数据处理模块101对输入的I/Q采样数据进行一定的处理后分多路输出，扰码生成模块102产生本地扰码，扰码和数据同步的送入相关模块103，得到待检测范围内的所有相关结果。
本发明装置的特征在于在相关器的实现上，采用多个存储单元时分复用一个运算单元的技术最大程度的减小硬件规模，复用系数等于搜索器系统时钟速率与WCDMA码片速率的比值。将搜索所需的全部相关器排列成一个矩阵结构，这个矩阵的行数等于以chip计的搜索范围除以复用系数，矩阵的列数等于搜索精度的倒数。同一行中的相关单元可以共用一个数据源，同一列中的相关单元可以共用一个扰码源。
本发明有益效果本发明对WCDMA多径搜索所需的大量相关器提出了一种高效合理的组织方式。通过多个存储单元分时复用一个运算单元达到减少运算单元的目的；同时，通过合理的排列相关器单元，实现了同一行中共用一个数据源，同一列中共用一个扰码源(我们称一个相关模块103内的相关器单元组成一个“行”，N个相关器模块103组成一个“列”)。本装置的结构清晰，易于实现，物理资源的利用效率较高。
图1为多径搜索相关器阵列装置结构图；图2为复相关运算单元结构图；图3为输入数据处理单元结构图；图4为扰码生成模块结构图；图5为多径搜索相关器阵列在WCDMA移动台中的应用实例。
设搜索精度要求为1/N chip，多径偏移的范围在0～R-1 chips，相关器工作于C倍chip速率的时钟。从图1中可以看出，相关模块103被实现了N次。第n个相关模块103可以完成在偏移为i+(n-1)/N chip的R个位置上的相关运算，这里1≤n≤N，0≤i≤R-1。N个相关模块103是相同结构的多次例化，由输入数据的不同实现不同位置上的相关运算。具体来说，N个相关模块103的本地扰码输入是相同的，而用户数据输入分别是整chip、偏移1/N chip、偏移2/Nchip……处的采样数据。
以第一个相关模块103为例，一个相关模块103由延时器单元201、复相关运算单元202，存储器单元203组成。一个延时器单元201可以实现1个码片时间的延时，它由C个单位延时器级连而成，每个单位延时器可以实现一个时钟周期的延时。一般来说，实现数据序列和扰码序列在不同相位上的相关可以有两种方式，一种是用相同的数据序列和不同延时的扰码序列作相关，一种使用相同的扰码序列和不同延时的数据序列作相关。在本装置中采用了前一种方式，主要是出于占用资源角度考虑的，因为一般情况下，数据序列的数据宽度要比扰码序列的数据宽度大的多。复相关运算单元202可以实现两路复序列输入的相关运算。图2给出了一个复相关运算单元202的结构图。从图中可以看出，复相关运算单元202由一个复乘法器单元和一个复加法器单元组成。复相关运算单元202并不是一个完整的相关器，因为它不具备存储中间结果的寄存器单元。所需要的寄存功能是由外部的存储器单元203提供的。存储器单元203是两个存储空间为C×M的RAM，它可以实现C个宽度为M的I/Q两路相关结果的暂存。采用RAM代替寄存器的设计可以实现多个存储单元共用一个运算单元，从而达到减小硬件规模的目的。
由于时分复用方式的运用，一个复相关运算单元202可以处理C个相位上的相关运算。为了能搜索R个相位，只需要同样结构的复相关运算单元202和存储器单元203各R/C个(为了使整个相关器阵列结构整齐，我们可以选择R和C，使R/C是整数)。所有复相关运算单元202使用相同的用户数据序列输入，而扰码序列输入依次延时1个chip，这样，R/C个复相关运算单元202所处理的相位也是依次间隔1个chip的。以相关模块103(1)为例，它可以处理所有偏移在整chip处的相关。其中复相关运算单元202(1)所处理的相位为0 chip、R/C chip、2R/C chip、……(C-1)R/C chip，复相关运算单元202(2)所处理的相位为1 chip、(R/C+1)chip、(2R/C+1)chip、……((C-1)R/C+1)chip，以此类推。
输入数据处理单元101为上述结构的相关器阵列提供适当的数据输入。图3给出了输入数据处理单元101的结构图。其主要由一个串/并转换器301组成。串/并转换器301的功能是将N倍chip速率采样的串行数据输入转换为N路1倍chip速率的数据并行输出。各路数据之间相位依次相差1/N chip。每一路可以为一个相关模块103提供数据输入。
扰码生成模块102为上述结构的相关器阵列提供适当的扰码输入。图4给出了扰码生成模块102的结构图。其主要由C个码发生器单元401和一个并/串转换器402组成。码发生器单元401可以产生WCDMA标准所建议的复扰码序列。C个码发生器单元401产生的是相同的扰码序列，但是具有不同的相位，可以通过置入不同的初值来实现。C个扰码序列的相位依次为0 chip、R/C chip、2R/C chip、……(C-1)R/C chip。产生的扰码是chip速率的。并/串转换器402将C路chip速率的并行扰码序列输入转换成1路C倍chip速率的串行扰码序列输出。这一路扰码序列为所有的相关模块103提供扰码输入。
图5给出了本发明装置在W-CDMA移动台中的应用实例。在该实例中，移动台接收到的模拟信号进入射频前端装置501，经过A/D变换器502和滤波器503后成为基带N倍chip速率采样信号，输入本发明的多径搜索相关器阵列装置504，得到R个chip范围内、1/N chip精度的N×R个相位偏移处的相关结果。多径判决器505对这些相关结果进行分析并做出判决，从而完成移动台的多径搜索任务。
权利要求
1.一种用来实现WCDMA下行链路中多径搜索的方法，其特征在于首先，采用相关算法进行扰码序列的相位捕获；其次，采用并行方式同时计算一定范围内、一定精度上所用可能位置上的相关值；第三，多个存储单元时分地复用一个相关运算单元，以减小硬件规模；最后，以一个矩阵结构组合搜索所需的全部相关器。
2.根据权利要求1所述的多径搜索的方法，其特征在于采用相关算法进行扰码序列的相位捕获，利用扰码序列良好的自相关特性，以接收序列和本地序列的相关值为依据做出是否存在多径的判决。
3.根据权利要求1或2所述的多径搜索的方法，其特征在于对于所有待检测的位置上，以并行的方式同时进行相关，使搜索工作可以实时的进行，采样数据无需缓存。
4.一种用来实现WCDMA下行链路中多径搜索的装置，其特征在于本发明装置包括三个主要部分，分别是输入数据处理模块(101)，扰码生成模块(102)，相关模块(103)，其中输入数据处理模块(101)对输入的I/Q采样数据进行一定的处理后分多路输出，扰码生成模块(102)产生本地扰码，扰码和数据同步的送入相关模块(103)，得到待检测范围内的所有相关结果。
5.根据权利要求4所述的多径搜索的装置，其特征在于在相关器的实现上，采用多个存储单元时分复用一个运算单元的技术最大程度的减小硬件规模，复用系数等于搜索器系统时钟速率与WCDMA码片速率的比值。
6.根据权利要求4所述的多径搜索的装置，其特征在于将搜索所需的全部相关器排列成一个矩阵结构，这个矩阵的行数等于以chip计的搜索范围除以复用系数，矩阵的列数等于搜索精度的倒数，同一行中的相关单元可以共用一个数据源，同一列中的相关单元可以共用一个扰码源。
全文摘要
本装置提供了一个基于相关算法来实现WCDMA中多径搜索的高效可行方案。用相关算法来实现多径搜索的基本运算单元是相关器,一个相关器可以完成一个待检测位置上的搜索。本装置使用一个相关器阵列,对一定范围内的所有位置实现并行的搜索。本装置使用高速率时钟驱动相关器,并利用时分复用等技术,达到硬件资源的最高效利用。对于一定的搜索能力要求,本装置具有硬件规模较小等优点。
文档编号H04B1/707GK1347218SQ0113671
公开日2002年5月1日 申请日期2001年10月22日 优先权日2001年10月22日
发明者赵明, 周世东, 许希斌 申请人:信息产业部电信传输研究所, 清华大学