用于提供高速串行数据链路的最优dfe的方法和系统的制作方法
【专利说明】用于提供高速串行数据链路的最优DFE的方法和系统
[0001] 相关申请 本申请涉及并且要求2014年7月18日提交的美国临时申请号62/026, 408以及2011 年12月15日提交的共同未决、普通转让的美国非临时专利申请号13/326,753 (其要求 2011年3月8日提交的临时申请号61/450, 542的优先权权益)的优先权权益并且通过引用 将前面引用的申请中的每一个合并于此，如同在本文中完整地阐述一样。本申请还涉及被 转让给与本申请相同的受让人、2009年4月14日提交的第8, 374, 231号美国专利，并且通 过引用将第8, 374, 231号美国专利的内容合并于此，如同在本文中完整地阐述一样。在第 8, 374, 231号美国专利中的任何公开内容与本说明书的公开内容冲突或者看起来与之冲突 的限度内，本说明书的公开内容应当优先并且管控任何这样的冲突的解决。
【背景技术】
[0002] -般而言，通信系统由发射信号的发射装置(例如，发射机)、通过其发射信号的 "介质"以及用于接收被发射信号的接收装置(例如，接收机)构成。如本领域中已知的，介质 可以采取很多物理形式中的任一个，诸如铜导线、同轴电缆或者在无线传输情况下的空气。 与"介质"同义使用的词是"传输信道"或者简称"信道"。图1描绘了一般化的通信系统1。 如所示的，发射装置(缩写为"Tx"）2通过有线信道3将包含信息的模拟波形信号发射到接 收装置4 (缩写为"Rx")。如本领域中还已知的，可以以从几千比特每秒到许多千兆比特每 秒(缩写为"Gb/s"）范围的变化的速度通过信道3发射模拟波形信号。
[0003] 所谓高速、串行数据链路系统牵涉以6Gb/s以及更高的速度的信号传输。以这样 的速度，通常在接收装置或信道的接收端处需要"均衡"技术来校正在信号传递通过信道3 时由于常常被称为信道损耗、反射、串扰以及噪声(举几个例子）的物理现象的原因而引起 的信号降级。一般地，均衡牵涉移除或"过滤"掉信号的导致该信号降级的不期望分量、由 前面讨论的现象所添加的分量以及其他。
[0004] 在高速、串行数据链路行业中，已经颁布了管控要应用的均衡测量类型的标准。一 个这样的标准是由SAS-2标准委员会所颁布的标准。该标准牵涉使用所谓"训练序列"的 均衡方法。一般而言，训练序列被用来调节均衡滤波器，使得其可以正确地从所接收的模拟 波形信号的数字化样本中移除不期望的信号分量。通常，训练序列从所接收的信号的数字 化样本(例如，比特）中导出。
[0005] 然而，确定与给定模拟波形信号的数字化样本相关联的训练序列并非小事一粧。 前面提到的第8, 374, 231号美国专利阐述了用于在高速、串行数据链路系统中使用实时或 采样示波器确定信号的训练序列的各种的方法和系统(被称为"均衡仿真器")。然而，在如 此确定的训练序列可以被用来从信号中移除降级之前，其必须与所接收的模拟波形信号的 重采样的、数字化样本对齐。第8, 374, 231号美国专利公开了用于这么做的技术。
[0006] 实际上，训练序列的使用识别出原始模拟波形信号的必须被移除或者以其他方式 被调节来校正信号降级效果的那些分量。剩下的就是实际上移除或调节这样的分量一个适 当的、估计的量。为了这么做，要求附加的均衡或滤波。
[0007] -种熟知的用于移除信号降级、尤其是由于信道插入损耗和反射或者来自串扰和 其它源的噪声的原因引起的符号间干扰（ISI)所导致的那些的技术是非线性决策反馈均衡 器（DFE)。如本领域中已知的，DFE使用用于所谓"抽头系数"或反馈系数的合适值来有效 地移除信号降级。抽头系数的值可以部分地从所确定的训练序列中来导出。在DFE中寻找 用于"抽头系数"的合适值的过程被称为均衡器适配过程。DFE的抽头系数值可以被适配 成导致不同信号降级的不同信道上的不同值。在图2中示出如在快速PCI或者快速外围部 件互连3.0规范(有时被简称为"PCIE3.0"）中阐述的模型DFE的行为。已经依照图2中 所示的模型DFE实现来确定抽头系数的一种形式的DFE使用所谓的"穷尽搜索"过程。然 而，发明人已经发现，这种形式的DFE并不产生精确的结果并且在计算上是低效的，因为其 要求分析许多数据点。
[0008]因此，本发明的一个目的是提供更精确且在计算上高效的方法和系统以便优化在 高速串行数据链路中使用的DFE的性能。
[0009]本发明的另一个目的是提供通过识别最优DFE抽头值来优化在高速串行数据链 路中使用的DFE的性能的方法和系统。
[0010] 本发明的又一个目的是提供通过识别最优DFE抽头值来优化在高速串行数据链 路中使用的DFE的性能的方法和系统，其中被优化的DFE还遵守在PCIE3. 0中阐述的模型 DFE的行为。
[0011] 根据与所附权利要求相结合来阅读、与相关联的图一起接下来的本文，本发明所 提供的其他目的及其相关的优点将是清楚明白的。
【发明内容】
[0012]本发明提供寻找针对基于峰-峰准则的最优DFE抽头值的显式DFE适配方法和相 关的系统。
[0013]本发明的实施例可以包括用于优化高速数据链路的均衡的方法和系统，包括：处 理器，可操作来执行存储的指令以用于：生成从采样输入信号中导出的最小和最大电压阵 列输入值；基于与单位间隔的指定水平位置相关联的所生成的电压阵列输入值和反馈系数 值生成表示多个眼高度的最小和最大电压阵列输出值；基于所生成的电压阵列输出值识别 表示最大眼高度的最大电压值；基于所识别的最大电压值识别一个或多个最优反馈系数 值；以及基于该一个或多个识别的最优反馈系数值生成非线性、均衡的输出信号。所述系统 和方法可以更特别地包括或利用性能示波器，诸如实时示波器或采样示波器。
[0014]被优化的数据链路可以是至少6千兆比特每秒的高速串行数据信号。
[0015]在本发明的附加实施例中，所述方法和系统包括在DFE适配过程之前从输入信号 中生成连续、线性均衡的信号。在本发明的又另一实施例中，提供了一种用于优化高速数据 链路的均衡的性能示波器，其包括：用户接口，用于激活用于至少6千兆比特每秒的高速串 行数据信号的DFE适配过程，并且用于指示DFE适配过程何时完成，该DFE适配过程基于与 单位间隔的指定水平位置相关联的所识别的最大电压值识别一个或多个最优反馈系数值； 以及显示器，用于显示该用户接口。
[0016]本发明的实施例还可以包括用于优化高速数据链路的均衡的方法和系统，包括被 配置成接收输入波形的输入以及被配置成对于具有η个反馈系数的多反馈系数决策反馈 均衡器（DFE)对输入波形施行DFE适配的处理器，其中η大于1。该处理器可操作来执行所 存储的指令，包括测量与用于输入波形的η+1个比特图案的单位间隔的指定水平位置相关 联的最小和最大电压输出，使用所测量的η+1个比特图案的最小和最大电压输出用公式表 示线性等式，通过求解该线性等式来确定最优η个反馈系数，以及基于所确定的最优η个反 馈系数来模拟DFE以确定均衡的输入波形。
【附图说明】
[0017] 图1是尚速、串彳丁数据链路系统的表不。
[0018] 图2是依照PCIE3.0标准的基于接收机的模型DFE的行为的表示。
[0019] 图3描绘了由PCIE3.0规范指定的眼高度测量。
[0020] 图4描绘了依照本发明的一个实施例的2-比特序列组合。
[0021] 图5描绘了使用根据本发明的一个实施例的示波器的测量设置。
[0022] 图6描绘了根据本发明的一个实施例的示波器的功能框图。
[0023]图7描绘了作为依照本发明的一个实施例的DFE反馈系数的函数的最小和最大比 特电压的表示。
[0024]图8描绘了作为依照本发明的一个实施例的DFE反馈系数的函数的眼高度的表 不。
[0025] 图9描绘了概述根据本发明的实施例的最优DFE过程的流程图。
[0026] 图10Α和10Β描绘了在依照本发明的一个实施例的DFE之前和之后两者的直方 图。
[0027]图11描绘了作为用于激活根据本发明的一个实施例的最优DFE过程的示波器的 一部分的用户接口。
[0028]图12是具有多个反馈系数的基于接收机的模型DFE的行为的表示。
[0029] 图13描绘了概述根据本发明的实施例的最优DFE过程的另一个流程图。
[0030] 图14Α描绘了在DFE过程之前的眼图，并且图14Β描绘了在DFE过程之后的眼图。
【具体实施方式】
[0031] 依照本发明，给出了利用显式适配方法而非穷尽搜索方法来基于以峰-峰为基础 的准则识别最优DFE抽头或反馈系数的DFE的示例性实施例。显式适配方法提供闭合形式 的解决方案（即，直接地而非迭代地计算最优抽头系数值)。这样的DFE遵守在PCIE3. 0规 范中定义的模型DFE的行为。
[0032] 返回参考图2,基于接收机的模型DFE从连续线性均衡器（CTLE)中提取模拟输出 信号X,，并且输出均衡的模拟信号数字信号/；，其中：
并且其中，Λ可以被建模为DFE的加总的差分输出电压，被建模为决策函数输出电 压，4被建模为DFE差分输入电压，屯被建模为抽头或反馈系数，以及々被建模为