一种工业实时以太网的数据链路层电路的制作方法
【技术领域】
[0001] 本实用新型设及一种数据链路层电路，尤其设及一种工业实时W太网的数据链路 层电路。
【背景技术】
[0002] 伺服驱动器利用工业W太网技术与控制器进行数据通讯已经越来越普遍，运样可 W获得IOOMbit/s的通讯速率。比如西口子公司的SinamicsS120伺服驱动器（电机驱动模 块)与Sinumer化NCU730.3控制器之间采用的化iveCliq器件间专用的工业W太网通讯技 术，使得控制器与伺服驱动器、伺服驱动器与伺服驱动器之间互相通讯的速率达到 lOOMbit/s，保证了通讯的实时性和安全型。
[0003] 运种用于CNC或运动控制领域的工业实时W太网，其网络架构不再需要OSI的7层 模型，而只需要第1层(物理层PHY)、第2层(数据链路层Mac)、第7层(应用层APP)。
[0004] 所有的工业实时W太网都使用标准的W太网物理层PHY元件，作为收发器，比如用 的最多的是TI公司的W太网收发器DP83848。
[0005] 所有的工业实时W太网都自己定义了一个数据链路层Mac的规范，并各自实现了 其硬件。每个公司的数据链路层Mac软件及硬件互不通用。比如POW邸LINK的数据链路层Mac 是 0PEN_P0 肥化INK_MAC，Profinet的数据链路层是PN_I0_IP_C0RE，等等。
[0006] 所有的工业实时W太网都自己定义了一个应用层APP的协议找，并形成了该总线 的标准。比如P0WERLINK的应用层是CANopen，Profinet的应用层是Profibus，等等。
[0007] 工业实时W太网的数据链路层Mac和应用层APP的协议找标志着其所有者公司在 工业实时W太网领域的知识产权、产品链等的独有独占技术。
[0008] 由于工业实时W太网的专有性和独占性，非所有者使用所有者的实时工业W太网 是需要支付版费的。并且在实际的产品研发中，由于其封闭的源代码，导致非所有者系统集 成度很难提高，往往要在自己的产品中集成一块所有者开发的ASIC。 【实用新型内容】
[0009] 为了解决W上不足，本实用新型提出一种工业实时W太网的数据链路层电路，能 适用于任何通用的现场总线和实时W太网。
[0010] 本实用新型采用W下技术方案实现:一种工业实时W太网的数据链路层电路，其 用于控制4~6个物理接口收发器;所述数据链路层电路包括4~6个MA对莫块、4~6个媒体访 问本地内存、1个通道内存切换开关、1个媒体访问共享内存、1个控制寄存器、1个地址译码 器、1个端口控制器;其中，
[0011] 所述媒体访问本地内存的数量与所述MAC模块的数量相对应，每一个MAC模块连接 一个媒体访问本地内存;所述媒体访问共享内存通过所述通道内存切换开关选择性连接其 中一个媒体访问本地内存;所述地址译码器的输入端连接所述控制寄存器和运些媒体访问 本地内存，所述地址译码器的输出端连接所述媒体访问共享内存;所述控制寄存器与运些 媒体访问本地内存、所述媒体访问共享内存均连接;所述端口控制器与每个MAC模块、所述 通道内存切换开关、所述控制寄存器、所述地址译码器均连接。
[0012]作为上述方案的进一步改进，所述媒体访问共享内存的内存空间被分割成与所述 媒体访问本地内存数量相等的份数，并与所述媒体访问本地内存一一对应。
[OOK]进一步地，媒体到达所述媒体访问本地内存W后，在所述端口控制器的控制下，经 所述通道内存切换开关轮流切换，与所述媒体访问共享内存的对应的一份内存空间交换数 据。
[0014]作为上述方案的进一步改进，所述媒体访问共享内存的内存空间里存储的数据经 A皿片内高速总线或片间高速总线与一个运动控制器的MCU内核交换数据。
[0015]作为上述方案的进一步改进，所述数据链路层电路集成为一块忍片。
[0016]作为上述方案的进一步改进，所述数据链路层电路组装设计为模块式电路。
[0017]本实用新型提供多个MAC模块的数据链路层电路，适用于任何通用的现场总线和 实时W太网。
【附图说明】
[0018]图1是本实用新型提供的工业实时W太网的数据链路层电路的结构示意图。
【具体实施方式】
[0019]为了使本实用新型的目的、技术方案及优点更加清楚明白，W下结合附图及实施 例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用W解释 本实用新型，并不用于限定本实用新型。
[0020] 本实用新型工业实时W太网的数据链路层电路应用于总线型驱动器端口中，总线 型驱动器端口向上通过共享RAM或A皿连接主站的运动控制核屯、；向下通过通用的现场总 线、实时W太网或内部器件间总线连接伺服驱动器，通过内部器件间总线连接伺服驱动器， 总线型驱动器端口不局限于用内部器件间总线连接伺服驱动器，适用于任何通用的现场总 线和实时W太网。
[0021] 本实用新型的核屯、内容是提供了一个工业实时W太网的数据链路层电路，数据链 路层电路包含4~6个MAC模块，MAC是MediaAccessControl的缩写，即媒体访问控制子层 协议。该协议位于OSI屯层协议中数据链路层的下半部分，主要负责控制与连接物理层的物 理介质。在发送数据的时候，MAC协议可W事先判断是否可W发送数据，如果可W发送将给 数据加上一些控制信息，最终将数据W及控制信息W规定的格式发送到物理层;在接收数 据的时候，MAC协议首先判断输入的信息并是否发生传输错误，如果没有错误，则去掉控制 信息发送至化C层。W太网MC由IE邸-802.3W太网标准定义。
[0022] 每个MAC模块含有一个本地DPRAM(双端口RAM简称DPRAM)，所有的MAC模块通过通 道内存切换开关MUX(在中断控制下切换）共享另一个DPRAM。每个MAC模块通过RMII (ReducedMediumIndependentInte;rface，介质独立接口）控制4~6个物理接口收发器 PHY，从而进行媒体访问。
[0023] 请参阅图1，总线型驱动器端口包括媒体经网络接口RJO~5、网络变压器化0~5、 物理接口收发器PHYO~5、介质独立接口RMIIO~5、物理层控制器、数据链路层电路。
[0024] 本实施例的数据链路层电路包括4~6个MAC模块、4~6个媒体访问本地内存、I个 通道内存切换开关MUX、1个媒体访问共享内存DPRAM、1个控制寄存器、1个地址译码器、1个 端口控制器化L。
[0025] 媒体访问本地内存的数量与MAC模块的数量相对应，每一个MA对莫块连接一个媒体 访问本地内存，在本实施例中，MC模块、媒体访问本地内存的数量均W6个为例进行举例说 明，对此，媒体经网络接口、网络变压器、物理接口收发器、介质独立接口的数量也--对 应，均为6个。MAC模块:MAC0~5;媒体访问本地内存:DPRAM0~5。总线型驱动器端口的W上各组成元件一般是4~6个，图1中画出6个，对于共享直流母线型的驱动器至少要有2个， 对于整流与逆变一体的驱动器至少要有1个，具体数量由驱动器端口内需要集成的MAC模块 的数量决定，下文中关于组成元件的数量不再重复描述。<