专利名称：图框及胞元运送的交错的制作方法
技术领域：
本发明涉及数据通讯系统，且特别涉及非同步搬移模式(ATM)系统一网际协定(IP)的一改善的直接记忆存取(DMA)处理器。
背景技术：
网际协定(IP)是目前所使用的网络协定中最授受欢迎的。简而言之，IP将数据压缩成数据包或不同长度的图框(frame)。然而，IP不提供服务的真实品质(QoS)，它是多媒体消息的要求。非同步搬移模式(ATM)系统将数据封包于等长度的胞元(cell)中，且亦提供真实QoS。
在ATM上使用IP的系统因而必须提供处理不同长度IP图框以及与该ATM QoS要求不冲突的固定长度ATM胞元。一方法是接收该IP图框，将其拆开，且再组装为ATM胞元。然而，此非必然提供最佳结果。
因此，需要一种改善的系统，用以处理IP图框与ATM胞元。
发明内容
根据本发明，借助于一直接记忆存取装置(DMA)可克服绝大部分习知技艺中上述及其他缺点。简而言之，该DMA装置可借助于交错图框与胞元，于一共享的媒体中自多重请求者支持数据搬移。
根据本发明的一实施例，一个DMA控制器包含一个总线驱动器，一个总线探嗅器(bus sniffer)，一个优先权控制器以及一个内文机器(context machine)。该总线探嗅器用以确认该总线上搬移器的铸型。该优先权控制器拥有一信号，可存取该总线。该内文机器储存系统内文。该控制器管理该总线上图框与胞元的交错，且当一图框已被传送时，拥有一图框端信号。
本发明可经由下列详细说明与图示得以更加清楚，易于了解。
图1是根据本发明说明图框与胞元的交错。
图2是一个方块图，说明根据本发明的处理系统。
图3是根据本发明说明一个实施例的扫描与服务视窗。
图4是根据本发明的一个实施例说明所示范的优先权符号矩阵。
图5是根据本发明的一个实施例说明登记阶段。
图6与图7是根据本发明的一个实施例说明内文分配。
具体实施例方式
图1至图7是说明用于搬移图框与胞元的一改善系统与方法。一个DMA系统包含多个传送-接收对用于一总线的通信。一个DMA控制器管理总线处理。该DMA控制器包含多个控制器，一总线探嗅器与一内文机器。该总线探嗅器与内文机器确认块搬移为图框或胞元搬移以及管理交错。该优先权控制器解决图框或胞元块搬移的每一组成搬移的优先权，它利用优先表微的矩阵。
图1A说明一图框1000与多个胞元1002，1004，1006，1008。该图框1000是任意长度。如下更详细的说明，一图框标题包括图框长度信息，它用以分割该图框为等长元件(element)A-D。该胞元1002，1004，1006，1008是固定长度。
图1B是根据本发明的一实施例，说明该图框与胞元的交错。如下更详细的说明，根据本发明的一实施例中，一DMA控制器提供控制信号以将错该图框元件A-D与该胞元E-H搬移的交错。
请参阅图示，请特别参阅图2，根据本发明的一实施例中所示的一系统100。如图所示，该系统包含多个功能块102，104。如下更详细的说明，每一功能块102，104各包含一DMA总线介面103a，103b。在运作中，一功能块102运作为一传送器，且另一功能块104功能为一接收器。该传送块与该接收块是共同作为一搬移对。典型地，该系统100包含多于一对的搬移对，但是未简单说明仅列出一个。因此，此图示仅是一范例。
该系统100还包含一总线106，其耦合该功能块102，104。该总线102的执行具有来源址107a，目的址107b与数据107c通道。
根据本发明的一实施例，其是一DMA控制单元108耦合至该总线106。该DMA控制电路单元108包含一总线驱动器110，一总线探嗅器112，一优先权解决器114以及一内文机器116，如下更详细的说明。
更特别地，在一块搬移的第一搬移上，该总线探嗅器112读取被搬移的该图框的长度场(field)，亦即该参数图框长度，图框长度描述器位置以及图框长度场大小。一个下计算器(未显示)是负责将该图框长度值储一些位元组，其是被平行搬移(亦即该总线宽度)。该计算器值在每一搬移是减少的。当该下计算器达到零(0)时，具有一图框端信号。
该优先权解决器114解决同时发生的搬移要求且利用表征在预先保留的基础上，允许搬移要求。该内文机器116包含多个登记器且决定每一使用者数据要求的相关反应。基于该登记器内文，该驱动器110驱动该总线106。该总线探嗅器112在一块搬移中听取该第一搬移，且决定所需要搬移的数目以完成该块搬移。在该块搬移之端，该总线探噢器112具有一图框端信号。
如下更详细的说明，在每一搬移基础上，该优先权解决器114允许一搬移对存取至该总线，以一分配的表征至每一搬移。因此，例如，参阅图1B，每一胞元E-H与每一图框元件A-D代表一搬移，且将其分配至一相关的表征。该优先权解决器115解决任何未决定的搬移的优先权。该内文机器116被用以决定该块搬移的元件搬移的处理。
如上所述，该优先权解决器114的功能是基于“优先权表征”与“静态排列”与“动态排列”的分配。搬移是基于“扫描视窗”与“服务视窗”中表征的使用。该表征允许每一搬移对的预先保留总线负载共享。更特别地，图3是说明服务视窗202a-202c。对于每一服务视窗202a-202c，基于该内文信息，产生一搬移服务。
一服务视窗202是时间，其中该动态排列是于所有未决定搬移区球者间决定。一扫描视窗206是一时间区间，其具有的长度相当于n服务视窗202加上所执行的搬移服务期间。即使若一服务视窗202中无形成要求，该服务视窗期间将在下一开始前流逝。因此，每一扫描视窗206具有最小期间的n服务视窗。
如下更详细的说明，优先权解决本身是基于表微分配，参阅“静态”与“动态”排列。该静态排列是基于n+1(列)*m+1(栏)的矩阵中的一位置。其对于扫描视窗206的重复是有效的。该动态排列仅于一服务视窗202内是保持有效的。一但该静态排列与该动态排列被决定，该对应的搬移要求者只供应是在于其内文描述。每一搬移导致“耗尽”所使用表微，其而后仅在下一扫描视窗的开始处“更新”。
请参阅图4，它显示一举例的表征矩阵。所示是为多个列401与栏403。该表征栏是与潜在搬移要求者的内文组相关联。因此有“m+1”内文组。该表征列是与干优先权解决器的结构登记器相关联。
此图示描述(n+1)结构登记器403(阶层2)与该登记器尺寸(m+1)。其形成于逻辑感应矩阵中于该优先权表征。根据本发明的一实施例，对于该矩阵有三阶层的登记器(对于该剩余内文为两阶层)。阶层2的登记器是作为主要工作登记器；阶层0与阶层1的登记器是作为投影登记器阶段。一装置包埋控制器(未显示)设定一优先权表征，其是藉由将一写至该登记器(阶层0)的个别位元组位置-该登记器的最重要位元组组，是对应于该内文“m”如最不重要位元组组对应于该内文“0”。
最高的静态排列是于该矩阵位置(栏＝m|列＝n)；第二高位置(栏＝m-1|列＝n)，继续往下至最低静态排列的短阵位置(栏＝0|列＝0)。该静态排列与优先权表征是经由一结构介面分配在系统结构上(图2)。
该优先权解决组织的运作是经由范例介绍。如图4的实施例所示，有五个优先权表征被分配优先权表征“A”为搬移要求者“m”(对应于内文“m”)；优先权表征“B”为搬移要求者1(对应于内文“1”)以及优先权表征“C”、“D”与“F”为搬移要求者0(对应于内文“0”)。假设该扫描视窗是正约开始。再者，在相同的服务视窗中假设有两个扫描到的竞争要求一个来自搬移要求者1，一个来自搬移要求者0。在第一轮中，决定每一内文组的最高静态排列有“新”的表征。在此实施例中，这些为表征B与表征C。在下一逻辑步骤中，这些表征的静态排列是被对照的表征B较表征C具有较高的静态排列。对于该搬移要求者1而言，此结果是于最高的动态排列中。因此该要求的搬移是被允许的，且将可如相关内文中所描述而被执行。而后表征B保留，且被此描述视窗耗尽-例如其是由重放位元组所代表。在下一服务视窗中，搬移要求者0之要求将可能被再次扫描-因为无被允许的服务。然而，可能是因为此次搬移要求者的要求，“m”已被扫描，其因而先服务搬移要求者“m”。若非此案例，则该搬移要求者0之服务是被允许的。
如上所述，该工作登记者阶层为阶层2。该登记者阶层500是如图5中所示。其显示为登记者阶层0(504)，登记者阶层1(506)，以及登记者阶层2(508)。登记者阶层0的登记者504的依序起始是藉由该包埋的控制器(未显示)经由该结构介面502。因此，该扫描视窗所欲之大小是被沟通，且该内文信息是被起始。该扫描视窗大小(但非必须)对应于实际分配的表征(可使用不同值以补偿该决搬移的不同大小)。
一但完成起始，一指令指示引起一同步锁自登记者阶层0的该登记者504，个别至该登记者阶层1与登记者阶层2的登记者506与508。同时将负载新的内文信息。该扫描视窗被重新开始于该服务视窗“零”。
登记者阶层2的登记者508将开始执行实际的工作登记者一但决定允许一要求，则藉由对应逻辑重新开始该对应位元组。利用在登记者阶层1的原始结构，所有位元组被更新于该扫描视窗的端。而后一新的扫描视窗将自开始处开始。
如上所述，内文机器116决定如何进行搬移。一但一传要求优先权已被解决，与该搬移相关的内文即被读取。如图6与图7中所示，一搬移要求的服务是基于六个主要内文502a-f之一，以及数个动态选择的次内文504a-d。该主要内文为总线共享502e，以及基础来源址(BSA)502f。该次内文为铸型504a，且四个每一静态抵销至该基础来源址504b与目的址504c。
该总线共享内文502a是如上所述，且包含多个设定(图7)，以保留预先决定总线宽度。
根据所述的实施例，使用两个优先权内文502b标准506a与较佳者506b。若使用标准506a，一搬移要求的优先权将可于一可获得的表征与最高动态排列的基础上被允许，如上所述。
若使用较佳者506b，则回流排要求立即被服务。已经开始的搬移是不被中断，但是不使用优先权矩阵。这表示直到下一搬移的非常初始，基于优先权表征的决定可藉由该搬移要求者与“较佳”内文而驳回。若使脾此模式，一优先权表征小于“n”，必须被用以该矩阵起始-该扫描视窗将保持相同。
定义三个听取模式值502cOAM(运作，管理与保持)-听取506c，除错-听取506d以及OAM-听取与除错-听取506e。可使用这些信号，例如引起统计计算器(未显示)或于除错相关运作。
OAM-听取在相关搬移上，具有该信号OAM-听取。
除错-听取在相关搬移上，具有该信号除错-听取。
OAM-听取与除错-听取在相关搬移上，具有两种信号。
该搬移大小值特指该块搬移大小，其中“n”是关于该总线宽度，亦即多少位元组可藉由一信号搬移而传送。
可使用增加址值502e范例、以增加来源址506f，或增加目的址506g或增加一块搬移中两址506h。此可被用于探测飞行搬移耦合直接总线介面的RAM-区。
该基础来源址值504b代表该基础来源址，数据可搬移于其中。增加抵销至此位址。
四个不同静态抵销至基础来源址(BSA)504b描述统计增加抵销至数据被括移的该来源址。
四个不同目的址504c描述该数据被搬移的位址。
定义两种铸型504a胞元括移506I与图框搬移506j。如上所述，当使用该图框搬移模式时，利用该下计算器计算该图框搬移，以及当该搬移完成时，具有一图框端信号。例如，在该总线上该图框元件而后与胞元交错，其是利用上述的优先权分配。
该图框长度场506k表示该图框长度。需要此信息以决定具有该图框端信号的时间。
该图框长度Desriptor位置场506I提供一指示器至一总长度或付费负载长度场。更特别地，图框基础协定(例如IP-v4与2位元组总长度(TL)或IP-v6亦与2位元组付费负载长度(PL)具有指示该图框长度的场。此场提供一指示器至此场的开始以取得TL/PL。
该图框长度场大小场506m描述该图框长度指示器的长度(例如范例中所述的2位元组)。内部增加抵销以获得适当的计算器值。
上述的实施例并不局限本发明的范围，且仍可包含其他改变与修饰而不脱离本发明的精神与范围。
权利要求
1.一种直接记忆存取控制器，其特征在于，包含一个总线探嗅器(112)，它用以决定一总线上一块搬移的一端；一个优先权控制电路(114)，它用以保证总线共享于搬移要求；以及一个内文机器(116)，它用以储存该总线上搬移的要求内文；其中，该优先权控制电路(114)是用以读取一铸型的一内文于每一搬移，且交错非同步搬移模式(ATM)图框与网际协定(IP)封包。
2.如权利要求1所述的直接记忆存取控制器，其特征在于，该优先权控制单元(114)是用以在插入该图框至一胞元流中之前，决定一图框长度。
3.一种直接记忆存取系统，其特征在于，一个总线(106)；一个第一功能块对(102，104)耦合至该总线，且作为一接收器的功能；一个第二功能块对(102，104)耦合至该总线，且作为一传送器的功能；以及一个DMA控制器(108)其是用于该总线上，交错该第一功能块对与该第二功能块对之间ATM胞元与IP图框的搬移。
4.如权利要求3所述的直接记忆存取系统，其特征在于，该DMA控制器(108)是藉由位元组基础，于一位元组上用以交错该IP图框与ATM胞元。
5.如权利要求4所述的直接记忆存取系统，其特征在于，当完成一搬移时，该DMA控制器(108)是具有图框信号的一端。
6.如权利要求5所述的直接记忆存取系统，其特征在于，该DMA控制器(108)是包含优先权解决器(114)，其是基于表征分配用以解决优先权。
7.如权利要求3所述的直接记忆存取系统，其特征在于，该DMA控制器(108)包含下计算器，其中该下计算器向下计算于每一搬移，一搬移为该图框的许多位元组，其可被平行搬移。
8.一种直接记忆存取方法，其特征在于，读取一铸型(504a)，该铸型定义一搬移是一图框搬移或一胞元搬移；决定可平行搬移的图框铸型的一些位元组；以及搬移与一胞元搬移的胞元交错的该许多位元组。
9.如权利要求8所述的方法，其特征在于，该搬移更包含往下计算自一数目，它等于一图框大小除以该一些位元组。
10.如权利要求9所述的方法，其特征在于，还包含当该计算器达到一预先决定的计算时，具有图框信号的一端。
11.如权利要求10所述的方法，其特征在于，还包含联合一优先权表征与该位元组的每一搬移。
12.一种直接记忆存取控制器，其特征在于，用于读取一铸型的装置(102，104，108)，该铸型定义一搬移是图框搬移或一胞元搬移；可操作耦合至该读取装置的装置(102，104，108)，用于决定一图框铸型的一些位元组，其可被平行搬移；以及用于搬移与一胞元搬移的胞元交错的一些位元组的装置(102，104，108)。
13.如权利要求12所述的控制器，其特征在于，该搬移还包含的装置是用于向下计算自一数目，它等于一图框大小除以该一些位元组。
14.如权利要求13所述的控制器，其特征在于，还包含当该计算器达到一预先决定的计算时，具有图框信号一端的装置。
15.如权利要求13所述的控制器，其特征在于，还包含联合一优先权表征与该一些位元组的每一搬移。
16.一种方法，它包含提供一个总线(106)；提供一个第一功能块(104)耦合至该总线，且作为一接收器的功能；提供一个第二功能块(102)耦合至该总线，且作为一传送器的功能；以及提供一个DMA控制器(108)，它用于该总线上，交错该第一功能块与该第二功能块之间ATM胞元与IP图框的搬移。
17.如权利要求16所述的方法，其特征在于，该DMA控制器(108)是藉由位元组基础，交错该IP图框与ATM胞元。
18.如权利要求17所述的方法，其特征在于，当完成一搬移时，该DMA控制器(108)是具有图框信号的一端。
19.如权利要求18所述的方法，其特征在于，该DMA控制器(108)包含优先权解决器，它基于表征分配用以解决优先权。
20.如权利要求19所述的方法，其特征在于，该DMA控制器(108)包含下计算器，其中该下计算器向下计算于每一搬移，一搬移为该图框的许多位元组，其可被平行搬移。
全文摘要
本发明涉及框图及胞元运送的交错。一种直接记忆存取系统包含多对传送－接受器(102，104)，用于与总线通讯。一直接记忆存取控制器监控总线操作，而该直接记忆存取控制器包括一优先权控制电路(114)、一总线探嗅器(112)及一内文机器(116)。该总线探嗅器(112)及该优先权控制电路(114)，是用以辨识块搬移为图框或胞元搬移及监控交错程序。而该优先权控制电路(114)则使用优先权表征的矩阵以解决图框或胞元块搬移中各构成搬移的优先权。
文档编号H04L12/56GK1446337SQ01813964
公开日2003年10月1日 申请日期2001年8月2日 优先权日2000年8月10日
发明者G·哈根 申请人:因芬尼昂技术北美公司