专利名称：数据传送组合决定方法及组合决定电路的制作方法
技术领域：
本发明涉及适用于执行N×N数据交换的输入缓冲器型或输入输出缓冲器型通信交换装置的数据传送组合决定方法及组合决定电路，特别是涉及使用了能够完成比一般用于数据交换仲裁的循环方式数据传送能力高的数据传送的暂新算法的数据传送组合决定方法及组合决定电路。
现有技术实现N×N数据交换的通信装置在具有被称为输入缓冲器型或输入输出缓冲器型的转换结构时，根据该数据交换用的组合决定算法，求使N条输入线路与N条输出线路1比1对应的组合寻找功能。即一次数据传送时，从交换装置整体看，最大只能传送N个、每一条线路只能传送1个数据。因而，确认在各输入线路中，正在传送等待的数据分别在哪条输出线路上，在每次的传送等待数据的组合中，如果不执行尽量多的数据传送，就不能高水平地维持交换装置整体的传送能力。
这种数据交换的仲裁多采用循环方式(以下称RR方式)。循环方式通过仲裁，对基本上应平等对待的要求源，应给予公平访问线路、公用带域或总线等公用资源的权利。
将RR方式应用于N×N数据交换的场合，现在，一般采用在输出线路侧及输入线路侧分别实施RR方式那样的算法(例如，1998年电子信息通信学会通信交流大会B-6-20，关于输入缓冲器型ATM开关中的调度算法-研讨)。
关于这种现有技术，公布了采用顺序循环(SRR)方式的仲裁算法。按照SRR方式，给各输入线路以优先度，在最优先的输入线路中，使用每条输入线路保持的指针值，按照RR方式选择1条有要求的输出线路，更新指针值。在下一个优先位次的输入线路，使用指针值，从未决定的输出线路中同样选择1条输出线路。对全部输入线路反复该顺序。下次按照RR方式转移最优先输入线路，进行同样的顺序。
使用图14所示的4×4交换装置说明该现有技术的RR方式。设有图14(a)所示那样的数据传送等待的组合。即输入线路#1对输出线路#1、#2、#3有要求，输入线路#2对输出线路#1、#3有要求，输入线路#3对输出线路#1、#4有要求，输入线路#4对输出线路#3、#4有要求。将该状态置换为格子点的模型，如图14(b)所示。
在图14(a)中，设决定输入线路用的RR上次决定结果RRa＝3，在各输入线路中，决定输出线路用的RR上次决定结果(指针值)RRb设#1为「4」、#2为「1」、#3为「2」、#4为「2」。
首先，决定输入线路的上次RR值RRa＝3，因此，输入线路#4成为最优先线路。在输入线路#4存在传送等待数据(候补)，因此，选择输入线路#4。因为选择了输入线路#4，所以[4]被下载于决定输入线路的RR值RRa，作为RRa＝4被保存(图14(c))。
接着，在输入线路#4中，决定输出线路。在这里，输入线路#4的指针值RRb为2，因此，从输出线路#3看，输出线路#3存在数据，因此，首先决定输入线路#4与输出线路#3的组合(虚线)。因为选择了输出线路#3，所以「3」被下载于输入线路#4的指针值RRb，作为RRb＝3被保存(图14(d))。
下面，如图14(e)所示，与输入线路#4和输出线路#3有关连的传送等待数据候补已经不能选择，因此，全部删除。在这里，输入线路#4-输出线路#4、输入线路#1-输出线路#3、输入线路#2-输出线路#3的组合被删除。
然后，如图14(f)所示，同样决定输入线路#1与输出线路#1的组合。而且如图14(g)所示，删除不能选择的传送等待数据的候补。在这里，输入线路#2-输出线路#1、输入线路#3-输出线路#1、输入线路#1-输出线路#2的组合被删除。
最后，如图14(h)所示，决定输入线路#3与输出线路#4的组合。未选择的失去候补，组合决定顺序结束。结果选择了3条候补，在下次数据传送中，可传送3个数据。
按照上述采用了现有RR方式的算法，在4×4交换中，只求出了3个组合，而在图14(b)所示的数据传送等待的组合中，实际如图15(a)(b)所示，选择全部4个输入输出线路的组合存在2个。在图15中，黑点表示最终选择的输入输出线路的组合。
这样，按照上述现有的RR方式，不能找到图15所示的任何组合，不能进行4个数据传送，而只给予3个数据传送的机会。
当然，在现有的RR方式中，根据上次RR的决定结果，有时也会达到图15所示的组合。但是，总有一个受上次RR决定结果所控制的问题。在这种传送等待数据的组合中，当对所有RR的上次决定结果的组合试行，则决定3个的概率为51.2％、决定4个的概率为48.8％。这可以通过利用计算机，试行所有RR的上次决定结果的组合得到。具体的结果是，3个的为524/1024、4个的为500/1024。RR值、指针值到1～4的数值有效，输入线路决定用存在1个、输出线路决定用存在4个，合计5个，45＝1024为全部RR值的组合模式。
顺便提一下，直接利用图14(h)所示的RR值的结果，与图14相同传送等待数据的组合时，当再次实施相同的RR顺序，如图16(a)所示，图15(b)的4个数据传送达到可能的组合。进而，当直接按照相同模式实施顺序，图16(b)所示那样的3个数据传送变为可能的组合。即连续相同组合模式相连的场合，找到了4个数据传送的组合，紧接着应用3个数据传送的组合。因此，不能高水平维持交换装置的传送能力。
在图17中，表示达到图16(a)结果的顺序的详细情况。在该图17的顺序中，在选择对于各输入线路的输出线路的阶段，注意被删除的数据传送的候补数，分别为输入线路#4-输出线路#4(图17(a)→图17(c))2条输入线路#1-输出线路#2(图17(d)→图17(e))2条输入线路#2-输出线路#3(图17(f)→图17(g)1条对此，按照图14的顺序为输入线路#4-输出线路#3(图14(d)→图14(e))3条输入线路#1-输出线路#1(图14(f)→图14(g))3条这样，到决定出2组输入输出线路组合的阶段之前，除决定了的候补以外，在图17中被删除了4条，在图14中被删除了6条。而且图14的场合，在图14(g)删除了3条候补的阶段，存在着任何候补也未留下的线路。结果，所谓被删除的数多意味着随着输入输出线路决定的进展，留下的候补变得相当少。即由于留下的候补变少，降低了得到更多输入输出线路组合的概率。
在RR方式中，这种传送等待数据候补的删除数不是决定输入输出线路组合的因素或因素之一，而全部是上次的决定结果，因此，4个组合即使是可选择的传送等待数据的状态，4个数据传送是否达到可能的组合，完全是概率问题，即凭运气。
这样，RR方式是这种数据交换所要求的、不适合解答「有N行×N列的N2个格子点，在可选择其中任意格子点的状态时，在N行×N列的各行及各列中最大只能选择1个候补的条件下，选择最大数的格子点」这一命题的方式，具有输入缓冲器型或输入输出缓冲器型结构的通信交换装置中的组合决定算法采用RR方式是意味不能高水平维持交换装置的数据传送能力。
本发明是鉴于上述情况提出的，其目的是获得能够高水平维持数据交换能力、有斩新算法的数据传送组合决定方法及组合决定电路。
发明内容
为了达到上述目的，本发明相关的数据传送组合决定方法，其使用表示针对N条输出线路的N条输入线路的数据传送请求候补的传送请求候补数据，决定从N条输入线路向N条输出线路传送数据时的数据传送组合，其特征在于包括第1步骤，用N×N比特表示上述数据传送请求候补数据，取该N×N比特的数据传送请求候补数据与表示1到N所有排列组合模式的N×N比特的排列组合数据的各个逻辑积；第2步骤，寻找上述逻辑积成立的候补数最大的排列组合模式，决定其中1个作为上述数据传送时的数据传送组合。
依据此发明，取N×N比特的数据传送请求候补数据与表示1到N所有排列组合模式的N×N比特的N！个排列组合数据的各个逻辑积，寻找逻辑积成立的候补数最大的排列组合模式，决定其中1个作为上述数据传送时的数据传送组合。
下一发明相关的数据传送组合决定方法，其特征在于上述发明中，在上述第2步骤，存在多个逻辑积成立的候补数最大的排列组合模式时，采用循环法选择1个排列组合模式。
依据此发明，在寻找候补数最大的排列组合模式时的候补数的比较处理中，存在多个逻辑积成立的候补数最大的排列组合模式时，采用循环法选择1个排列组合模式。
下一发明相关的数据传送组合决定方法，其特征在于上述发明中，在上述第2步骤，寻找上述候补数最大的排列组合模式时的候补数比较处理中，将比较比特中的上位比特用作为上述候补数，将其下位比特用作为实施循环法用的比较值，对这些比较比特一次同时进行比较。
依据此发明，在寻找候补数最大的排列组合模式时的候补数比较处理中，将比较比特中的上位比特用作为上述候补数，将其下位比特用作为实施循环法用的比较值，对这些比较比特一次同时进行比较。
下一发明相关的数据传送组合决定方法，其使用表示针对N条输出线路的N条输入线路的数据传送请求候补的传送请求候补数据，决定从N条输入线路向N条输出线路传送数据时的数据传送组合，其特征在于包括第1步骤，按行、列作为在N行×N列格子的格子点中的候补数计数上述数据传送请求候补数据中的候补数；第2步骤，在上述计数结果为1以上的计数值中检索最小值，选择并存储1个表示该最小值的行或列；第3步骤，对选择出的行或列中的候补，在该候补存在的列或行的候补数中检索最小值，选择并存储1个表示该最小值的列或行；第4步骤，将上述第2步骤及第3步骤决定的行上的候补及列上的候补全部删除，反复进行上述第1～第4步骤直到失去候补为止，作为上述数据传送时的数据传送组合决定在失去候补时刻存储的行、列组合。
依据此发明，按行、列计数数据传送请求候补数据中的候补数，作为在N行×N列格子的格子点中的候补数，在上述计数结果为1以上的计数值中检索最小值，选择并存储1个表示该最小值的行或列，对选择出的行或列中的候补，在该候补存在的列或行的候补数中检索最小值，选择并存储1个表示该最小值的列或行，将上述决定的行上的候补及列上的候补全部删除，反复进行这些处理直到失去候补为止，作为上述数据传送时的数据传送组合决定在失去候补时刻存储的行、列组合。
下一发明相关的数据传送组合决定方法，其特征在于上述发明中，在上述第2或第3步骤中，选择行或列时，存在多个表示最小值的行或列的场合，按照从行到列或从列到行的顺序，采用循环方式，唯一决定表示最小值的行或列。
依据此发明，选择行或列时，存在多个表示最小值的行或列的场合，按照从行到列或从列到行的顺序，采用循环方式，唯一决定表示最小值的行或列。
下一发明相关的数据传送组合决定方法，其特征在于上述发明中，在上述第2或第3步骤，寻找上述候补数最小的排列组合模式时的候补数比较处理中，将比较比特中的上位比特用作为上述候补数，将其下位比特用作为实施循环法用的比较值，对这些比较比特一次同时进行比较。
依据此发明，在寻找候补数最小的排列组合模式时候补数的比较处理中，将比较比特中的上位比特用作为候补数，将其下位比特用作为实施循环法用的比较值，对这些比较比特一次同时进行比较。
下一发明相关的数据传送组合决定方法，其特征在于上述发明中，在上述第2或第3步骤，选择行或列时存在多个表示最小值的行或列的场合，通过优先选择行编号或列编号小的一方，唯一决定表示最小值的行或列。
依据此发明，在选择行或列时，存在多个表示最小值的行或列的场合，通过优先选择行编号或列编号小的一方，唯一决定表示最小值的行或列。
下一发明相关的数据传送组合决定方法，其特征在于上述发明中，在上述第1步骤中，发生外部因素时，通过将成为外部因素对象的行或列的计数值置换为最小值，来增大最初选择特定行或列的可能性。
依据此发明，发生外部因素时，通过将成为外部因素对象的行或列的计数值置换为最小值，来增大最初选择特定的行或列的可能性。
下一发明相关的数据传送组合决定方法，其特征在于上述发明中，在上述第1步骤中，发生外部因素时，通过将成为外部因素对象的行或列以外的计数值置换为0，来强制性选择特定的行或列。
依据此发明，发生外部因素时，通过将成为外部因素对象的行或列以外的计数值置换为0，来强制性选择特定的行或列。
下一发明相关的数据传送组合决定方法，其特征在于上述发明中，其对应有关处理顺序的多个优先级，备有多组表示针对上述N条输出线路的N条输入线路的数据传送请求候补的上述传送请求候补数据，适用于处理从多组格子中选择候补时的条件是对于所有格子的同一行及所有格子的同一列可选择的候补为1个的多个优先级的数据传送，其特征在于上述第1～第4步骤的反复处理从对应上位优先级的格子到对应下位优先级的格子依次执行，在上述第4步骤，删除对应上述第2步骤及第3步骤决定的该优先级的格子的行上的候补及列上的候补和对应该优先级下位的所有优先级的格子上述被决定的行上的候补及列上的候补。
依据此发明，在设定了有关处理顺序的多个优先级的场合，从对应上位优先级的格子向对应下位优先级的格子依次执行上述数据传送组合处理，进一步，全部删除选择决定了的行上及列上的候补时，删除对应该优先级的格子中选择决定的行上的候补及列上的候补和对应该优先级下位全部优先级的格子的上述被选择决定的行上的候补及列上的候补。
下一发明相关的数据传送组合决定方法，其特征在于上述发明中，在上述第2及第3步骤中，检索最小值时，候补数相同的场合，包含到比该优先级对应的格子1级或多级下位的优先级对应的格子，通过依次比较候补数、根据下位优先级候补的状态，决定组合。
依据此发明，检索最小值时，候补数相同的场合，包含到比该优先级对应的格子1级或多级下位的优先级对应的格子，通过依次比较候补数、根据下位优先级候补的状态，决定组合。
下一发明相关的数据传送组合决定方法，其使用表示针对N条输出线路的N条输入线路的数据传送请求候补的传送请求候补数据，决定从N条输入线路向N条输出线路传送数据时的数据传送组合，其特征在于包括第1步骤，按行作为在N行×N列格子的格子点中的候补数计数上述数据传送请求候补数据中的候补数；第2步骤，在上述计数结果为1以上的计数值中检索最小值，选择并存储1个表示该最小值的行；第3步骤，关于选择出的行中的候补，按列计数该候补存在的列中的候补数；第4步骤，在上述第3步骤计数结果为1以上的计数值中检索最小值，选择并存储1个表示该最小值的列；第5步骤，将在上述第2步骤及第4步骤决定的行上的候补及列上的候补全部删除，反复进行上述第1～第5步骤直到失去候补为止，作为上述数据传送时的数据传送组合决定在失去候补时刻存储的行、列组合。
依据此发明，作为在N行×N列格子的格子点中的候补数按行计数数据传送请求候补数据中的候补数，在该计数结果为1以上的计数值中检索最小值，选择并存储1个表示该最小值的行，关于选择出的行中的候补，按列计数该候补存在的列中的候补数，在上述计数结果为1以上的计数值中检索最小值，选择并存储1个表示该最小值的列，将上述决定的行上的候补及列上的候补全部删除，反复进行上述一系列处理直到失去候补为止，作为上述数据传送时的数据传送组合决定在失去候补时刻存储的行、列的组合。
下一发明相关的数据传送组合决定方法，其特征在于上述发明中，在上述第2及第4步骤中，分别选择行及列时，存在多个表示候补数为最小值的行及列的场合，采用循环法唯一决定表示最小值的行及列。
依据此发明，分别选择上述行及列时，存在多个候补数表示最小值的行及列的场合，采用循环法唯一决定表示最小值的行及列。
下一发明相关的数据传送组合决定方法，其特征在于上述发明中，在上述第2及第4步骤，寻找上述候补数最小的排列组合模式时的候补数比较处理中，将比较比特中的上位比特用作为上述候补数，将其下位比特用作为实施循环法用的比较值，对这些比较比特一次同时进行比较。
依据此发明，在寻找候补数最小的排列组合模式时候补数的比较处理中，将比较比特中的上位比特用作为上述候补数，将其下位比特用作为实施循环法用的比较值，对这些比较比特一次同时进行比较。
下一发明相关的数据传送组合决定方法，其特征在于上述发明中，在上述第2及第4步骤，分别选择行及列时，存在多个表示最小值的行及列的场合，通过优先选择行编号及列编号小的一方，唯一决定表示最小值的行及列。
依据此发明，分别选择行及列时，存在多个表示最小值的行及列的场合，通过优先选择行编号及列编号小的一方，唯一决定表示最小值的行及列。
下一发明相关的数据传送组合决定方法，其特征在于上述发明中，在上述第1步骤或第3步骤中，发生外部因素时，通过将成为外部因素对象的行或列的计数值置换为最小值，来增大最初选择特定行或列的可能性。
依据此发明，发生外部因素时，通过将成为外部因素对象的行或列的计数值置换为最小值，来增大最初选择特定行或列的可能性。
下一发明相关的数据传送组合决定方法，其特征在于上述发明中，在上述第1步骤或第3步骤，发生外部因素时，通过将成为外部因素对象的行或列以外的计数值置换为0，来强制性选择特定的行或列。
依据此发明，发生外部因素时，通过将成为外部因素对象的行或列以外的计数值置换为0，来强制性选择特定的行或列。
下一发明相关的数据传送组合决定方法，上述发明中，其对应有关处理顺序的多个优先级，备有多组表示针对上述N条输出线路的N条输入线路的数据传送请求候补的上述传送请求候补数据，适用于处理从多组格子中选择候补时的条件是对于所有格子的同一行及所有格子的同一列可选择的候补为1个的多个优先级的数据传送，其特征在于上述第1～第5步骤的反复处理从对应上位优先级的格子到对应下位优先级的格子依次执行，在上述第5步骤，删除对应上述第2步骤及第4步骤决定的该优先级的格子的行上的候补及列上的候补和对应该优先级下位的所有优先级的格子上述被决定的行上的候补及列上的候补。
依据此发明，在设定了有关处理顺序的多个优先级的场合，从对应上位优先级的格子向对应下位优先级的格子依次执行上述数据传送组合处理，进一步，全部删除被选择决定的行上及列上的候补时，删除对应该优先级的格子中被选择决定的行上的候补及列上的候补和对应该优先级下位全部优先级的格子的上述被选择决定的行上的候补及列上的候补。
下一发明相关的数据传送组合决定方法，其特征在于上述发明中，在上述第2及第4步骤中，检索最小值时，候补数相同的场合，包含到比该优先级对应的格子1级或多级下位的优先级对应的格子，通过依次比较候补数、根据下位优先级候补的状态，决定组合。
依据此发明，检索最小值时，候补数相同的场合，包含到比该优先级对应的格子1级或多级下位的优先级对应的格子，通过依次比较候补数、根据下位优先级候补的状态，决定组合。
下一发明相关的组合决定电路，其使用表示针对N条输出线路的N条输入线路的数据传送请求候补的传送请求候补数据，决定从N条输入线路向N条输出线路传送数据时的数据传送组合，其特征在于包括逻辑积电路，其分别求N×N比特的上述数据传送请求候补数据和表示1到N全部排列组合模式的N×N比特排列组合数据的逻辑积；个数运算部，其按每个上述多个排列组合模式、运算上述逻辑积成立的候补数；检索决定电路，其通过比较上述个数运算部的多个输出，检索候补数最大的排列组合模式，决定其中1个作为上述数据传送时的数据传送组合。
依据此发明，由逻辑积电路，分别求N×N比特的上述数据传送请求候补数据和表示1到N全部排列组合模式的N×N比特排列组合数据的逻辑积，由个数运算部对每个多个排列组合模式运算上述逻辑积成立的候补数，由检索决定电路通过比较个数运算部的多个输出，检索候补数最大的排列组合模式，决定其中1个作为上述数据传送时的数据传送组合。
下一发明相关的组合决定电路，其特征在于上述发明中，上述检索决定电路具有循环电路，其有多个候补数最大的排列组合模式时，采用循环法选择1个排列组合模式。
依据此发明，上述检索决定电路包括循环电路，有多个候补数最大的排列组合模式时，采用循环法选择1个排列组合模式。
下一发明相关的组合决定电路，其特征在于上述发明中，上述检索决定电路备有比较器，其将比较比特中的上位比特用作为上述候补数，将其下位比特用作为实施循环法用的比较值，通过一次同时比较这些比较比特，择一选择候补数最大的排列组合模式。
依据此发明，检索决定电路包括比较器，该比较器将比较比特中的上位比特用作为上述候补数，将其下位比特用作为实施循环法用的比较值，通过一次同时比较这些比较比特，择一选择候补数最大的排列组合模式。
下一发明相关的组合决定电路，其使用表示针对N条输出线路的N条输入线路的数据传送请求候补的传送请求候补数据，决定从N条输入线路向N条输出线路传送数据时的数据传送组合，其特征在于包括选择行列候补删除部，其从N×N比特的上述数据传送请求候补数据，删除与在上次组合决定结果所指定的行及列同一行及同一列的候补；行候补数计算部，其按行计数上述选择行列候补删除部输出数据中的候补数，作为在N行×N列格子点中的候补数；行用最小值比较器，其在上述行候补数计算部的计算结果中，检索1以上的最小值，选择1个表示该最小值的行；选择行非选择列候补删除部，其基于上述行用最小值比较器的选择行，从上述选择行列候补删除部的输出数据，删除在上述选择行不存在候补的列的候补；列候补数计算部，其基于上述选择行非选择列候补删除部的输出数据，按列计数各列中的候补数；列用最小值比较器，其在上述列候补数计算部的计数结果中，检索1以上的最小值，选择1个表示该最小值的行；选择结果保存寄存器，其存储上述行用最小值比较器及列用最小值比较器的各选择结果，向选择行列候补删除部作为上次组合决定结果输入其输出，向上述选择结果保存寄存器作为最终数据传送的组合结果输出，最大N组分别输入了上述行用最小值比较器及列用最小值比较器各选择结果时的选择结果保存寄存器的存储数据。
依据此发明，行候补数计算部作为在N行×N列格子的格子点中的候补数按行计数数据传送请求候补数据中的候补数，行用最小值比较器在上述计数的结果为1以上的计数值中检索最小值，选择1个表示该最小值的行。选择行非选择列候补删除部基于上述行用最小值比较器的选择行，从上述选择行列候补删除部的输出数据删除在上述选择行候补不存在的列的候补，列候补数计算部基于上述选择行非选择列候补删除部的输出数据，按列计数各列中的候补数，列用最小值比较器在上述列候补数计算部的计数结果中检索1以上的最小值，选择1个表示该最小值的行。选择结果保存寄存器存储上述行用最小值比较器及列用最小值比较器的各选择结果，向选择行列候补删除部作为上次组合决定结果输入其输出。选择行列候补删除部从输入的N×N比特的上述数据传送请求候补数据删除与在上次组合决定结果所指定的行及列同一行及同一列的候补。然后作为最终数据传送的组合结果输出当向上述选择结果保存寄存器最大N组分别输入了上述行用最小值比较器及列用最小值比较器各选择结果时的选择结果保存寄存器的存储数据。
下一发明相关的组合决定电路，其特征在于上述发明中，上述行用最小值比较器包括循环电路，其在有多个表示最小值的行时，采用循环法唯一决定表示最小值的行，上述列用最小值比较器包括循环电路，其在有多个表示最小值的列时，采用循环法唯一决定表示最小值的列。
依据此发明，行用最小值比较器及列用最小值比较器分别包括循环电路，在有多个表示最小值的行及列时，采用循环法唯一决定表示最小值的行。
下一发明相关的组合决定电路，其特征在于上述发明中，上述行用最小值比较器及列用最小值比较器在各比较处理中，将比较比特中的上位比特用作为上述候补数，将其下位比特用作为实施循环法用的比较值，一次同时比较这些比较比特。
依据此发明，上述行用最小值比较器及列用最小值比较器在各比较处理中，将比较比特中的上位比特用作为上述候补数，将其下位比特用作为实施循环法用的比较值，一次同时比较这些比较比特。
下一发明相关的组合决定电路，其特征在于上述发明中，上述行用最小值比较器在有多个表示最小值的行时，通过优先选择小的行编号，唯一决定表示最小值的行，上述列用最小值比较器在有多个表示最小值的列时，通过优先选择小的列编号，唯一决定表示最小值的列。
依据此发明，上述行用最小值比较器及列用最小值比较器在有多个表示最小值的行及列时，通过优先选择小的行编号，唯一决定表示最小值的行及列。
下一发明相关的组合决定电路，其特征在于上述发明中，还包括指定行优先选择部，其将上述行候补数计算部多行份计数结果中、对应外部输入信号指定行的行，置换最小值输入到上述行用最小值比较器；指定列优先选择部，其将上述列候补数计算部多列份计数结果中、对应外部输入信号指定列的列，置换最小值输入到上述列行用最小值比较器。
依据此发明，指定行优先选择部将上述行候补数计算部多行份计数结果中、对应外部输入信号指定行的行置换最小值输入到上述行用最小值比较器，同时指定列优先选择部将上述列候补数计算部多列份计数结果中、对应外部输入信号指定列的列置换最小值输入到上述列行用最小值比较器。
下一发明相关的组合决定电路，其特征在于上述发明中，包括将上述行候补数计算部多行份计数结果中、对应外部输入信号指定行的行计数结果原样输入到上述行用最小值比较器，同时将上述指定行以外的行计数结果置换为0的单元；将上述列候补数计算部多列份计数结果中、对应外部输入信号指定列的列计数结果原样输入到上述列用最小值比较器，同时将上述指定列行以外列的计数结果置换为0的单元。
依据此发明，在将上述行候补数计算部多行份计数结果中、对应外部输入信号指定行的行计数结果原样输入到上述行用最小值比较器的同时将上述指定行以外的行计数结果置换为0，同时在将列候补数计算部多列份计数结果中、对应外部输入信号指定列的列计数结果原样输入到上述列用最小值比较器的同时将上述指定列行以外的列计数结果置换为0。
下一发明相关的组合决定电路，其对应有关处理顺序的多个优先级，备有多组表示针对N条输出线路的N条输入线路的数据传送请求候补的传送请求候补数据，适用于处理从所有组的传送请求候补数据的同一行及同一列可选择的候补各为1个的多个优先级的数据传送，决定从N条输入线路向N条输出线路传送数据时的数据传送组合的组合决定电路，其特征在于包括选择行列候补删除部，其从多个优先级份的上述数据传送请求候补数据，删除并输出与在上次组合决定结果所指定的优先级及该优先级下位的所有优先级中上次组合决定结果指定的输入线路及输出线路同一输入线路及同一输出线路的候补；级选择部，其从上述选择行列候补删除部的输出，选择至少1个优先级方面的数据传送请求候补数据，按照从上位优先级到下位优先级的顺序、每次决定各优先级数据传送的组合，都反复执行与表示选择了该选择出的数据传送请求候补数据的优先级的级数据一起输出的动作；行候补数计算部，其作为在N行×N列格子的格子点中的候补数按行计数由上述级选择部所输出的1个优先级数据传送请求候补数据中的候补数；行用最小值比较器，其在上述行候补数计算部的计数结果中，检索1以上的最小值，选择1个表示该最小值的行；选择行非选择列候补删除部，其基于上述行用最小值比较器的选择行，从由上述级选择部所输出的1个优先级的数据传送请求候补数据，删除上述选择行中不存在候补的列的候补；列候补数计算部，其基于上述选择行非选择列候补删除部的输出数据，按列计数各列中的候补数；列用最小值比较器，其在上述列候补数计算部的计数结果中，检索1以上的最小值，选择1个表示该最小值的行；选择结果保存寄存器，其将上述行用最小值比较器及列用最小值比较器的各选择结果与来自上述级选择部的上述级选择数据一起存储，将其输出作为上次的组合决定结果向选择行列候补删除部输入，其作为上述数据传送的组合结果输出上述选择结果保存寄存器中的最终存储数据。
依据此发明，在用于处理多个优先级的数据传送的组合决定电路中，选择行列候补删除部，从多个优先级份的数据传送请求候补数据删除与在上次组合决定结果所指定的优先级及该优先级下位的所有优先级中上次组合决定结果指定的输入线路及输出线路同一输入线路及同一输出线路的候补；级选择部，从选择行列候补删除部的输出，选择至少1个优先级方面的数据传送请求候补数据，按照从上位优先级到下位优先级的顺序、反复执行与表示选择了该选择出的数据传送请求候补数据的优先级的级数据一起输出的动作。行候补数计算部，按行计数由级选择部所输出的1个优先级数据传送请求候补数据中的候补数，作为在N行×N列格子的格子点中的候补数；行用最小值比较器，在行候补数计算部的计数结果中，检索1以上的最小值，选择1个表示该最小值的行。选择行非选择列候补删除部，基于行用最小值比较器的选择行，从由上述级选择部所输出的1个优先级的数据传送请求候补数据，删除上述选择行中候补不存在的列的候补；列候补数计算部，基于选择行非选择列候补删除部的输出数据，按列计数各列中的候补数；列用最小值比较器，在上述列候补数计算部的计数结果中，检索1以上的最小值，选择1个表示该最小值的行。选择结果保存寄存器，将上述行用最小值比较器及列用最小值比较器的各选择结果与来自上述级选择部的上述级选择数据一起存储，将其输出作为上次的组合决定结果向选择行列候补删除部输入，其作为上述数据传送的组合结果输出上述选择结果保存寄存器中的最终存储数据。
下一发明相关的组合决定电路，其特征在于上述发明中，上述行用最小值比较器及列用最小值比较器中，在检索最小值时，候补数相同的场合，包含到比该优先级对应的格子1级或多级下位的优先级对应的格子，通过依次比较候补数，分别选择表示最小值的行及列。
依据此发明，行用最小值比较器及列用最小值比较器在检索最小值时，候补数相同的场合，包含到比该优先级对应的格子1级或多级下位的优先级对应的格子，通过依次比较候补数，分别选择表示最小值的行及列。
图1是说明本发明实施方式1顺序用的图。
图2是例示本发明实施方式1相关组合决定电路的框图。
图3是说明本发明实施方式2的组合决定算法用的工序图。
图4是说明本发明实施方式2的组合决定算法用的工序图。
图5是例示本发明实施方式2相关组合决定电路的框图。
图6是例示本发明实施方式2相关的其它组合决定电路的框图。
图7是说明用于图6所示的组合决定电路比较器下位n比特的RR值变换式用的图。
图8是说明使图6所示的组合决定电路比较器的比较结果返回变换前的数据编号复原式用的图。
图9是例示本发明实施方式3相关组合决定电路的框图。
图10是例示本发明实施方式4相关组合决定电路的框图。
图11是例示本发明实施方式4相关的其它组合决定电路的框图。
图12是表示从各输入端口向各输出端口不均匀通信量的输入比率的图。
图13是表示关于将本发明方法用于8×8通信交换装置的场合、基于计算机模拟的评价结果的图。
图14是说明按照现有SRR方式的交换组合决定顺序用的工序图。
图15是表示在图14的传送等待数据组合中、实现最大数数据传送的组合结果和输入输出线路形式的图。
图16是表示实现最大数数据传送的输入输出线路形式的图。
图17是基于其它RR值、执行现有SRR方式的交换组合决定顺序时的工序图。
符号说明10 组合决定电路；11 逻辑积电路；12 个数算出部；13 逻辑积成立数运算部；14 比较RR部；15 选择器；16 寄存器；21 选择行列候补删除部；22 行候补数计算部；23 最小值比较器；24 译码器；25 选择行非选择列候补删除部；26 列候补数计算部；27 最小值比较器；28 选择结果保存寄存器；30 n比特寄存器；31 N×n比特寄存器；32、33 最小值比较RR电路；40 指定行优先选择部；41 指定列优先选择部；50 选择行列候补删除部；51 级选择部；52 选择结果保存寄存器；60 级选择部；61 最小值比较RR电路。
实施方式下面参照附图详细说明本发明相关的数据传送组合决定方法及组合决定电路的最佳实施方式。
实施方式1.
图1概念表示本发明实施方式1的组合决定算法。如图1(a)所示，将N×N数据交换装置置换为N×N格子点模型。例如，使N行对应N信道的输入线路，使N列对应N信道的输出线路。
图1(b)表示4行4列格子点模型，这种场合，在1行1列、1行2列、1行3列、2行1列、2行3列、3行1列、3行4列、4行3列、4行4列的格子点存在着各输入输出线路传送等待数据的候补。
在该实施方式1中，为了使用这种格子点模型、解答数据交换所要求的上述「有N行×N列的N2个格子点，在可选择其中任意格子点的状态时，在只能选择N行×N列的各行及各列中最大1个候补的条件下，选择最大数的格子点」这一命题，准备了全部1到N的数字排列用排列组合(组合数＝N的阶乘个(N！))模式，取所有这些排列组合模式与排列在格子点中的候补的逻辑积，寻找出输出为1即逻辑积成立的候补数最大的排列组合模式，选择了其中的1个。
图1(c)表示排列1到4的数字用的4行4列排列组合模式，这种场合的组合模式数为4的阶乘(4！)＝24。
图1(d)表示选取图1(b)所示格子点中排列的候补模式与图1(c)所示全部排列组合模式的逻辑积。
如图1(e)所示，寻找上述逻辑积成立的候补数最大的排列组合模式，选择其中1个。图1的场合，2组为最大数「4」，选择其中1组。
在该实施方式1中，选取逻辑积的排列组合模式数按N阶乘增加。为此，软件暂且不提，为了加快速度，需要用硬件实现的场合，预计达到N＝6为现实的值。基本上N越增加，电路规模越爆炸性增大，作为基本方式不变。
图2表示4×4场合的组合决定电路的硬件构成例。该图2所示的组合决定电路完全可以只由组合电路构成，用于表示作为输入数据的全部输入输出线路传送等待数据有无的信息到齐一定时间后，输出选择、决定的输入输出线路的组合。
图2所示的组合决定电路10备有有(16×排列组合的模式数)个逻辑积电路11及个数算出部12的逻辑积成立数运算部(PTNAND)13、进行比较及RR动作的比较RR部(CNTCMP)14和从24个选择1个的选择器(PTNSLCT)15。另外，作为RR用的外部电路备有5比特的寄存器16。
输入输出接口如下。
输入信号线(16比特)dataw[41][41]为表示N个输入线路对N个输出线路的数据传送请求候补的传送请求候补数据。上位的[41]表示输入线路；下位的[41]表示输出线路，用[41][41]表示4×4的行列。在各16比特中，1有数据；0无数据。
输出信号线(16比特，组合的选择结果)datar[41][41]上位的[41]表示输入线路；下位的[41]表示输出线路，用[41][41]表示4×4的行列。在各16比特中，1选择；0非选择。
例如，将图1(b)所示的输入输出模式表现为列单位的场合(纵向看的场合)，为dataw[41][41]＝1110.1000.1101.0011b。
尾标的“b”意味表示二进制数。
另外，将图1(b)所示的输入输出模式表现为行单位的场合(横向看的场合)，为dataw[41][41]＝1110.1010.1001.0011b。
在逻辑积成立数运算部(PTNAND)13中，上述16比特的输入信号线dataw[41][41]和16比特排列组合的模式ptn[n][41][41]分别被输入到16个逻辑积电路11。16个逻辑积电路11只准备了排列组合的模式数份(该场合24个)。
排列组合模式ptn[n][41][41]用16比特表示图1(c)所示的1个4×4排列组合模式。ptn[n][41][41]有以下所示的24个固定值的排列组合模式，这些24个排列组合模式被同时输入逻辑积电路11。
此如ptn[1][41][41]＝0001.0010.0100.1000bptn[2][41][41]＝0001.0001.1000.0100b.
.
.
.
ptn[24][41][41]＝1000.0100.0010.0001b使排列1到4的数字时的排列组合模式数值化了。这样，ptn[n][41][41]是具有表示1到N所有排列组合模式的N阶乘个模式数的N×N比特的排列组合数据。
16比特逻辑积电路11对每条信号线执行以下逻辑积，将其输出d_ptn[n][41][41]输入到个数算出部12。
向d_ptn[n][41][41]＝dataw[41][41]&ptn[n][41][41]逻辑积电路11同时输入上述24个排列组合的模式ptn[n][41][41]，因此，得到24套d_ptn[n][41][41]。
个数算出部12按照下式对24套d_ptn[n][41][41]分别执行运算上述逻辑积成立的即逻辑积输出为1的行方向候补个数(或行方向候补个数)的处理。
d_cnt[n][31]＝d_ptn[n][1][1]|d_ptn[n][1][2]|d_ptn[n][1][3]|d_ptn[n][1][4]+d_ptn[n][2][1]|d_ptn[n][2][2]|d_ptn[n][2][3]|d_ptn[n][2][4]+d_ptn[n][3][11]|d_ptn[n][3][2]|d_ptn[n][3][3]|d_ptn[n][3][4]+d_ptn[n ][4][1]|d_ptn[n][4][2]|d_ptn[n][4][3]|d_ptn[n][4][4]在这里，“|”为表示逻辑和的符号。d_cnt[n][31]值可取得0到4的值，因此，d_cnt为3比特幅。
接着，在比较RR部(CNTCMP)14中，对输入的24套d_cnt值进行比较选拔，输出结果最大的d_cnt值的编号n。作为比较结果cmpr。
在这里，取得最大值时，有时几个d_cnt值变为最大值且为同一值，因此，这时，在比较RR部14中，应用RR方式，唯一决定了1个d_cnt值。
在这时的RR中，例如d_cnt表示值最大值的n有多个时，当存储上次决定的n、将其设为np，则d_cnt值成为最大的n中、最高优先np+1；次优先np+2、…、N、1、2、…；最低优先np，按照该优先位次决定n。
这里，在比较RR部14中，必须进行对输入的多个d_cnt值进行比较选拔、选择最大值的处理；选择结果为多个时，必须进行为最终唯一集中选择结果的RR处理。因此，这时，在比较RR部14中，通过扩展比较比特长，将比较比特中的上位比特变为d_cnt值，将其下位比特变为实现RR方式用的比较值，对这些一次同时进行比较，得出结果，由此，不遵循多个时钟步骤等即可完成高速处理。
即这种场合，比较对象为24个，因此，RR值需要表示1～24的值。即RR的比特幅需要5比特。从而，表示实际比较值的决定组合数(1～4)用的上位3比特加上RR用的下位5比特，合计为8比特比较值。上次决定结果为s(s1、2、…、24)时，应是下一最优先的d_cnt为第s+1号。在这里检索最大值，因此，第s+1号的d_cnt的下位5比特为24，第s+2号的d_cnt的下位5比特为23，结果，下位的5比特可以如下。
上位3比特下位5比特d_cnt[1]sd_cnt[2]s-1d_cnt[s]1d_cnt[s+1]24d_cnt[s+2]23d_cnt[24]s+1这样，同时实施求决定组合数最大值的比较和唯一求结果用的RR顺序，结果，常是一边维持平等性一边随时输出唯一决定的。但是，这种场合，关于RR值，为了利用上次的决定结果，需要将上次的决定结果闩锁于寄存器16、将其向内部反馈的电路。
这样最终得到的排列组合模式的编号cmpr被输入到选择器(PTNSLCT)15，作为选择信号sel。向选择器15输入逻辑积电路11的16比特输出d_ptn[n][41][41]的分路输出，作为信号ps_ptn，选择器15选择对应由选择信号sel所示编号的ps_ptn，作为输出信号datar[41][41]输出。这样，可传送的输入输出线路的组合结果被输出作为datar[41][41]。
这样，在该实施方式1中，通过将输入输出线路传送等待数据的候补与有N阶乘个的排列组合的全部模式进行总体比较确认，采用了选择1个可传送最多数据的组合的方式，因此，能够最大提高交换装置的数据传送能力。
另外，在上述实施方式1中，对输入输出信道数相同的N×N格子点模型进行了说明，输入输出信道数不同的N×M格子点模型可以考虑作为max(N，M)＝K时K×K格子点模型的一部分，因此，可以考虑为被包含于上述N×N格子点模型，可以直接应用上述组合决定算法。这对后述的实施方式2～4也同样适用。
实施方式2.
下面，使用图3～图8说明本发明的实施方式2。在前面的实施方式1中，需要对全部相当于N阶乘个的排列组合进行总体确认，但该排列组合数当N值稍一增加就急剧增大，因此，现状N达到6(6！＝720)是现实的，应用于一般交换装置(线路数8～64程度)比较困难。实际上，交换装置容纳线路数多为相当于2的幂，因此，实际多为N＝4。
因此，在该实施方式2中，注意每1次决定顺序后被删除的传送等待数据的候补数，通常采用使其变为最小那样决定输入输出线路组合的方式。在该实施方式2中，采用如下算法。
步骤(1)按每行每列计数存在于N行×N列格子点中的候补数；步骤(2)在计数的结果为1以上的值中检索最小值，选择1个表示该值的行或列；步骤(3)关于选择出的行或列中的候补，在存在该候补的列或行的候补数中检索最小值，选择1个表示该值的列或行；步骤(4)存储按上述(2)及(3)的顺序决定的行、列的组合；
步骤(5)将决定了的行、列上的候补全部删除，再分别计数尚未决定的行及列的候补数，反复进行(2)以后的处理到失去候补为止；步骤(6)将失去候补时刻所存储的行、列组合作为最终输入输出线路的组合结果。
另外，在上述(2)(3)顺序中，检索最小值时，不是以行及列全部计数值作为检索对象，采用的顺序是最初先检索行的计数值、决定行；然后在对应存在于该行中的候补的列中，决定表示最小计数值的列，从而，有效、高速地选择表示最小值的列或行。
使用图3说明上述实施方式2的算法。在图3中，输入输出线路传送等待数据的组合与图14或图17相同、RR上次决定值与图14状态相同。这种场合，通过进行上述步骤(1)，按每行、列计算输入输出线路的传送等待数据候补数。这种场合，输入线路#1、#2、#3、#4的传送等待数据候补数(各行的等待候补数)为3、2、2、2，输出线路#1、#2、#3、#4的传送等待数据候补数(各列的等待候补数)为3、1、3、2。
另外，有多条最小值相同的输入线路时，图3(a)～(e)各下部所示的RRa为选择1条输入线路用的RR值；有多条最小值相同的输出线路时，写于输入侧各方块内的数值「4、1、2、2」(RRb)为选择1条输出线路用的RR值。
接着，执行步骤(2)的顺序，在输入线路侧(行)的等待候补数中选择1个最小值。这种场合，如图3(b)所示，当比较输入线路侧的候补数，则候补数为2的输入线路#2、#3及#4为具有最小值的输入线路。为了从其中选择1个，利用RR值RRa(＝3)，结果输入线路#4首先被选择。为了使输入线路#4变为最低优先度，RRa为RRa＝4。
下面执行步骤(3)的顺序，通过对选择的行(输入线路#4)指定的多个列(输出线路)的等待候补数进行比较，选择1个指定最小等待候补数的列(输出线路)。这种场合，如图3(c)所示，输入线路#4的2个传送等待数据的地址为输出线路#3和#4，因此，当对这些线路的候补数进行同样比较，则输出线路#3的候补数为3、输出线路#4的候补数为2，输出线路#4的候补数最小且是唯一的，因此，按照第1次决定顺序决定输入线路#4与输出线路#4的组合(图3(d))。这种场合，输出线路#4被选择，因此，为了使输出线路#4变为最低优先度，输入线路#4的RR值RRb被设为RRb＝4。
然后，通过执行上述步骤(4)(5)的顺序，与输入线路#4和输出线路#4有关连的候补中除决定了的以外全部删除。这种场合，如图3(d)(e)所示，输入线路#4-输出线路#3、输入线路#3-输出线路#4的候补被删除。通过该删除，如图3(e)所示，输入线路侧的等待候补数#1为3、#2为2、#3为1、#4为0；输出线路侧的等待候补数#1为3、#2为1、#3为2、#4为0。
在第2次决定顺序中，首先，选择候补数最少的输入线路#3作为输入线路。输入线路#3指定的输出线路只是输出线路#1，因此，在第2次决定顺序中，选择输入线路#3与输出线路#1的组合(图3(f))。为了使输入线路#3变为最低的优先度，RRa被设为3；另外，为了使输出线路#1变为最低的优先度，输入线路#3的RRb被设为1。与输入线路#3和输出线路#1有关连的候补中除决定了的以外，这种场合，输入线路#1-输出线路#1、输入线路#2-输出线路#1的组合被删除。通过该删除，如图3(g)所示，输入线路侧的等待候补数#1为2、#2为1、#3为0、#4为0；输出线路侧的等待候补数#1为0、#2为1、#3为2、#4为0。
在第3次决定顺序中，首先，选择候补数最少的输入线路#2作为输入线路。输入线路#2指定的输出线路只是输出线路#3，因此，在第3次决定顺序中，选择输入线路#2与输出线路#3的组合(图3(h))。为了使输入线路#2变为最低优先度，RRa被设为2；另外，为了使输出线路#3变为最低优先度，输入线路#2的RRb被设为3。与输入线路#2和输出线路#3有关连的候补中，除决定了的以外，这种场合，输入线路#1-输出线路#3的组合被删除。通过该删除，如图3(i)所示，输入线路侧的等待候补数#1为1、#2为0、#3为0、#4为0；输出线路侧的等待候被数#1为0、#2为1、#3为0、#4为0。
在第4次决定顺序中，如图3(j)所示，选择输入线路#1与输出线路#2的组合。为了使输入线路#1变为最低优先度，RRa被设为1；另外，为了使输出线路#2变为最低优先度，输入线路#1的RRb被设为2。
在这里，确认在各决定阶段被删除的候补数如下。
图3(d)→图3(e)2条图3(f)→图3(g)2条图3(h)→图3(i)1条可见，被删除的候补条数与在RR方式中决定4条输入输出线路的图17的场合相同。这样，在该实施方式2中，通过尽量减少删除的候补数，可以决定更多的输入输出线路的组合。实际上，如果根据实施方式2的方法，4×4的场合，在RR值的全部组合中，必定决定4个输入输出线路的组合。即，可以达到图15(a)(b)某一个选择结果。这样的结果也能够用计算机对所有模式试行来得到。
顺便提一下，图3的结果相当于图15(b)的结果，但如果从图3(j)RR值的状态，到相同传送等待数据的状态，如果进行上述实施方式2的方法，如图4(a)～(h)所示，可以得到图15(a)的结果。
使用图4(a)～(h)简单说明其动作。最初，在输入线路侧(行)的等待候补数中，选择1个最小值。这种场合，候补数为2的输入线路#2、#3及#4为具有最小值的输入线路。因为是RR值RRa(＝1)，所以输入线路#2首先被选择(图4(a))。
接着，通过对选择的行(输入线路#2)指定的多个列(输出线路)的等待候补数进行比较，选择1个指定最小等待候补数的列(输出线路)。这种场合，如图4(b)所示，输入线路#2的2个传送等待数据的地址为输出线路#1和#3，因此，当对这些线路的候补数进行同样比较，则输出线路#1的候补数为3、输出线路#3的候补数为3，数量相同。参照输入线路#2的RR值RRb(＝3)，可知输出线路#1的优先度比输出线路#3高。从而，按照第1次决定顺序决定输入线路#2与输出线路#1的组合(图4(b))。这种场合，选择了输入线路#2，因此，为了使输入线路#2变为最低优先度，RRa被设为RRa＝2。另外，选择了输出线路#1，因此，为了使输出线路#1变为最低优先度，输入线路#2的RR值RRb被设为RRb＝1。
然后，与输入线路#2和输出线路#1有关连的候补中，除决定了的以外，全部删除。这种场合，如图4(b)(c)所示，输入线路#2-输出线路#3、输入线路#1-输出线路#1、输入线路#3-输出线路#1的候补被删除。通过该删除，如图4(c)所示，输入线路侧的等待候补数#1为2、#2为0、#3为1、#4为2；输出线路侧的等待候补数#1为0、#2为1、#3为2、#4为2。
在第2次决定顺序中，首先，选择候补数最少的输入线路#3作为输入线路。输入线路#3指定的输出线路只是输出线路#4，因此，在第2次决定顺序中，选择输入线路#3与输出线路#4的组合(图4(d))。为了使输入线路#3变为最低优先度，RRa被设为3；另外，为了使输出线路#4变为最低优先度，输入线路#3的RRb被设为4。与输入线路#3和输出线路#4有关连的候补中，除决定了的以外，这种场合，输入线路#4-输出线路#4的组合被删除。通过该删除，如图4(e)所示，输入线路侧的等待候补数#1为2、#2为0、#3为0、#4为1；输出线路侧的等待候补数#1为0、#2为1、#3为2、#4为0。
在第3次决定顺序中，首先，选择候补数最少的输入线路#4作为输入线路。输入线路#4指定的输出线路只是输出线路#3，因此，在第3次决定顺序中，选择输入线路#4与输出线路#3的组合(图4(f))。
为了使输入线路#4变为最低优先度，RRa被设为4，另外，为了使输出线路#3变为最低优先度，输入线路#4的RRb被设为3。与输入线路#4和输出线路#3有关连的候补中，除决定了的以外，这种场合，输入线路#1-输出线路#3的组合被删除。通过该删除，如图4(g)所示，输入线路侧的等待候补数#1为1、#2为0、#3为0、#4为0；输出线路侧的等待候补数#1为0、#2为1、#3为0、#4为0。
在第4次决定顺序中，如图4(h)所示，选择输入线路#1与输出线路#2的组合。为了使输入线路#1变为最低优先度，RRa被设为1，另外，为了使输出线路#2变为最低优先度，输入线路#1的RRb被设为2。
图5表示实现上述实施方式2的算法用的电路结构。其中，在上述图3或图4的说明中，选择输入线路(或输出线路)、存在候补数相同的输入线路(或输出线路)时，采用RR方式，选择1条输入线路(或输出线路)，而在图5的电路中，存在候补数相同的输入线路(或输出线路)时，优先选择输入线路编号(或输出线路编号)小的一方。
图5所示的组合决定电路10备有选择行列候补删除部21、行候补数计算部22、行用最小值比较器23、译码器24、选择行非选择列候补删除部25、列候补数计算部26、列用最小值比较器27和选择结果保存寄存器28。
在图5中，输入输出接口如下。
输入信号线(N×N比特)dataw[N1][N1]为表示针对N条输出线路的N条输入线路的数据传送请求候补的传送请求候补数据。上位的[N1]表示输入线路；下位的[N1]表示输出线路；用[N1][N1]表示N×N的行列。在各比特中，1有数据；0无数据。
输出信号线(N×n比特、组合的选择结果)datar[N1][n1]上位的[N1]表示输入线路；下位的[n1]表示输出线路；用[N1][n1]表示N×n的行列。
时钟脉冲CLK一次决定中最大需要N时钟脉冲。
输入信号为表示数据有无的dataw和时钟脉冲CLK。输入dataw的数据形式与前面的实施方式1相同。象前面的实施方式1一样，输出datar的数据形式不是在格子点设置比特，而是按每行给予列编号。在该组合决定电路10中，关于数值，全部从1算起，0意味着无效。输出datar的意思是，给予每行的数值如果是1～N的值，则该行存在被选择的候补，该数值表示列编号；给予每行的数值为0时，说明该行没有选择候补。
另外，在图5中，n为表示数值1～N所需要的比特数。由于数值的内容基本上不是0到N-1，而是1到N，表示将结果作为数值表示所需要的比特数的n值用注释示于图内右下方。设定为N≤2(n-1)，但实现时一般为N＝2n-1。N＝4时，例如为n＝3。
选择行列候补删除部21用于对已选择的行及列的候补进行全部删除处理，从由选择结果保存寄存器28所输出的dataSel的内容中检索选择完毕的行及列，进行了将输入的dataw中对应的行及列的值变更为0的处理。例如，在图1(b)的格子点模型中，当dataSel表示选择了2行3列时，2行的所有候补和3列的所有候补则被变更为0。
使在该选择行列候补删除部2 1的处理公式化如下。
dataDel＝dataw，其中施加以下变更；if dataSel[i]＞0 then dataDel[i]＝0 (行0化)if dataSel[i]＝j then dataDel[k][j]＝0 (列0化)(i，j、k＝1，2，…，N)另外，dataSel[i]表示n比特(不是N比特)的数值，数值0～N的值有效，0时表示尚未决定。
在选择行列候补删除部21的处理，需要按公式进行循环处理，但用逻辑电路实现它的场合，需要译码器、选择器及0化用逻辑积等的组合电路。在第1次决定顺序中，dataSel的内容当然全部为0，因此，dataw的内容直接被输出到dataDel。选择行列候补删除部21的输出dataDel被输入到行候补数计算部22及选择行非选择列候补删除部25。
行候补数计算部22是对各行计算候补数的块。使在行候补数计算部22的处理公式化如下。cLine[i]＝dataDel[i][1]+dataDe[i][2]+…+dataDel[i][N](i＝1，2，…，N)由行候补数计算部22计算的关于各行的候补数计算结果cLine被原样输入到最小值比较器23。
最小值比较器23在输入的N个cLine[i]中，选择1个最小的，将其i值向selL输出。这时，不把cLine[i]＝0的作为比较对象。所有cLine[i]为0时，selL输出0。使它与电路实现图像一起公式化如下。
if cLine[i]＝0 then cLineS[i][2n+i]＝1else cLineS[i][2n+1]＝0cLineS[i][2nn+1]＝cLine[i]，cLineS[i][n1]＝i(i＝1，2，3，…，N)cLineR＝min(cLineS[1]，cLineS[2]，…，cLineS[N])if cLineR[2n+]＝0 then selL＝cLineR[n1]else selL＝0为了使cLine中为0的无效，最初cLine[i]为0的场合，在实际进行比较用的比特列cLineS的最上位比特设置1，一定要成为最大值中的1个。而且，在最下位n比特插入表示行序号的值(行编号)，在cLine[i]即使有多个相同值，最终也能够根据该最下位的值唯一决定。这样，确认被选择的cLineS即cLineR的最上位比特时，只要设成1，就意味候补完全失去、为无效，因此，可以向selL输出0，最上位比特如果是0，则向selL输出相当于行编号的cLineR的最下位n比特。
进行比较用的比特列cLineS[i]按照2n+1比特幅形成下面的比特排列。
MSB cLineS[i][2n+1]＝cLine[i]＝0时为1、1时为0 cLineS[i][2nn+1]＝cLine[i][n1]LSB cLineS[i][n1]＝i这种场合，在最小值比较器23中，表示最小值的cLine[i]有多个时，优先选择行编号小的一方。最小值比较器23的n比特输出selL被输入到译码器24，在这里被译码为N比特。
译码器24的输出decL表示在selL为0时，所有比特变为0，没有被选择的。使在译码器24的处理公式化如下。
if selL＝i then decL[i]＝1else decL[i]＝0(i＝1、2、3、…、N)译码器24的输出decL被分成2路，一路被输入到选择行非选择列候补删除部25，另一路被输入到选择结果保存寄存器28。
下面说明选择行非选择列候补删除部25。在选择行非选择列候补删除部25，使用译码器24的输出decL，确认有无被选择的行的候补，在被选择的行存在候补的场合，全部删除候补不存在的列的候补。即其后在最小值比较器27进行的比较处理中，在被选择的行存在候补的场合，必须进行从候补存在的列选择有最小候补数的列的处理，但关于被选择的行，即使在候补不存在的列，在其它没有被选择的行中也可能存在着候补。对在其它没有被选择的行存在着候补的列，必须从在最小值比较器27比较处理的对象中除去，因此，在选择行非选择列候补删除部25，在被选择的行，要使无候补列的候补0化。在最小值比较器27的比较处理中，0被忽略不计。例如在图1(b)的格子点模型中，设decL表示被选择了2行，2行中无候补的2列的候补及4列的候补全部被0化。
使选择行非选择列候补删除部25的动作公式化如下。
dataCol＝dataDel，其中施加以下变更if dataDel[decL][j]＝0 then dataCol[i][j]＝0(i、j＝1，2，3，…，N)列候补数计算部2 6使用选择行非选择列候补删除部25的输出dataCol，对各列计算候补数，将计算的各列候补数值cClm向最小值比较器27输入。使在列候补数计算部26的处理公式化如下。cClm[j]＝dataCol[1][j]+dataCol[2][j]+…+dataCol[N][j](j＝1，2，…，N)最小值比较器27选择值不是0的cClm中最小的，将其列编号向selC输出。这种场合，最小值比较器27采用了与最小值比较器23相同的电路结构。使其处理内容公式化如下。
if cClm[j]＝0 then cClmS[j][2n+1]＝1else cClmS[j][2n+1]＝0cClmS[j][2nn+1]＝cClm[j]，cClmS[j][n1]＝j(j＝1，2，3，…，N)cClmR＝min(cClmS[1]，cClmS[2]，…，cClmS[N])if cClmR[2n+1]＝0 then selC＝cClmR[n1]else selC＝0这种场合，在最小值比较器27中，与最小值比较器23相同，表示不是0的最小值的cClm有多个时，优先选择列编号小的。该selC被输入到选择结果保存寄存器28。
选择结果保存寄存器28备有多个(N个)寄存器，在根据前面得到的译码器24的输出decL所选择的寄存器，保存作为列信息提供的selC的值。选择结果保存寄存器28的输出，作为dataSel被输入到选择行列候补删除部21，同时被作为输入输出线路的决定结果datar输出。其动作公式化表示如下。这种场合，作为寄存器、使用了D型激励触发器。
reg[N1][n1]；reg.CLK＝CLK，reg[i][m].D＝selC[m]，datar＝reg.Q，reg[i][m].EN＝decL[i]
(i＝1，2，3，…，N)，(m＝1，2，…，n)另外，reg.CLK表示寄存器的时钟脉冲；reg.D表示寄存器的数据输入；reg.Q表示寄存器的保存数据输出；reg.EN表示寄存器的正逻辑激励输入。
这样，选择结果保存寄存器28前段各组合电路的内容稳定每经过足够的时间都输入时钟脉冲CLK，因此，可以对每个被选择的行决定最合适的列，选择行列候补删除部21的输出dataDel中失去候补或者在输入了N次时钟脉冲的时刻，结束组合决定顺序。
接着，图6表示实现前面图3或图4所示方式用的电路结构。即在图6所示的组合决定电路10中，选择输入输出线路、存在候补数相同的输入输出线路时，采用RR方式，选择1条输入输出线路。
在图6所示的组合决定电路10中，关于选择行列候补删除部21、行候补数计算部22、译码器24、选择行非选择列候补删除部25、列候补数计算部26及选择结果保存寄存器28，功能与前面图5所示的相同。
在该图6的组合决定电路10中，附加了n比特寄存器30、N×n比特寄存器31，同时为了在最小值比较RR电路32及33可能RR，在图5的最小值比较器23及27附加了RR功能。
从图3或图4的说明也可以明白，与选择行的RR值(RRa)1个相对应，选择列用的RR值(RRb)最好每行都有，因此选择列用的RR值设有N个。而且，关于选择列时使用的RR值，利用行的选择结果decL，从N×n比特寄存器31选择了使用的RR值寄存器。
首先，使行选择用最小值比较RR电路32的动作和保存RR值用的n比特寄存器30的动作公式化，表示如下。
<pre listing-type="program-listing"><![CDATA[ if cLine[i]＝0 then cLineS[i][2n+1]＝1 else cLineS[i][2n+1]＝0 cLineS[i][2nn+1]＝cLine[i]，cLineS[i][n1]＝((N+i-s-1)％N)+1 (i＝1，2，3，…，N) GLineR＝min(cLineS[1]，cLineS[2]，…，cLine8[N]) if cLineR[2n+1]＝0 then selL＝((cLineR[n1]+s-1)％N)+1else selL＝0]]></pre>n比特寄存器30使用了D型激励触发器。
reg[n1]；reg.CLK＝CLK，reg[m].D＝selL[m]，s＝reg.Q，reg.EN＝(selL＞0)(m＝1，2，…，n)关于最小值比较RR电路32，作为比较器的实现方式与图5的最小值比较器23相同，唯一不同的是用于cLineS下位n比特的内容，使用((N+i-s-1)％N)+1。在这里，“％”是返回左边数值除以右边数值时余数的算符。在上述公式中，为了使最初括弧内不成为负数，加上了N，但是，当在电路上生成无有效范围n比特符号运算电路，从小的数值减大的数值时，自动借位，因此，无须加N。
当实际在((N+i-s-1)％N)+1从i＝1开始使用，变成图7所示的值。这里采用的RR方式中，相当于上次决定结果的对象在这次最优先位次降低、下一对象最优先位次提高。寻找最小值，作为比较结果，因此，最优先位次高的对象的RR值为最小值(＝1)，相当于上次决定结果的对象必须是最大值(＝N)。其间需要依次循环。由图7可知，上述式((N+i-s-1)％N)+1满足了这一要求。
另一方面，关于比较结果，图5的最小值比较器2 3的场合，可以直接利用cLineS的下位n比特，但图6的最小值比较RR电路32的场合，如上所述使用了变换的值，因此需要复原。
那是((cLineR[n1]+s-1)％N)+1式。将该式与上述一样实际计算一下，将得出图8所示那样的结果。((cLineR[n1]+s-1)％N)+1的值正好与i一致。由此可见，以最小比较实施RR方式，准确无误地得到其后被选择的行的编号。
关于RR值保存用n比特寄存器30，基本上在selL与s之间只插入寄存器。其中reg.EN＝(selL＞0)的意思是，selL大于0时，输入1；selL为0时，输入0，由此，最小值比较RR电路32的输出结果为0、即比较结果无效时，不改变寄存器。
下面说明列选择用最小值比较RR电路33及N×n比特寄存器31。
最小值比较RR电路33的结构与上述行选择用最小值比较RR电路32完全相同，其说明省略。外部，在保存RR值用N×n比特寄存器31中，根据译码器24的输出decL，设有选择对应的寄存器的选择器。在N×n比特寄存器31使用了D型激励触发器。使其动作公式化表示如下。
reg[N1][n1]；reg.CLK＝CLK，reg[i][m].D＝selC[m]，reg[i][m].EN＝decL[i]，if decL[i]＝1 then s[m]＝reg.Q[i][m](i＝1，2，3，…，N)、(m＝1，2，…，n)即向寄存器31的输出s的输出内容为对应有N组的n比特寄存器中、decL中的比特为1的寄存器。另外，按照时钟脉冲CLK，改写其内容的寄存器同样也为decL中对应的比特为1的寄存器。这样，只是对应对象的行的列选择用RR值被输入到最小值比较RR电路33，另外，可以将其结果按照下一时钟脉冲CLK保存于同一寄存器。
这样，如果根据该实施方式2，注意各决定顺序后被删除的传送等待数据的候补数，常是它变为最小那样决定输入输出线路的组合，因此，与现有的RR方式相比，可以提高通信交换装置中的数据传送能力。
实施方式3.
下面使用图9说明本发明的实施方式3。该实施方式3，在发生了与上述算法不同的因素时，通过从外部将特定行优先信号fctL[n1](＝1以上因素发生、0无因素)及特定列优先信号fctC[n1](＝1以上因素发生、0无因素)输入到指定行优先选择部40及指定列优先选择部41，将按照特定行优先信号fctL[n1]或特定列优先信号fctC[n1]所指定的行、列的计数值cLine、cClm暂时置换为在最小值比较器23、27被最优先选择的最小值即1。这样，将特定的行、列的计数值cLine、cClm暂时置换为1后，通过在最小值比较器23、27进行通常的最小值选择处理，可以增大最初选择特定行、列的可能性。
使在行候补数计算部2 2的处理公式化如下。
cLine[i]＝dataDel[i][1]+dataDel[i][2]+…+dataDel[i][N](i＝1，2，…，N)使在指定行优先选择部40的处理公式化如下。
if fctL＞0 thenif cLine[fctL]＞0 then cLine[fctL]＝1使在列候补数计算部26的处理公式化如下。
cClm[j]＝dataCol[1][j]+dataCol[2][j]+…+dataCol[N][j](j＝1，2，…，N)使在指定列优先选择部41的处理公式化如下。
if fctC＞0 thenif cClm[fctC]＝1 then cClm[fctC]＝1上式用于因素发生、对成为对象的行或列附加使计数值变为1的顺序。但是，成为对象的行或列中无候补的场合，不执行置换为1的处理。
另外，图9的场合，关于fctC，没有特别图示按每行指定其它值用的电路，但作为fctC[N1][n1]，一般采用的结构是，按每行给予其它值，利用从译码器所输出的decL值，按每行选择其它值。另外，行、列未必都使用fctL、fetC，也可以根据fctL或fctC只选择行或列。另外，图9的场合，在图5所示的组合决定电路10附加了指定行优先选择部40及指定列优先选择部41，但在图6所示的使用RR方式的组合决定电路10也可以附加指定行优先选择部40及指定列优先选择部41。
同样，作为fctL、fctC的应用例，为了强制性选择成为对象的行或列，应用于最小值比较器是最实际的方法。即，外部因素发生时，通过用下述方法，将成为外部因素对象的行或列以外的计数值置换为0，强制性选择特定的行或列。在最小值比较器进行处理的公式表示如下。
selX＝0、k＝N+1；If 0＜cXxx[i] AND cXxx[i]＜k thenif fctX＝i then k＝1、selX＝ielse k＝cXxx[i]、selX＝i(i＝1，2，3，…，N)另外，上述公式记述了根据外部因素的数据，使外部因素对象的行或列以外的计数值0化后的处理。
在这里，selX代表selL及selC，cXxx代表cLine及cClm，fctX代表fctL及fctC。该公式是在寻找大于0的最小值时，表示fctX的cXxx在0以上即候补存在的场合，将fctX代入selX，使变更用的条件变为绝对不能发生大于0、小于1的情况，不改变selX。
另外，在RR功能比较器中也同样，公式如下。
selX＝0、k＝N+1；if 0＜cXxx[i] AND cXxx[i]＜k thenif fctX＝i then k＝1、selX＝ielse k＝cXxx[i]、selX＝i(i＝s+1，s+2，…，N，1，…，s)关于RR值保存用寄存器，因为完全没有变更，所以不格外叙述。另外，与上述一样，关于fctC，作为fctC[N1][n1]一般采用的结构是，按每行给予其它值，利用由译码器所输出的decL值，按每行选择其它值。另外，行、列未必都使用fctL、fctC，也可以根据fctL或fctC只选择行或列。
实施方式4.
下面，使用图10及图11说明本发明的实施方式4。该实施方式4表示有多个处理顺序的优先级时、即有多个N×N格子模型、各格子模型间设定了优先级时的组合决定算法。这样，多个格子模型间设定了优先级时，选择输入输出线路时的条件是在所有各格子模型的同一行和同一列中只能选择1个候补，换言之，是在所有格子的i(i＝1～N)行及所有格子的j(j＝1～N)列中，可选择的候补只有1个。
在该实施方式4中，采用了如下算法。
步骤(1)从上位优先级的格子看有无候补，有候补时，在最上位优先级的格子中，实施上述实施方式2的格子点选择顺序；步骤(2)关于决定的格子点的行及列，对决定了的格子及其下位的所有格子，也删除对应的行及列的候补；步骤(3)最大重复N次上述步骤(1)及步骤(2)，直到失去候补为止。
图10表示实现上述算法用组合电路的结构。在图10中，输入输出接口如下。
输入信号线(M×N×N比特)dataw[M1][N1][N1]上位的[M1]表示优先级；中位的[N1]表示输入线路；下位的[N1]表示输出线路。
输出信号线(N×(m+n)比特，组合的选择结果)datar[N1][m+n1]上位的[N1]表示输入线路；下位的[m+n1]表示输出线路和优先级。
下面根据图6所示的实施方式2的电路结构只说明附加或变更的构成因素。
使在选择行列候补删除部50的处理公式化如下。
dataselC＝dataw、其中施加以下变更if dataSel[i]＞0 then dataselC[h][i]＝0 (行0化)if dataSel[i][n1]＝j then dataselC[h][k][j]＝0(列0化)(h＝1，2，…，M)、(i，j，k＝1，2，…，N)在这里，dataSel[i][n1]意味da taSel[i]的下位n比特。如果根据上式，成为删除对象的候补遍及对应dataSel值的行及列全级的候补。
级选择部51选择决定顺序执行对象的级，输出该选择出的级中选择行列候补删除部50的输出数据作为dataDel，同时输出选择的级编号class。使该处理公式化如下。
class＝0、下面实施以下步骤；if dataselC[h][i][j]＝1 then dataDel＝dataselC[h]、class＝h(h＝1，2，…，M)，(i，j＝1，2，…，N)在这里，h依次从对应最优先级的1计数，对各h的值，i及j全部确认。在条件成立的时刻结束动作。常从级的上位确认，候补即使存在1个，也向dataDel输出该级的候补数据作为顺序实施对象，同时向class输出该级编号。作为实际电路，方式是对dataselC每级都取逻辑和，将其每级的结果加于优先编码器(优先选择电路)，选择逻辑和结果为1的当中最上位的级，输出其对应的编号(优先编码器的结果0时为0)。
为了也能保存级相关的m比特信息，选择结果保存寄存器52附加了寄存器。即对图6的选择结果保存寄存器28，附加了在datar[i]各自上位保存级编号用的m比特。
接着，图11表示上述图10所示的组合决定电路的变形方式。在该图11所示的组合决定电路中，根据处理多个优先级的组合决定算法，按照某优先级的决定顺序比较候补数时，候补数相同的场合，通过依次将其下位优先级的候补数比较到1级下位或更下位，也考虑下位优先级候补的状态决定组合。但是，在图11所示的组合决定电路中，考虑到下位级是只在列决定时，另外，将此时考虑的下位级作为到1个下位级的候补数，这样还不能唯一决定时，利用RR。
以下根据图10所示的电路结构只说明附加或变更的结构因素。
在级选择部60，附加了对图10的级选择部51也同时输出决定顺序执行对象的级1个下位级的候补数据dataDel2的功能。最下位的级成为顺序执行对象的场合，1个下位级的候补数据全部输出0。使其功能公式化如下。
class＝0、接着实施以下步骤；if dataselC[h][i][j]＝1 thendataDel＝dataselC[h]、class＝hif h＝M then dataDel2＝0else dataDel2＝dataselC[h+1](h＝1，2，…，M)， (i，j＝1，2，…，N)在这里，h依次从1计数，对各h的值，i及j全部确认。在条件成立的时刻结束动作。
在选择行非选择列候补删除部25再附加1条电路，用于1个下位级的处理。动作本身与上述选择行非选择列候补删除部25一样。
在列候补数计算部26再附加1条电路用于1个下位级的处理。动作本身与上述列候补数计算部26相同。
从级选择部60所输出的dataDel2与上述相同，由选择行非选择列候补删除部25及列候补数计算部26来处理，被附加于对象级候补数结果的下位n比特、被输入到最小值比较RR电路61。
关于最小值比较RR电路61，为了也能同时比较1个下位级，将比较比特幅再扩展n比特。即比较比特幅为1(对象级候补数的有无)+n(在对象级的候补数)+n(在1个下位级的候补数)+n(RR值)，变为3n+1比特幅。另外，作为确认候补数是否为0的对象与对象级的候补数有关，与下位级的候补数无关。使在最小值比较RR电路61中的处理公式化如下。
<pre listing-type="program-listing"><![CDATA[ if cClm[i]＝0 then cClmS[i][3n+1]＝1 else cClmS[i][3n+1]＝0 cClmS[j][3nn+1]＝cClm[j]，cClmS[j][n1]＝((N+j-s-1)％N)+1 (j＝1，2，3，…，N) cClmR＝min(cClmS[1]，cClmS[2]，…，cClmS[N]) if cClmR[3n+1]＝0 then selC＝((cClmR[n1]+s-1)％N)+1 else selC＝0]]></pre>这样，在图11的组合决定电路中，在使用对象级候补数的比特与使用RR的比特之间，通过设置比较使用下位级候补数的比特，用对象级的候补数比较，不能唯一决定的场合，看1个下位级的状况，通过选择被删除的候补少的一方，实现尽量少地维持按照该算法基本原理的一次顺序所删除的候补数，结果，可以提高选择更多候补的概率。即，在通信装置实际应用该算法的场合，能够高水平维持装置的数据传送能力。
模拟试验评价结果图13表示对在8×8通信交换装置采用上述方式的场合，计算机模拟试验得出的评价结果。采用的顺序，关于RR方式示于图14；关于本发明中的算法是示于图3的方式。哪一个都是为解决因Head of Line阻塞引起的通过量降低、在各输入端口各安装8个假想输出行列。另外，交换为256字节固定长的单元单位，为简单起见，输入通信量也全部为256字节固定长。另外，各输入输出端口的速度为10Gb/s(10千兆比特每秒)。哪一测定结果都是改变随机数记录、测量5次，将其平均数作为测定结果，一起表示其95％可靠区间。输入通信量是全部利用了指数分布的最一般马尔可夫过程，带域为端口速度的99％平均数(9.9Gb/s)。而且从各输入端口到输出端口的带域分配方法对以下2种(均匀、不均匀)情况进行了评价。
均匀从各输入端口到各输出端口分别各分配8分之一带域。即从某输入端口看，向所有输出端口各流动8分之1通信量；从某输出端口看，从所有输入端口各输入8分之1的通信量。
不均匀如图12所示，从各输入端口向各输出端口的通信量不均匀。在图12中，例如从输入端口#1到各输出端口的带域分配是从输出端口编号#1依次为7∶4∶8∶1∶6∶5∶2∶3的比。这些值的合计为36，因此，输入端口#1向输出端口#1流动全部通信量的36分之7。另外，在图12中，纵横都是合计为36。就是说，这意味着在各输出端口也平均流动合计与各输入端口的通信量相同的通信量，不会发生因在输出端口的带域不足引起的正常缓冲器溢出。
另外，评价的数据有废弃率及交换决定率2种。
废弃率输入的通信量中，在输入缓冲器中有多少量被废弃、取比率的常用对数。如果是1％的废弃率，值为-2(＝log0.01)。
交换决定率记录每次组合决定顺序的结果、决定了几个候补、求其平均数。是8×8，最大决定8个候补，因此，设每次决定k个候补，传送了k个数据，则记录了8分之k，为平均数。因为原来是99％通信量，因此，最大约为99％。对图13所示的模拟试验结果的考察表示如下。
关于废弃率均匀通信量的场合，本发明与RR方式几乎看不出差别。不如说RR方式的废弃率低些。但差别微不足道。因为RR方式原来是发挥每个端口均匀性的最佳方式，因此，在均匀通信量方面，特别能发挥其能力。但是，输入不均匀的通信量的场合，其结果完全改变。在本发明中，废弃率为-4.27，比均匀时还好(实质上差别并不太大)，但在RR方式中，其特性大大降低，为-1.48。即30分组中废弃1个，是特性相当差的状态。这是因为只因发挥均匀性，反倒对不均匀的通信量不能灵活对应。在本发明中，暂且为了提高通信装置整体的交换能力，设计了算法，因此，即使输入不均匀的通信量，也能灵活对应，显示了比均匀时还好一些的特性。在实际网络中，均匀流动通信量是罕见的，因此本发明具有优势。
关于决定率
RR方式不均匀通信量的场合以外的废弃率为-4.0是指在10000分组中废弃1个，对于图13中的输入通信量的平均值，除上述RR方式的不均匀通信量以外，恰好只有10000分之1的差(对于整体99为0.01程度)。只在RR方式不均匀通信量的场合弄清楚了，出现了100分之3的差异。对于10000分之1，所谓100分之3为300倍的差异。废弃一般由于重新传送会进一步产生通信量，因此，该特性差异成为耐99％这一本模拟试验那样过严环境的不可缺少的因素。
发明效果如以上说明，如果根据该发明相关的数据传送组合决定方法，取N×N比特的数据传送请求候补数据与表示1到N所有排列组合模式的N×N比特的N！个排列组合数据的各个逻辑积；寻找逻辑积成立的候补数最大的排列组合模式，决定其中1个作为上述数据传送时的数据传送组合，因此可以最大提高通信交换装置的数据传送能力。
如果根据下一发明相关的数据传送组合决定方法，存在多个逻辑积成立的候补数最大的排列组合模式时，采用循环法选择1个排列组合模式，因此，可以平等完成输入输出线路的组合选择。
如果根据下一发明相关的数据传送组合决定方法，在寻找候补数最大的排列组合模式时的候补数比较处理中，将比较比特中的上位比特用作为上述候补数，将其下位比特用作为实施循环法用的比较值，对这些比较比特一次同时进行比较，因此，不遵循多个时钟步骤即可同时执行该2种比较顺序，由此可以实现电路的简化和高速化等。
如果根据下一发明相关的数据传送组合决定方法，按行、列计数数据传送请求候补数据中的候补数、作为在N行×N列格子的格子点中的候补数；在上述计数结果为1以上的计数值中检索最小值，选择并存储1个表示该最小值的行或列；对选择出的行或列中的候补，在该候补存在的列或行的候补数中检索最小值，选择并存储1个表示该最小值的列或行；将上述决定的行上的候补及列上的候补全部删除，反复进行这些处理直到失去候补为止，决定在失去候补时刻被存储的行、列组合，作为上述数据传送时的数据传送组合，注意1次决定顺序后被删除的传送等待数据的候补数，使其常为最小那样决定输入输出线路的组合，因此，可以高水平维持通信变换装置的数据传送能力。
如果根据下一发明相关的数据传送组合决定方法，选择行或列时，存在多个表示最小值的行或列的场合，按照从行到列或从列到行的顺序，采用循环方式，唯一决定表示最小值的行或列，因此，可以平等完成输入输出线路的组合选择。
如果根据下一发明相关的数据传送组合决定方法，在寻找候补数最小的排列组合模式时候补数的比较处理中，将比较比特中的上位比特用作为候补数，将其下位比特用作为实施循环法用的比较值，对这些比较比特一次同时进行比较，因此，不遵循多个时钟步骤即可同时执行该2种比较顺序，由此，可以实现电路的简化和高速化等。
如果根据下一发明相关的数据传送组合决定方法，选择行或列时，有多个表示最小值的行或列的场合，通过优先选择行编号或列编号小的一方，唯一决定表示最小值的行或列，因此，即使有多个表示最小值的行或列，也可以用简便的方法择一选择表示最小值的行或列。
如果根据下一发明相关的数据传送组合决定方法，发生外部因素时，通过将成为外部因素对象的行或列的计数值置换为最小值，来增大最初选择特定行或列的可能性，因此，只指定希望的输入线路编号或输出线路编号即可简便地优先选择规定的输入线路或输出线路。
如果根据下一发明相关的数据传送组合决定方法，发生外部因素时，通过将成为外部因素对象的行或列以外的计数值置换为0，来强制性选择特定的行或列，因此，只指定希望的输入线路编号或输出线路编号即可简便地强制性选择规定的输入线路或输出线路。
如果根据下一发明相关的数据传送组合决定方法，从对应上位优先级的格子到对应下位优先级的格子依次执行上述数据传送组合处理；进一步，当全部删除被选择决定了的行上及列上的候补时，删除对应该优先级的格子中被选择决定了的行上的候补及列上的候补和对应该优先级下位的所有优先级的格子的上述被选择决定了的行上的候补及列上的候补，因此，即使在有关处理顺序的多个优先级被设定了的场合，也能完成高水平维持数据传送能力的数据交换。
如果根据下一发明相关的数据传送组合决定方法，检索最小值时，候补数相同的场合，包括到比该优先级对应的格子1级或多级下位的优先级对应的格子，通过依次比较候补数、同时根据下位优先级候补的状态，决定组合，因此，能够尽量减少一次顺序所删除的候补数，根据结果，可以提高选择更多候补的概率。
如果根据下一发明相关的数据传送组合决定方法，作为在N行×N列格子的格子点中的候补数按行计数数据传送请求候补数据中的候补数；在该计数结果为1以上的计数值中检索最小值，选择并存储1个表示该最小值的行；关于被选择的行中的候补，按列计数该候补存在的列中的候补数；在上述计数结果为1以上的计数值中检索最小值，选择并存储1个表示该最小值的列；将在上述决定的行上的候补及列上的候补全部删除，反复进行上述一系列的处理直到失去候补为止，作为上述数据传送时的数据传送组合决定在失去候补时刻存储的行、列的组合，1次决定顺序后被删除的传送等待数据的候补数变为最小那样决定输入输出线路的组合同时在各决定顺序中，最初选择行的候补接着选择列的候补，因此，能够高速有效地选择表示最小值的列或行同时可以高水平维持通信交换装置的数据传送能力。
如果根据下一发明相关的数据传送组合决定方法，分别选择上述行及列时，存在多个候补数表示最小值的行及列的场合，采用循环法唯一决定表示最小值的行及列，因此，可以平等完成输入输出线路的组合选择。
如果根据下一发明相关的数据传送组合决定方法，在寻找候补数最小的排列组合模式时候补数的比较处理中，将比较比特中的上位比特用作为上述候补数，将其下位比特用作为实施循环法用的比较值，对这些比较比特一次同时进行比较，因此，不遵循多个时钟步骤即可同时执行该2种比较顺序。由此，可以实现电路简化和高速化等。
如果根据下一发明相关的数据传送组合决定方法，分别选择行及列时，有多个表示最小值的行及列的场合，通过优先选择行编号及列编号小的一方，唯一决定表示最小值的行及列，因此，即使有多个表示最小值的行或列，也可以用简便的方法择一选择表示最小值的行或列。
如果根据下一发明相关的数据传送组合决定方法，发生外部因素时，通过将成为外部因素对象的行或列的计数值置换为最小值，来增大最初选择特定行或列的可能性，因此，只指定希望的输入线路编号或输出线路编号，即可简便优先选择规定的输入线路或输出线路。
如果根据下一发明相关的数据传送组合决定方法，发生外部因素时，通过将成为外部因素对象的行或列以外的计数值置换为0，来强制性选择特定的行或列，因此，只指定希望的输入线路编号或输出线路编号，即可简便强制性选择规定的输入线路或输出线路。
如果根据下一发明相关的数据传送组合决定方法，从对应上位优先级的格子到对应下位优先级的格子依次执行上述数据传送组合处理；进一步，当全部删除被选择决定了的行上及列上的候补时，删除对应该优先级的格子中被选择决定了的行上的候补及列上的候补和对应该优先级下位的所有优先级的格子的上述被选择决定了的行上的候补及列上的候补，因此，即使在有关处理顺序的多个优先级被设定了的场合，也能完成高水平维持数据传送能力的数据交换。
如果根据下一发明相关的数据传送组合决定方法，检索最小值时，候补数相同的场合，包括到比该优先级对应的格子1级或多级下位的优先级对应的格子，通过依次比较候补数、同时根据下位优先级候补的状态，决定组合，因此，能够尽量减少一次顺序所删除的候补数，结果可以提高选择更多候补的概率。
如果根据下一发明相关的组合决定电路，包含逻辑积电路，分别求N×N比特数据传送请求候补数据和表示1到N全部排列组合模式的N×N比特排列组合数据的逻辑积；个数运算部，对每个多个排列组合模式、运算上述逻辑积成立的候补数；检索决定电路，通过比较个数运算部的多个输出，检索候补数最大的排列组合模式，决定其中1个，作为上述数据传送时的数据传送组合，对有N阶乘个的所有排列组合模式进行了总体确认，因此，可以最大提高通信交换装置的数据传送能力。
如果根据下一发明相关的组合决定电路，检索决定电路含有循环电路，有多个候补数最大的排列组合模式时，采用循环法选择1个排列组合模式，因此，可以平等完成输入输出线路的组合选择。
如果根据下一发明相关的组合决定电路，上述检索决定电路备有比较器，将比较比特中的上位比特用作为上述候补数，将其下位比特用作为实施循环法用的比较值，通过一次同时比较这些比较比特，择一选择候补数最大的排列组合模式，因此，不遵循多个时钟步骤，即可同时执行2种比较顺序，由此，可以实现电路的简化化和高速化等。
如果根据下一发明相关的组合决定电路，包含行候补数计算部、行用最小值比较器、选择行非选择列候补删除部、列候补数计算部、列用最小值比较器、选择结果保存寄存器及选择行列候补删除部，1次决定顺序后被删除的传送等待数据的候补数变为最小那样决定输入输出线路的组合同时在各决定顺序中，最初选择行的候补接着选择列的候补，因此，能够高速有效地选择表示最小值的列或行同时可以高水平维持通信交换装置的数据传送能力。
如果根据下一发明相关的组合决定电路，行用最小值比较器及列用最小值比较器分别包含循环电路，在有多个表示最小值的行及列时，采用循环法唯一决定表示最小值的行，因此，可以平等完成输入输出线路的组合选择。
如果根据下一发明相关的组合决定电路，行用最小值比较器及列用最小值比较器在各比较处理中，将比较比特中的上位比特用作为上述候补数，将其下位比特用作为实施循环法用的比较值，一次同时比较这些比较比特，因此，不遵循多个时钟步骤，即可同时执行2种比较顺序，由此，可以实现电路的简化和高速化等。
如果根据下一发明相关的组合决定电路，在有多个表示最小值的行及列的场合，行用最小值比较器及列用最小值比较器通过优先选择小的行编号，唯一决定表示最小值的行及列，因此，即使在有多个表示最小值的行或列的场合，也可以简单的构成，择一选择表示最小值的行或列。
如果根据下一发明相关的组合决定电路，指定行优先选择部将上述行候补数计算部多行份的计数结果中，对应外部输入信号指定行的行置换最小值，输入到上述行用最小值比较器，同时指定列优先选择部将上述列候补数计算部多列份计数结果中，对应外部输入信号指定列的列置换最小值，输入到上述列行用最小值比较器，因此，只指定希望的输入线路编号或输出线路编号，即可简便优先选择规定的输入线路或输出线路。
如果根据下一发明相关的组合决定电路，将行候补数计算部多行份计数结果中，对应外部输入信号指定行的行计数结果原样输入到上述行用最小值比较器同时将指定行以外行计数结果置换为0；而且将列候补数计算部多列份计数结果中、对应外部输入信号指定列的列计数结果原样输入到上述列用最小值比较器同时将指定列行以外列计数结果置换为0，因此，只指定希望的输入线路编号或输出线路编号，即可简便强制性选择规定的输入线路或输出线路。
如果根据下一发明相关的组合决定电路，包含选择行列候补删除部、级选择部、行候补数计算部、行用最小值比较器、选择行非选择列候补删除部、列候补数计算部、列用最小值比较器、选择结果保存寄存器，1次决定顺序后，被删除的传送等待数据候补数变为最小那样决定输入输出线路的组合，因此，在设定了有关处理顺序的多个优先级的场合，能够高速有效地选择表示最小值的列或行同时可以高水平维持通信交换装置的数据传送能力。
如果根据下一发明相关的组合决定电路，行用最小值比较器及列用最小值比较器在检索最小值时、候补数相同的场合，包含到比该优先级对应的格子1级或多级下位的优先级对应的格子，通过依次比较候补数，分别选择表示最小值的行及列，因此，能够尽量减少一次顺序所删除的候补数、结果可以提高选择更多候补的概率。
权利要求
1.一种数据传送组合决定方法，其使用表示针对N条输出线路的N条输入线路的数据传送请求候补的传送请求候补数据，决定从N条输入线路向N条输出线路传送数据时的数据传送组合，其特征在于包括第1步骤，用N×N比特表示上述数据传送请求候补数据，取该N×N比特的数据传送请求候补数据与表示1到N所有排列组合模式的N×N比特的排列组合数据的各个逻辑积；第2步骤，寻找上述逻辑积成立的候补数最大的排列组合模式，决定其中1个作为上述数据传送时的数据传送组合。
2.权利要求1记载的数据传送组合决定方法，其特征在于在上述第2步骤，存在多个逻辑积成立的候补数最大的排列组合模式时，采用循环法选择1个排列组合模式。
3.权利要求2记载的数据传送组合决定方法，其特征在于在上述第2步骤，寻找上述候补数最大的排列组合模式时的候补数比较处理中，将比较比特中的上位比特用作为上述候补数，将其下位比特用作为实施循环法用的比较值，对这些比较比特一次同时进行比较。
4.一种数据传送组合决定方法，其使用表示针对N条输出线路的N条输入线路的数据传送请求候补的传送请求候补数据，决定从N条输入线路向N条输出线路传送数据时的数据传送组合，其特征在于包括第1步骤，按行、列作为在N行×N列格子的格子点中的候补数计数上述数据传送请求候补数据中的候补数；第2步骤，在上述计数结果为1以上的计数值中检索最小值，选择并存储1个表示该最小值的行或列；第3步骤，对选择出的行或列中的候补，在该候补存在的列或行的候补数中检索最小值，选择并存储1个表示该最小值的列或行；第4步骤，将上述第2步骤及第3步骤决定的行上的候补及列上的候补全部删除，反复进行上述第1～第4步骤直到失去候补为止，作为上述数据传送时的数据传送组合决定在失去候补时刻存储的行、列组合。
5.权利要求4记载的数据传送组合决定方法，其特征在于在上述第2或第3步骤中，选择行或列时，存在多个表示最小值的行或列的场合，按照从行到列或从列到行的顺序，采用循环方式，唯一决定表示最小值的行或列。
6.权利要求5记载的数据传送组合决定方法，其特征在于在上述第2或第3步骤，寻找上述候补数最小的排列组合模式时的候补数比较处理中，将比较比特中的上位比特用作为上述候补数，将其下位比特用作为实施循环法用的比较值，对这些比较比特一次同时进行比较。
7.权利要求4～6之一记载的数据传送组合决定方法，其特征在于在上述第1步骤中，发生外部因素时，通过将成为外部因素对象的行或列的计数值置换为最小值，来增大最初选择特定行或列的可能性。
8.权利要求4～6之一记载的数据传送组合决定方法，其特征在于在上述第1步骤中，发生外部因素时，通过将成为外部因素对象的行或列以外的计数值置换为0，来强制性选择特定的行或列。
9.权利要求4～6之一记载的数据传送组合决定方法，其对应有关处理顺序的多个优先级，备有多组表示针对上述N条输出线路的N条输入线路的数据传送请求候补的上述传送请求候补数据，适用于处理从多组格子中选择候补时的条件是对于所有格子的同一行及所有格子的同一列可选择的候补为1个的多个优先级的数据传送，其特征在于上述第1～第4步骤的反复处理从对应上位优先级的格子到对应下位优先级的格子依次执行，在上述第4步骤，删除对应上述第2步骤及第3步骤决定的该优先级的格子的行上的候补及列上的候补和对应该优先级下位的所有优先级的格子上述被决定的行上的候补及列上的候补。
10.权利要求9记载的数据传送组合决定方法，其特征在于在上述第2及第3步骤中，检索最小值时，候补数相同的场合，包含到比该优先级对应的格子1级或多级下位的优先级对应的格子，通过依次比较候补数、根据下位优先级候补的状态，决定组合。
11.一种数据传送组合决定方法，其使用表示针对N条输出线路的N条输入线路的数据传送请求候补的传送请求候补数据，决定从N条输入线路向N条输出线路传送数据时的数据传送组合，其特征在于包括第1步骤，按行作为在N行×N列格子的格子点中的候补数计数上述数据传送请求候补数据中的候补数；第2步骤，在上述计数结果为1以上的计数值中检索最小值，选择并存储1个表示该最小值的行；第3步骤，关于选择出的行中的候补，按列计数该候补存在的列中的候补数；第4步骤，在上述第3步骤计数结果为1以上的计数值中检索最小值，选择并存储1个表示该最小值的列；第5步骤，将在上述第2步骤及第4步骤决定的行上的候补及列上的候补全部删除，反复进行上述第1～第5步骤直到失去候补为止，作为上述数据传送时的数据传送组合决定在失去候补时刻存储的行、列组合。
12.权利要求11记载的数据传送组合决定方法，其特征在于在上述第2及第4步骤中，分别选择行及列时，存在多个表示候补数为最小值的行及列的场合，采用循环法唯一决定表示最小值的行及列。
13.权利要求12记载的数据传送组合决定方法，其特征在于在上述第2及第4步骤，寻找上述候补数最小的排列组合模式时的候补数比较处理中，将比较比特中的上位比特用作为上述候补数，将其下位比特用作为实施循环法用的比较值，对这些比较比特一次同时进行比较。
14.权利要求11～13之一记载的数据传送组合决定方法，其特征在于在上述第1步骤或第3步骤中，发生外部因素时，通过将成为外部因素对象的行或列的计数值置换为最小值，来增大最初选择特定行或列的可能性。
15.权利要求11～13之一记载的数据传送组合决定方法，其特征在于在上述第1步骤或第3步骤，发生外部因素时，通过将成为外部因素对象的行或列以外的计数值置换为0，来强制性选择特定的行或列。
16.权利要求11～13之一记载的数据传送组合决定方法，其对应有关处理顺序的多个优先级，备有多组表示针对上述N条输出线路的N条输入线路的数据传送请求候补的上述传送请求候补数据，适用于处理从多组格子中选择候补时的条件是对于所有格子的同一行及所有格子的同一列可选择的候补为1个的多个优先级的数据传送，其特征在于上述第1～第5步骤的反复处理从对应上位优先级的格子到对应下位优先级的格子依次执行，在上述第5步骤，删除对应上述第2步骤及第4步骤决定的该优先级的格子的行上的候补及列上的候补和对应该优先级下位的所有优先级的格子上述被决定的行上的候补及列上的候补。
17.权利要求16记载的数据传送组合决定方法，其特征在于在上述第2及第4步骤中，检索最小值时，候补数相同的场合，包含到比该优先级对应的格子1级或多级下位的优先级对应的格子，通过依次比较候补数、根据下位优先级候补的状态，决定组合。
18.一种组合决定电路，其使用表示针对N条输出线路的N条输入线路的数据传送请求候补的传送请求候补数据，决定从N条输入线路向N条输出线路传送数据时的数据传送组合，其特征在于包括逻辑积电路，其分别求N×N比特的上述数据传送请求候补数据和表示1到N全部排列组合模式的N×N比特排列组合数据的逻辑积；个数运算部，其按每个上述多个排列组合模式、运算上述逻辑积成立的候补数；检索决定电路，其通过比较上述个数运算部的多个输出，检索候补数最大的排列组合模式，决定其中1个作为上述数据传送时的数据传送组合。
19.权利要求18记载的组合决定电路，其特征在于上述检索决定电路具有循环电路，其有多个候补数最大的排列组合模式时，采用循环法选择1个排列组合模式。
20.权利要求19记载的组合决定电路，其特征在于上述检索决定电路备有比较器，其将比较比特中的上位比特用作为上述候补数，将其下位比特用作为实施循环法用的比较值，通过一次同时比较这些比较比特，择一选择候补数最大的排列组合模式。
21.一种组合决定电路，其使用表示针对N条输出线路的N条输入线路的数据传送请求候补的传送请求候补数据，决定从N条输入线路向N条输出线路传送数据时的数据传送组合，其特征在于包括选择行列候补删除部，其从N×N比特的上述数据传送请求候补数据，删除与在上次组合决定结果所指定的行及列同一行及同一列的候补；行候补数计算部，其按行计数上述选择行列候补删除部输出数据中的候补数，作为在N行×N列格子点中的候补数；行用最小值比较器，其在上述行候补数计算部的计算结果中，检索1以上的最小值，选择1个表示该最小值的行；选择行非选择列候补删除部，其基于上述行用最小值比较器的选择行，从上述选择行列候补删除部的输出数据，删除在上述选择行不存在候补的列的候补；列候补数计算部，其基于上述选择行非选择列候补删除部的输出数据，按列计数各列中的候补数；列用最小值比较器，其在上述列候补数计算部的计数结果中，检索1以上的最小值，选择1个表示该最小值的行；选择结果保存寄存器，其存储上述行用最小值比较器及列用最小值比较器的各选择结果，向选择行列候补删除部作为上次组合决定结果输入其输出，其作为最终数据传送的组合结果输出当向上述选择结果保存寄存器最大N组分别输入了上述行用最小值比较器及列用最小值比较器各选择结果时的选择结果保存寄存器的存储数据。
22.权利要求21记载的组合决定电路，其特征在于上述行用最小值比较器包括循环电路，其在有多个表示最小值的行时，采用循环法唯一决定表示最小值的行，上述列用最小值比较器包括循环电路，其在有多个表示最小值的列时，采用循环法唯一决定表示最小值的列。
23.权利要求22记载的组合决定电路，其特征在于上述行用最小值比较器及列用最小值比较器在各比较处理中，将比较比特中的上位比特用作为上述候补数，将其下位比特用作为实施循环法用的比较值，一次同时比较这些比较比特。
24.权利要求21～23之一记载的组合决定电路，其特征在于还包括指定行优先选择部，其将上述行候补数计算部多行份计数结果中、对应外部输入信号指定行的行，置换最小值输入到上述行用最小值比较器；指定列优先选择部，其将上述列候补数计算部多列份计数结果中、对应外部输入信号指定列的列，置换最小值输入到上述列行用最小值比较器。
25.权利要求21～23之一记载的组合决定电路，其特征在于包括将上述行候补数计算部多行份计数结果中、对应外部输入信号指定行的行计数结果原样输入到上述行用最小值比较器，同时将上述指定行以外的行计数结果置换为0的单元；将上述列候补数计算部多列份计数结果中、对应外部输入信号指定列的列计数结果原样输入到上述列用最小值比较器，同时将上述指定列行以外列的计数结果置换为0的单元。
26.一种组合决定电路，其对应有关处理顺序的多个优先级，备有多组表示针对N条输出线路的N条输入线路的数据传送请求候补的传送请求候补数据，适用于处理从所有组的传送请求候补数据的同一行及同一列可选择的候补各为1个的多个优先级的数据传送，决定从N条输入线路向N条输出线路传送数据时的数据传送组合的组合决定电路，其特征在于包括选择行列候补删除部，其从多个优先级份的上述数据传送请求候补数据，删除并输出与在上次组合决定结果所指定的优先级及该优先级下位的所有优先级中上次组合决定结果指定的输入线路及输出线路同一输入线路及同一输出线路的候补；级选择部，其从上述选择行列候补删除部的输出，选择至少1个优先级方面的数据传送请求候补数据，按照从上位优先级到下位优先级的顺序、每次决定各优先级数据传送的组合，都反复执行与表示选择了该选择出的数据传送请求候补数据的优先级的级数据一起输出的动作；行候补数计算部，其作为在N行×N列格子的格子点中的候补数按行计数由上述级选择部所输出的1个优先级数据传送请求候补数据中的候补数；行用最小值比较器，其在上述行候补数计算部的计数结果中，检索1以上的最小值，选择1个表示该最小值的行；选择行非选择列候补删除部，其基于上述行用最小值比较器的选择行，从由上述级选择部所输出的1个优先级的数据传送请求候补数据，删除上述选择行中不存在候补的列的候补；列候补数计算部，其基于上述选择行非选择列候补删除部的输出数据，按列计数各列中的候补数；列用最小值比较器，其在上述列候补数计算部的计数结果中，检索1以上的最小值，选择1个表示该最小值的行；选择结果保存寄存器，其将上述行用最小值比较器及列用最小值比较器的各选择结果与来自上述级选择部的上述级选择数据一起存储，将其输出作为上次的组合决定结果向选择行列候补删除部输入，其作为上述数据传送的组合结果输出上述选择结果保存寄存器中的最终存储数据。
27.权利要求26记载的组合决定电路，其特征在于上述行用最小值比较器及列用最小值比较器中，在检索最小值时，候补数相同的场合，包含到比该优先级对应的格子1级或多级下位的优先级对应的格子，通过依次比较候补数，分别选择表示最小值的行及列。
全文摘要
作为在N行×N列的格子的格子点中的候补数按行计数数据传送请求候补数据中的候补数，在该计数结果为1以上的计数值中检索最小值，选择并存储1个表示该最小值的行，关于选择出的行中的候补，按列计数其候补存在的列中的候补数，在该计数结果为1以上的计数值中检索最小值，选择并存储1个表示该最小值的列，将上述决定了的行上的候补及列上的候补全部删除，直到失去候补为止反复进行这些步骤，决定在失去候补的时刻存储的行、列的组合，作为传送数据时的数据传送的组合。由此来高水平维持数据交换能力。
文档编号H04L12/28GK1426193SQ0214815
公开日2003年6月25日 申请日期2002年10月31日 优先权日2001年12月12日
发明者古谷信司, 山田浩利, 小林信之 申请人:三菱电机株式会社