专利名称：具有传送性能最佳化功能的异步吸收电路的制作方法
技术领域：
本发明涉及一种系统LSI内部的异步吸收电路，该系统LSI的特征是， 具有多个时钟域，这些时钟域的工作频率要根据不同的用途切换为各种不 同的频率。或者涉及一种由多个系统LSI构成的成套系统(set system) 中两个LSI之间的异步吸收电路。
背景技术：
公知技术是这样的当异步频率域存在于系统LSI内部的各个块之间、 或成套系统上的多个系统LSI之间的时候，在该异步吸收界面，釆取将前 级时钟的脉冲信号扩展等措施，从而利用能够进行稳定的异步吸收的异步 吸收电路传送信号。
根据某一现有技术，例如，在网络显示器中，为确保在不同的时钟频 率下工作的电路之间的信号传送，将分频机构设在脉冲生成电路的上游(参
考专利文献1)。
图1示出了包括分频机构的现有异步吸收电路之例。在图1中，10、 11、 12是第一到第三触发器，13是三输入"或"门.，14、 15、 16是第四 到第六触发器，SIG是输入信号，CLKA是前级时钟信号，CLKB是后级时钟 信号。第一到第四触发器IO、 11、 12、 14接收前级时钟信号CLKA，第五 和笫六触发器15、 16接收后级时钟信号CLKB。输入信号SIG是具有"高" 期间的脉冲信号，"高"期间的长度相当于前级时钟信号CLKA的一个周期。
例如，前级时钟信号CLKA的频率是67. 5MHz，后级时钟信号CLKB的 频率是28. 93MHz。三输入"或"门13接收第一触发器10的输出信号SIGA， 第二触发器11的输出信号SIGB，第三触发器12的输出信号SIGC，将分频 信号SIGL供给第四触发器14。也就是说，分频信号SIGL是将输入信号SIG 的"高"期间(CLKA的一个周期)扩展到3倍后所形成的信号。
第四触发器14的输出信号SIGD被输入与后级时钟信号CLKB同步动作
的第五触发器15。第五触发器15的输出信号SIGDA同样输入与后级时钟 信号CLKB同步动作的第六触发器16。输出信号SIGDB是第六触发器16的 输出信号。
专利文献1:日本公开专利公报特开2000 — 115147号公报
发明内容
通常能够预想到的是，在DDR — SDRAM等主存界面、SD卡等媒体界面， 前级和后级时钟域的工作频率要根据不同的用途切换为不同的频率。这是 因为界面的工作频率具有各种不同的规格，从所要求的性能、功耗、物 理方面的布线等观点来看要选择最佳的频率之故。
但是，在图1所示的现有异步吸收电路中，例如，就是在后级时钟信 号CLKB的频率是90MHz的情况下，输入信号SIG的"高"期间也被扩展到 3倍。也就是说，进行了没有必要的脉冲扩展，例如，在后续电路是以脉 冲的"否定"为事件动作的电路的情况下，脉冲的"否定"传达就晚了， 而引起数据传送性能恶化。
本发明正是为了解决该问题的发明，其目的在于提供一种技巧，该 技巧，是利用前级和后级的时钟信息将异步吸收电路中的依赖频率的地方 的处理最佳化。
在本发明中，在能够预料到的各种前级与后级时钟频率会被利用的异 步吸收电路中，例如，有些地方需要利用时钟频率这一信息进行脉冲扩展 等异步吸收，通过追加上对依赖频率的地方选择最佳异步吸收路径的功能， 便能够解决上述问题。
具体而言，例如，在具有需要进行时钟域的连接的异步吸收电路的系 统LSI中设有脉冲生成电路。当异步吸收电路的前级与后级的时钟频率不 是一定不变、而是根据不同的用途而变化的时候，在能够料想到的所有频 率組合中，该脉冲生成电路将前级时钟脉冲的一个周期扩展到所需要数量 的脉冲，扩展后的每一个脉冲的长度相当于周期的几倍，为的是前级频率 域的一个周期的信号稳定地传送给后级频率域。例如，设置借助从CPU的 设定存放前级与后级电路的频率比信息的频率比寄存器、和从该频率比寄 存器的信息选择最佳脉冲的选择器，便能够在能够想像到的所有频率組合 中选择最佳的异步吸收路径。
根据本发明，因为能够对在异步界面的前级和后级逸出的时钟频率选 择最佳的脉冲扩展周期等，且能够将异步吸收电路中的依赖频率的处理最
佳化，所以能够抑制异步吸收电路中的性能恶化，还能够使系统LSI、成 套系统整体的性能提高。
附图的筒单说明 图1是显示现有的异步吸收电路的典型结构的图。
图3是在图2的异步吸收电路中，前级时钟频率是67. 5MHz,后级时
钟频率是28. 93MHz情况下的波形图。
图4是在图2的异步吸收电路中，前级时钟频率是67. 5MHz，后级时
钟频率是90MHz情况下的波形图。
图5是显示图2中的选择器控制电路的第一变形例的图。 图6是显示图2中的选择器控制电路的第二变形例的图。 图7是显示图2中的选择器控制电路的第三变形例的图。 图8是显示图2中的选择器控制电路的第四变形例的图。 图9是显示图2中的选择器控制电路的第五变形例的图。 图IO是显示图2中的选择器控制电路的第六变形例的图。
具体实施例方式
图2示出了本发明所涉及的异步吸收电路的典型结构。图2中的异步 吸收电路是这样的，在图1的结构下增加一个二输入"或"门20和一个选 择器21，构成了具有三条异步吸收路径的脉冲生成电路100，在图2的异 步吸收电路中，还设有用以从该三条异步吸收路径中选择最佳路径的选择 器控制电路200。
来做一下详细的说明，选择器21的第一输入W，是将三输入"或"门 13的分频信号SIGL，亦即输入信号SIG的"高"期间(CLKA的一个周期) 扩展到3倍后的信号；选择器21的第二输入X，是将二输入"或"门20 的分频信号SIGM，亦即输入信号SIG的"高"期间(CLKA的一个周期)扩 展到2倍后的信号；选择器21的第三输入Y是输入信号SIG本身。
在该例中，前级时钟信号CLKA的频率是67. 5MHz，后级时钟信号CLKB 的频率能够从28. 93MHz变换到9醒z。
选择器控制电路200具有存放前级与后级时钟域的频率比信息FR的频 率比寄存器30，是一根据该频率比信息FR选择最佳的异步吸收路径的结 构。
利用例如未示的CPU将频率比信息FR设定给频率比寄存器30。为根 据频率比寄存器30的设定信息控制在选择器21中进行的选捧，选择器控 制电路200将选择信号SEL给了选择器21的S输入。结果，选择器21的 Z输出即信号SIGN供给了笫四触发器14。
图3是在图2的异步吸收电路中，前级时钟频率是67. 5MHz，后级时 钟频率是28. 93MHz情况下的波形图。在该情况下，选择器21的第一输入 W被选出，将输入信号SIG的"高"期间扩展到3倍后的信号SIGD供给了 第五触发器15。这里，因为当从第四触发器14中的时钟输入(CLKA)的 迁移到Q数据输出(SIGD)的延迟在1. 20ns以下，与后级时钟信号CLKB 同步动作的第五触发器15的建立时间在0.49ns以下，第五触发器15的保 持时间在0. 23ns以下时，
1. 20+0. 49+34. 57+0. 23二36. 49<44. 43 所以，在67. 5MHz的三个周期以内， 一定存在能够稳定地锁存信号SIGD 的28. 93MHz的时钟上升沿。
图4是在图2的异步吸收电路中，前级时钟频率是67. 5MHz，后级时 钟频率是90MHz的情况下的波形图。在该情况下，选择器21的第三输入Y 被选出，将输入信号SIG原样不变地作为信号SIGD供给了第五触发器15。 这里，也是因为，当从第四触发器14中的时钟输入(CLKA)的迁移到Q 数据输出(SIGD)的延迟在1.20ns以下，与后级时钟信号CLKB同步动作 的第五触发器15的建立时间在0. 49ns以下，第五触发器15的保持时间在 0. 23ns以下时，
1. 20+0. 49+11. 11+0. 23=13. 03<14. 81 所以，在67. 5MHz的一个周期以内， 一定存在能够稳定地锁存信号SIGD 的90MHz的时钟上升沿。
如上所述，根据图2的结构，在例如前级时钟频率是67. 5MHz，后级 时钟频率是28. 93MHz的情况下，通过将该信息设定给频率比寄存器30， 便选择了使用扩展到前级时钟信号CLKA的三个周期后的脉沖的路径，能够
进行稳定的信号传送。而且，在后级时钟频率变化到90MHz的情况下，同 样，通过将该信息设定给频率比寄存器30，便选择了不进行脉冲扩展的路 径，所以能够在性能不恶化的情况下传送数据。
图5示出了图2中的选择器控制电路200的第一变形例。图5中的选 摔器控制电路200具有频率判定部，该频率判定部包括根据一定期间内 的前级时钟信号CLKA的计数值来测量前级时钟频率的第一频率计数器31、 和根据一定期间内的后级时钟信号CLKB的计数值来测量后级时钟频率的 第二频率计数器32。该频率判定部是一根据这些频率测量结果动态地选择 最佳的异步吸收路径的结构。
根据图5的结构，因为在前级与后级的时钟频率变化之际，也是不用 从CPU进行设定，便能够动态地选择最佳的异步吸收路径，所以除了能够 抑制异步吸收电路中的性能恶化以外，还能够减少软件的控制负荷。
图6示出了图2中的选择器控制电路200的第二变形例。图6中的选 择器控制电路200，除了具有所述频率比寄存器30以外，还具有存放容限 信息MGN的容限设定寄存器33。该容限信息MGN包括在选择最佳的异步吸 收路径之际应该考虑的建立时间和保持时间(参考图3和图4)。
根据图2与图5的结构，例如，所述前级与后级时钟频率在即使忽视 容限也没有问题的频率范围下有效，该容限是程序库特性之一。但是，根 据图6的结构，在前级时钟信号CLKA的频率的一个周期是10ns，后级时 钟信号CLKB的一个周期是llns，建立时间、保持时间等的容限是ns级的 情况下，也就是说，在也需要边考虑容限边进行路径选择的情况下，因为 具有能够设定容限信息MGN的容限设定寄存器33，而能够进行将容限信息 MGN考虑在内的路径选择，所以能够实现不会出现误动作的异步吸收电路。
图7示出了图2中的选择器控制电路200的第三变形例。图7中的选 择器控制电路200，除了包括由所述频率计数器31、 32构成的频率判定部 以外，还包括容限判定部34。该容限判定部34—边考虑包含建立时间和 保持时间的容限信息 一 边选摔最佳的异步吸收路径。
在图6的结构下，前级与后级的时钟频率每变化一次，便需要从CPU 设定频率比信息FR和容限信息MGN。但是，根据图7的结构，因为在处于 需要考虑容限的频率区域的异步吸收电路中，不从CPU设定频率比信息FR、
容限信息MGN，就能够实现异步吸收。结果是，能够抑制应该考虑容限的 频率区域内的异步吸收电路性能恶化，还能够减少利用软件进行的处理。
图8示出了图2中的选择器控制电路200的第四变形例。图8的选择 器控制电路200具有在前级与后级电路的频率随着各自的电路电压的变 化而变化的情况下，存放其电压信息VAB的电压信息寄存器40。是一根据 电压信息VAB选择最佳的异步吸收路径的结构。
根据图8的结构，在前级与后级电路的工作频率随着各自的电压电平 的变化而变化的情况下，也能够选择出最佳的抑制传送性能恶化的异步吸 收路径。
图9示出了图2中的选择器控制电路200的第五变形例。图9中的选 择器控制电路200具有在前级与后级电路的频率随着各自的电路电压的 变化而变化的情况下，测量该电路电压VA、 VB的电压判定部41，是一根 据电压测量结果选择最佳异步吸收路径的结构。
在图8的结构下，电压电平每变化一次，就需要从CPU设定电压信息 VAB。但根据图9的结构，不用从CPU设定电压信息VAB，便能够进行异步 吸收。结果是，能够抑制异步吸收电路的传送性能恶化，同时还能够减少 利用软件进行的处理。
图IO是图2中的选择器控制电路200的第六变形例。图10中的选择 器控制电路200,不仅具有所述电压判定部41，还具有一边考虑包括建立 时间和保持时间的容限信息， 一 边选择最佳的异步吸收路径的容限判定部 42。
根据图8与图9的结构，所遗留的是，根据电路电压决定的前级与后 级时钟频率处于应该考虑容限的频率区域的情况下的稳定动作问题。但是， 根据图10的结构，根据电路电压决定的时钟频率处于应该考虑包括建立时 间、保持时间等容限的区域的情况下，也能够进行稳定的异步吸收，因而 能够同时抑制传送性能恶化和减少利用软件进行的处理。
综上所述，本发明所涉及的具有传送性能最佳化功能的异步吸收电路 作为异步吸收电路的传送性能恶化的抑制机构用处很大。工作频率根据用 途的不同而变化的异步吸收电路通常在集成了多个功能的系统LSI、成套 系统的结构中是使用的。朝着系统LSI、成套系统的高性能化所做的各种
研究正是所有数字AV机的系统LSI开发和成套系统中所要解决的技术问
题。从以上两个方面来看，能够将本发明应用到DTV、 DVD、 DSC等所有数 字AV机的系统中。
权利要求
1.一种异步吸收电路，设在两个时钟域的界面处，所述两个时钟域中至少一个时钟域的工作频率根据用途的不同而变化，其特征在于包括脉冲生成电路，所述脉冲生成电路又包括实现了脉冲信号的不同扩展的多条异步吸收路径、和用来选择该多条异步吸收路径中的任一条路径的选择器，以及选择器控制电路，为选择对应于用途的最佳的异步吸收路径，所述选择器控制电路对所述选择器进行控制。
2. 根据权利要求1所述的异步吸收电路，其特征在于 所述选择器控制电路具有存放所述两个时钟域的频率比信息的频率比寄存器；最佳的异步吸收路径，是根据所述频率比信息加以选择的。
3. 根据权利要求1所述的异步吸收电路，其特征在于 所述选择器控制电路具有测量所述两个时钟域的频率的频率判定部； 最佳的异步吸收路径，是根据所述频率测量结果动态地加以选择的。
4. 根据权利要求2所述的异步吸收电路，其特征在于 所述选摔器控制电路进一步具有存放容限信息的容限设定寄存器，所述容限信息含有在选摔所述最佳的异步吸收路径之际应该考虑的建立时间 和保持时间。
5. 根据权利要求3所述的异步吸收电路，其特征在于所迷选择器控制电路进 一 步具有容限判定部，所述容限判定部不仅考 虑所述频率测量结果来选择最佳的异步吸收路径，还考虑含有建立时间和 保持时间的容限信息来选择最佳的异步吸收路径。
6. 根据权利要求1所述的异步吸收电路，其特征在于 所述选摔器控制电路具有电压信息寄存器，在所述两个时钟域的频率分别随着各自的电压的变化而变化的情况下，所述电庄信息寄存器存放该 两个时钟域的电压信息；最佳的异步吸收路径，是根据所述电压信息加以选择的。
7. 根据权利要求l所述的异步吸收电路，其特征在于 所述选择器控制电路具有电压判定部，在所述两个时钟域的频率分别随着各自电压的变化而变化的情况下，所述电压判定部测量该两个时钟域 的电压；最佳的异步吸收路径，是根据所述电压测量结果动态地加以选择的。
8. 根据权利要求7所述的异步吸收电路，其特征在于 所述逸择器控制电路进一步具有容限判定部，所述容限判定部不仅考虑所述电压测量结果来选摔最佳的异步吸收路径，还考虑含有建立时间和 保持时间的容限信息来选择最佳的异步吸收路径。
全文摘要
本发明公开了一种带传送性能最佳化功能的异步吸收电路。在能够想到前级与后级的时钟域的工作频率根据用途的不同切换为各种频率的时候，做到能够在选择器(21)中选择多个异步吸收路径中的任一个路径，选择器控制电路(200)以设定给频率比寄存器(30)的前级与后级的时钟频率比的信息为基础动作，在进行脉冲的扩展等异步吸收中所需要的依赖于频率的处理过程中，借助该选择器控制电路(200)的动作选择最佳的异步吸收路径。从而解决了为进行异步吸收而进行固定脉冲扩展时，数据传送性能恶化的问题。
文档编号G06F1/08GK101364123SQ200810135709
公开日2009年2月11日 申请日期2008年7月3日 优先权日2007年8月9日
发明者前田太郎 申请人:松下电器产业株式会社