分集接收机及其方法

专利名称：分集接收机及其方法
技术领域：
本发明总体上涉及接收机，更具体地说涉及无线电接收机。
背景技术：
通常采用多个传感装置例如天线来向接收机提供更多信息。但是，至少部分由于无意的反射和散射，多个传感器通常接收到发送信号的相互叠加的受到不同延迟和衰减的信号。从发送信号中接收到的多路分量通常具有不同相位，这些相位可能相长或相消地加在一起，由此使得接收信号衰减。因此，需要一种改进的接收机来有效地合并或处理来自多个传感器的这些接收信号。另外，需要降低多路径回波的影响并且提高这些接收机的可靠性程度。


本发明采用实施例的方式进行说明并且并不限于以下附图，其中相同的附图标记表示类似的元件，其中图1以方框图的形式显示出根据本发明一个实施方案的无线电接收机；图2以方框图的形式显示出根据本发明一个实施方案的图1的基带单元的一部分；图3-4以方框图的形式显示出根据本发明一个实施方案的图3或4的分集合并单元的一部分；图5以方框图的形式显示出根据本发明一个实施方案的图3或4的分集合并单元的一部分；图6以流程图的形式显示出根据本发明一个实施方案的图5的分集合并单元的操作；图7以方框图的形式显示出根据本发明一个实施方案的图5的加权因子确定电路的一部分；
图8以方框图的形式显示出根据本发明一个实施方案的图5的相位估计电路的一部分；图9以方框图的形式显示出根据本发明一个实施方案的图5的分集合并单元的一部分；图10以方框图的形式显示出根据本发明的可选实施方案的图3或4的分集合并单元的一部分；图11以流程图的形式显示出根据本发明的可选实施方案的图10的分集合并单元的操作；图12以方框图的形式显示出根据本发明一个实施方案的图10的信号特征数值估计电路的一部分；图13以方框图的形式显示出根据本发明一个实施方案的图10的倍增器以及锁相环路和锁定检测电路的一部分；图14以方框图的形式显示出根据本发明一个实施方案的图13的锁定检测器的一部分；图15以方框图的形式显示出根据本发明一个实施方案的图3的时空单元的一部分；并且图16以方框图的形式显示出根据本发明一个实施方案的图3或4的多路径回波检测器和信号质量监测器的一部分；图17以方框图的形式显示出根据本发明一个可选实施方案的图5的加权因子确定电路的一部分；图18以流程图的形式显示出根据本发明一个实施方案的图17的权值确定电路的操作。
普通技术人员知道在这些图面中的元件只是为了简化和清楚起见，而不必按比例画出。例如，可以使在这些图中的一些元件的尺寸相对于其它元件放大以帮助改善对本发明实施方案的理解。
具体实施例方式
这里所使用的术语“总线”用来指代多个可以用来传送一种或多种不同类型信息例如数据、地址、控制或状态的信号线或导线。这里所述的导线可以例如说明或描述为单个导线、多根导线、单向导线或双向导线。但是，不同实施方案可以改变这些导线的应用。例如，可以采用分开的单向导线而不是双向导线，反之亦然。还有，可以用串行的方式或时间分隔多路传输的方式传送多个信号的单根导线来代替多根导线。同样，承载多个信号的单个导线可以分成承载这些信号的子集的各种不同导线。因此，对于传送信号存在许多选择。
术语“确立”和“取消”用在分别指代将信号、状态位或类似设备设成其逻辑真或逻辑假状态的时候。如果逻辑真状态是逻辑电平1，则逻辑假状态是逻辑电平0。而且如果逻辑真状态是逻辑电平0，则逻辑假状态是逻辑电平1。
采用中括号来表示总线的导线或数值的位的位置。例如“总线60
”或者“总线60的导线
”表示总线60的八个低位导线，并且“地址位
”或“ADDRESS
”表示地址值的八个低位比特。在数字前面的符号“$”表示该数字采用十六进制形式。在数字前面的符号符号“％”表示该数字采用二进制形式。
简要地说，要注意图1显示出具有基带单元的无线电接收机的一个实施方案，而图2显示出图1的基带单元的一个实施方案。图3和4给出了信道处理单元(在图2的基带单元内)的不同实施方案。这两个实施方案(图3和4)能够在将输入信号合并之前估计出它们之间的相位差。还有，图3和4的实施方案中的每一个提供了回波消除的选择方案，这通常在对输入信号采取分集合并时进行。在图3中通过时空单元302并且在图4中通过回波消除器406来进行这个回波消除。还有，图3和图4都包括一分集合并单元(304，404)，它们能够合并多个输入信号。图5和10因此说明了分集合并单元304和404的可选实施方案。图5说明了用于合并信号的相位估计方法，而图10显示出一种混合PLL方法。因此，本发明的实施方案提供各种不同的可选方案，它们可以用在基带单元内(并且通常在信道处理单元内)。
图1显示出根据本发明一个实施方案的无线电接收机。无线电接收机100包括通过导线144与控制电路112双向连接的用户界面110。控制电路112通过导线142与射频(RF)单元106和108双向连接，通过导线140与中频(IF)单元114连接，通过导线138与基带单元116连接。RF单元106通过导线120与RF天线104连接，并且通过导线126与IF单元114双向连接。IF单元114通过导线128、130和132与基带单元116连接。基带单元116通过导线134与音频处理单元150和数据处理单元148连接。音频处理单元150通过导线136与提供输出信号的放大器和扬声器118连接。数据处理单元148与用户界面110双向连接。还有，用户可以通过导线146向用户界面110提供信息并且从中接收信息。
工作时，RF天线102和104捕获无线电信号并且将它们分别提供给RF单元106和108。RF单元106和108将所接收到的无线电信号转换成由无线电接收机的设计所规定的共同中频范围。即，RF单元106和108可以根据IF单元114的要求将所接收到的无线电信号的频率转换成低频或者转换成高频。IF单元114通过导线124和126接收RF信号，并且通过使用模拟-数字转换器来将它们数字化。IF单元114还进行数字混合(digital mixing)以产生出同相和正交数字化信号，这些信号通过导线128和130被输送给基带单元116。在可选实施方案中，IF114是可选的。也就是说，RF单元106和108可以将从天线102和104接收到的无线电信号直接转换至基带，并且可以包括一模拟-数字转换器以将数字化基带信号直接提供给基带单元116。(还要注意的是，根据是否需要将所接收的无线电信号分别转换成低频或高频，可以将RF单元106和108以及IF114(如果使用的话)称为“低频单元”或“高频单元”。)基带单元116接收来自中频单元114或者在没有IF单元的情况下直接来自RF单元106和108的数字化无线电信号。基带单元116进行信号调节、解调和解码以便通过导线134产生音频和数据信息。下面将参照后面的附图对由基带单元116进行的处理作进一步说明。可以通过导线134将音频信息提供给音频处理单元150，该音频处理单元可以与放大器和扬声器118连接以通过导线136从接收机10中产生出音频输出。例如，这可以是从无线电扬声器播放出的音乐。或者，基带单元116可以通过导线134将数据信息输出给数据处理单元148以便进行进一步处理。数据处理单元148的输出端可以与用户界面110连接以使得用户能够与接收机100的输出端相互作用。例如，用户界面110可以为无线电拨号盘(radio dial)、触摸屏、监视器和键盘、小键盘或者任意其它合适的输入/输出装置。数据信息可以为文本、图形或任意其它以数字形式传送的信息。
在可选实施方案中，无线电接收机100可以采用不同的数据格式例如AM、FM、GPS、数字电视、T.V.、数字/音频广播、音频广播、数字/视频广播等。另外，接收机100可以设计成接收射频之外的频率。天线102和104因此可以被称为能够感测各种数据格式的传感器。另外，在该系统中的每个传感器或天线可以接收不同的数据格式，从而例如一个传感器可以接收无线电信号，而其它传感器可以接收如上面列出的不同类型的数据。还有，图1的接收机100显示出两个传感器或天线(例如天线102和104)；但是，可选实施方案可以采用任意数量的传感器来捕获信号或信息。
图2显示出基带单元116的一部分的一个实施方案。IF滤波器200通过导线128和130分别接收同相和正交信号对I1、Q1和I2、Q2，其中I1、Q1对应于通过传感器或天线102接收到的信号，而I2、Q2对应于通过传感器或天线104接收到的信号。I1和I2表示数字化同相信号，而Q1和Q2表示数字化正交信号(例如与同相信号相比相位差90度的信号)。(还要注意的是，每个信号例如I1、Q1和I2、Q2可以表示为一复数，其中I1和I2表示实部、而Q1和Q2表示虚部，这将在下面作进一步说明。)IF滤波器200通过导线202和204与信道处理单元206连接。信道处理单元206通过导线208和210与解调器212连接，并且解调器212通过导线214与信号处理单元216连接。信号处理单元215通过导线134提供音频/数据信息。IF滤波器200、信道处理单元206、解调器212和信号处理单元216通过导线138与控制电路112连接。导线138可以被称为控制总线，它包括用于将不同信号送进/送出单元200、206、212和216的各种导线。导线132例如可以包括导线138的子集，或者可以是回到中频单元114的完全总线(full bus)。因此，可以通过导线132将通过导线138接收到的控制信号传送给IF单元114。同样，可以通过导线124和126将这些控制信号或这些信号的子集传送回RF单元106和108。或者，可以通过导线142从控制电路112将控制信号直接发送给无线电单元106和108。
工作时，IF滤波器200从输入信号I1、Q1和I2、Q2中将不想要的信号和噪音除去。IF滤波器200还抑制了相邻信道以便产生出经滤波的同相和正交信号对I1′、Q1′和I2′、Q2′，其中I1′、Q1′对应于I1、Q1，而I2 ′、Q2′对应于I2、Q2。信道处理单元206接收I1′、Q1′和I2′、Q2′，并且将这些信号合并以产生出单个合并信号Icomb、Qcomb。或者，信道处理单元206还可以通过导线210将其输入信号例如I1′、Q1′或I2′、Q2′中的一个直接提供给解调器212作为Ibypass、Qbypass。因此，信道处理单元206提供了将其输入的数字化信号合并或者使它们直接旁通给其它处理单元例如解调器212的选择。信道处理单元206还可以提供组合信号例如Icomb、Qcomb以及旁通信号例如Ibypass、Qbypass。信道处理单元206和Ibypass、Qbypass还提供了接收不同类型信号格式的能力，从而一个信号例如I1′、Q1′可以由信道处理单元206处理并且通过导线208输出，而第二个信号例如I2′、Q2′可以为直接旁通给解调器212的不同信号格式。(或者，I1′、Q1′可以通过导线208输出，而不用经过信道处理单元206处理)。这使得信道处理单元206能够提供单个组合信号或者各种不同信号以便进行进一步处理。例如，一个天线可以提供来自一个无线电台的信号，而第二个天线可以同时提供来自第二无线电台的或者不同数据格式的信号。信道处理单元206还可以在所接收到的信号上进行除噪。
还要注意的是，在图2中所示的实施方案只显示出由IF滤波器200和信道处理单元206接收到的两个信号。但是，如参照图1所述一样，接收机100可以包括任意数量的天线例如102和104。在该实施方案中，每个天线可以向IF滤波器200提供其自身的同相和正交信号对例如I1、Q1。在该实施方案中，IF滤波器200可以提供与每个天线相对应的多个经滤波的同相和正交信号对。这样，信道处理单元206可以在适当的时候输出单个合并信号或多个信号子集。还有，信道处理单元206可以提供多个旁通信号，从而可以使一个以上的输入信号直接旁通给其它处理单元例如解调器212。
解调器212接收来自信道处理单元206的信号Icomb、Qcomb和Ibypass、Qbypass，并且通过导线214向信号处理单元216提供解调信号。还有，如果解调器212接收到信号Ibypass、Qbypass，则解调器212也可以通过导线214向信号处理单元216提供解调的Ibypass、Qbypass。但是，如上所述，Ibypss、Qbypass是可选的。例如，在一个实施方案中，解调器212可以为提供与其每个输入信号(例如，Icomb、Qcomb和Ibypass、Qbypass)相对应的多路复用(MPX)信号的FM解调器。在可选的实施方案中，解调器212可以为AM解调器或者专用于该系统(例如，接收机100)和输入信号I1、Q1和I2、Q2所要求的任意其它信号格式的解调器。信号处理单元216可以通过导线214在所接收到的信号上进行进一步处理，并且通过导线134输出音频/数据信息。音频/数据信息可以仅包括音频信息、仅包括数据信息或者包括音频和数据信息的组合。然后如图1所示可以将该数据输出给各种不同的系统例如数据处理系统或音频处理系统。例如，在FM接收机中，解调器212如上所述将MPX信号输出给信号处理单元216。在该实施方案中，信号处理单元216接收MPX信号，并且进行立体声解码以便向每个扬声器提供正确的信号。例如，可以利用导频音来对MPX信号进行解码以在立体声系统中提供左右扬声器信号。还有，信号处理单元216可以将其它副载波信号(例如RDS或DARC)解调以向随后的处理单元提供进一步的信息。
图3以方框图的形式显示出信道处理单元206的一部分的一个实施方案。增益电路310通过导线202和204接收I1′、Q1′和I2′、Q2′。增益电路310还通过导线138接收来自控制电路112的控制信号并且将控制信号提供给控制电路112。增益电路310通过导线314和316与多路径回波检测器和信号质量监测器300、时空单元302以及分集合并单元304连接。MUX308通过导线314和316接收输入信号，通过导线138接收控制信号，并且通过导线210输出Ibypass、Qbypass。MUX306通过导线312和318接收输入信号，通过导线320接收控制信号，并且通过导线208输出Icomb、Qcomb。导线320可以为导线138的子集或者可以为从多路径回波检测器和信号质量检测器300接收到的直接控制信号。
工作时，增益电路310接收I1′、Q1′和I2′、Q2′，调节这些输入信号的信号电平，并且通过导线314提供I1′、Q1′的经增益调节的结果并且通过导线316提供I2′、Q2′的经增益调节的结果。因此，在涉及图3的说明以及图3的子部分中，I1′、Q1′和I2′、Q2′将被称为通过导线314和316发出的这些信号的经增益调节的形式。多路径回波检测器和信号质量监测器300接收I1′、Q1′和I2′、Q2′，并且确定是否需要进行回波消除。在其中在天线102和104处的输入信号的多路分量(可能是由于无意的散射和反射而出现的)引起太多干扰(例如回波)的情况中，可以在通过导线208输出合并信号之前降低这些效果。
如果多路径回波检测器和信号质量监测器300确定需要进行回波消除(即，回波量超过预定的回波阈值)，则多路径回波检测器和信号质量监测器300向时空单元302和分集合并单元304提供控制信号以选择进行哪种处理。例如，在其中需要进行回波消除的情况中，控制信号320选择时空单元302进行信号处理，从而在其作为输出提供之前可以在进行回波消除的同时将输入信号I1′、Q1′和I2′、Q2′正确地合并。但是，如果没有检测到足够的回波，则多路径回波检测器和信号质量监测器300通过导线320向分集合并单元304提供控制信号以对这些信号I1′、Q1′和I2′、Q2′进行处理，从而通过导线318产生出合并的输出。因此分集合并单元304在没有进行回波消除的情况下提供了合并信号。由多路径回波检测器300通过导线320提供的控制信号也为MUX306提供了选择器信号，以确定时空单元302的输出或者分集合并单元304的输出是否通过导线208被提供作为Icomb、Qcomb。下面将参照图16对多路径回波检测器和信号质量监测器的操作作进一步说明。
在检测到足够量回波的情况中，如上所述，多路径回波检测器和信号质量监测器300选择时空单元302。将时空单元302通过导线312提供的输出回馈给多路径回波检测器和信号质量监测器300以确定信号质量是否足够好(如果所检测到的回波量低于预定回波阈值，则可以认为信号质量足够好。)。如果不足够好，则进行随后的迭代操作，其中，同样地，将输出回馈给多路径回波检测器和信号质量监测器300。下面将参照图15对时空单元302的操作作更详细地说明。一旦确定信号具有足够好的质量，即低于预定的回波阈值，则多路径回波检测器和信号质量监测器300通过导线320将控制信号提供给MUX306以便选择输出312提供作为Icomb、Qcomb。因此这些迭代操作一直继续进行直到已经进行了足够的回波消除。
图4显示出根据本发明一可选实施方案的信道处理单元206的一部分。图4的这部分信道处理单元206包括增益电路400、多路径回波检测器和信号质量监测器402、分集合并单元404、回波消除器406和MUX408。分集合并单元404和MUX408通过导线202和204接收I1′、Q1′和I2′、Q2′。分集合并单元404通过导线422将合并信号提供给MUX408。增益电路400通过导线416将增益调节信号提供给多路径回波检测器和信号质量监测器402。MUX408接收来自控制电路112的控制信号，并且将经由导线412的I1′、Q1′和经由导线414的I2′、Q2′或者来自422的合并信号提供给导线412。在后一情况中，没有将任何信号提供给导线414，或者在可选实施方案中，除了合并信号之外可以将I1′、Q1′和I2′、Q2′中的一个提供给导线414。增益电路还通过导线416与回波消除器406连接。多路径回波检测器和信号质量监测器402通过导线410和418与回波消除器406连接。回波消除器406通过导线208提供输出Icomb、Qcomb，并且增益电路400通过导线210提供输出Ibypasss、Qbypass。导线138在控制电路112和增益电路400、多路径回波检测器和信号质量监测器402、分集合并单元404、回波消除器406和MUX408之间传送控制信号。(要注意的是，与图3的实施方案不同，在图4的实施方案中，分集合并单元404没有接收与I1′、Q1′和I2′、Q2′相对应的增益调节输入。)工作时，可以通过信道处理单元206来合并或单独处理I1′、Q1′。在前一情况中，分集合并单元404通过导线202和204接收信号I1′、Q1′和I2′、Q2′，并且将它们合并以通过导线412将合并信号经由导线422通过MUX408提供给增益电路400。增益电路400通过导线416将I1′、Q1′和I2′、Q2′的增益调节合并信号提供给多路径回波检测器402。多路径回波检测器402确定在天线102和104处的多路分量是否产生出大于预定回波阈值的回波。如果回波超过这个预定阈值，则多路径回波检测器402通过导线410启动回波消除器406以在通过导线416从增益电路400中接收到的信号上进行回波消除。通过导线418将在回波消除器406的输出端处的信号回馈给多路径回波检测器402。多路径回波检测器和信号质量监测器402确定回波消除器406是否已经消除了足够量的回波从而使回波降低至低于预定回波阈值。如果回波大小低于预定阈值，则该信号质量足够好，并且回波消除器406通过导线208输出合并信号Icomb、Qcomb。但是，如果回波仍然超过预定阈值，则通过回波消除器406迭代处理该信号直到多路径回波检测器和信号质量监测器402确定该信号具有足够好的信号质量(例如低于预定回波阈值)。
回波消除器406可以采用任何回波消除方法来提供信号Icomb、Qcomb。例如，在需要恒定幅度的FM无线电信号的情况中，在回波消除器406中使用采用恒定模数算法(CMA)。也就是说，回波消除器406是用来进行回波消除的自适应信号处理单元。可选实施方案可以采用最小均方回波消除(LMS)、递归最小均方回波消除(RLS)或者任意其它适当的算法。因此，根据所要处理的信号，可以采用各种回波消除器。
如果不合并I1′、Q1′和I2′、Q2′，则通过导线202和204将I1′、Q1′和I2′、Q2′提供给MUX408(绕过分集合并单元404)。控制信号通过来往控制电路112的控制信号408与MUX408连接。因此，如果I1′、Q1′或I2′、Q2′中的任一个不要不合并，则MUX将I1′、Q1′和I2′、Q2′中的一个输出给导线412，并且将I1′、Q1′和I2′、Q2′中的另一个输出给导线414。这两个信号每个都获得增益调节并且输出给导线416和210。导线416穿过回波消除器406(在该情况中，通过导线410利用控制信号使该回波消除器停用)，并且通过导线208输出作为Icomb、Qcomb。增益电路400的另一个输出端通过导线210提供输出Ibypass、Qbypass。因此，如果不需要任何信号合并，则将增益调节的I1′、Q1′输出作为任一个Icomb、Qcomb和Ibypass、Qbypass，并且将增益调节的I2′、Q2′输出作为Icomb、Qcomb和Ibypass、Qbypass中的另一个。这使得能够选择一个或多个信号绕过分集合并单元404。如上所述，这在需要不同类型或范围的信号的情况中是有用的。在该实施方案中，Icomb、Qcomb和Ibypass、Qbypass两者都是未合并的信号。或者，当然可以将一未合并的信号(例如I1′、Q1′或I2′、Q2′)提供作为Icomb、Qcomb或Ibypass、Qbypass。也就是说，如果只需要一个信号，则不需要传送这两个信号。在还有一个实施方案中，可以将合并信号提供作为Icomb、Qcomb，并且可以将单个(未合并)信号(例如I1′、Q1′或I2′、Q2′)提供作为Ibypass、Qbypass。因此可以使用在图3和4的实施方案中的旁通信号来选择信道处理单元206的输出是合并的或是未合并的信号。这个旁通信号例如可以是MUX308和MUX408的控制信号。因此，在一个实施方案中，可以在控制电路112内产生出旁通信号。但是，可选实施方案可以按照不同方式产生并且利用一个旁通信号或者多个旁通信号。
图5分别显示出根据本发明一个实施方案的图3和4的分集合并单元304和404的一部分。因此，根据情况图5的电路可以用在图3和4中所示的实施方案，或者用在任意其它实施方案中。要注意的是，如果将图5的电路用在图3的实施方案中，则I1′、Q1′和I2′、Q2′指的是信号的经过增益调节的形式；但是，如果将图5的电路用在图4的实施方案中，则I1′、Q1′和I2′、Q2′不代表这些信号的经过增益调节的形式，因为增益电路400在下游连接在分集合并单元404上。图5包括多路分解器(DEMUX)500和504、加权因子确定电路502、倍增器508、510、512和514、加法器516和相位估计电路506。DEMUX500通过导线518和520与加权因子确定电路502、倍增器508和倍增器510连接。DEMUX504通过导线522和524与加权因子确定电路502、倍增器510和倍增器514连接。加权因子确定电路502通过导线526向倍增器508提供加权因子W1，并且通过导线528向倍增器512提供加权因子W2。相位估计电路506通过导线530和532与倍增器510连接，并且通过导线538向倍增器512提供相位校正1并且通过导线540向倍增器512提供相位校正2，所述倍增器通过导线542和544与倍增器514连接。加法器516通过导线534和536与倍增器508连接，并且通过导线546和548与倍增器514连接。随实施方案而定，加法器516通过导线318或422提供输出I、Q。随实施方案而定，DEMUX500通过导线314或414接收I1′、Q1′，并且随实施方案而定，DEMUX504通过导线316或416接收I2′、Q2′。
工作时，随实施方案而定，，DEMUX500通过导线314或202接收I1′、Q1′，并且通过导线518输出I1′，通过导线520输出Q1′。要注意的是，I1′表示复数信号的实部，而Q1′表示复数信号的虚部。也就是说，Q1′与I1′相位相差90°。同样，随实施方案而定，DEMUX504通过导线316或204接收I2′、Q2′，并且通过导线522输出I2′，而通过导线524输出Q2′。如上面一样，I2′表示复数信号I2′、Q2′的实部，而Q2′表示该复数信号的虚部。(要注意的是，每个信号例如I1′、Q1′和I2′、Q2′可以分别写为复数的形式，例如I1′+jQ1′和I2′+jQ2′。)I1′、Q1′和I2′、Q2′被提供给加权因子确定电路502，该电路根据例如每个输入信号I1′、Q1′和I2′、Q2′的幅度或能量来计算出加权因子。下面将参照图7和17对该电路作进一步说明。因此加权因子确定电路502通过导线526将输出W1(I1′、Q1′的加权因子)提供给倍增器508，并且通过导线528将W2(I2′、Q2′的加权因子)提供给倍增器512。加权因子确定电路502根据与I1′、Q1′和I2′、Q2′中的至少一个相对应的信号特性确定加权因子W1和W2。可选实施方案可以根据与I1′、Q1′和I2′、Q2′两者相对应的信号特性确定W1和W2。该信号特性可以指的是信号的幅度、功率或任意其它适当的特性。另外，可以使用信号特性的任意组合来确定加权因子。倍增器510接收I1′、Q1′和I2′、Q2′，并且使I1′、Q1′乘以I2′、Q2′的复共轭。这个计算可以提取这两个信号之间的相位差信息，并且通过导线530和532将它提供给相位估计电路506。
相位估计电路506采用I1′、Q1′作为参考计算出信号I1′、Q1′和I2′、Q2′之间的相位差。然后通过导线538将该相位差作为相位校正1输出给倍增器512，并且通过导线540将它作为相位校正2输出给倍增器512。由导线528利用W2来调节这个相位差，并且通过导线542和544提供给倍增器514。倍增器514通过导线522和524接收I2′、Q2′并且将它乘以倍增器512的结果。因此，通过导线546和548将514的输出提供给加法器516。倍增器508利用W1来调节I1′、Q1′，因此采用信号特性例如信号的功率和幅度作为比例因子。通过导线534和536将倍增器508的结果提供给加法器516。因此，随实施方案而定，通过导线318或422提供最终合并信号I、Q。参照图6的流程图将更好地理解这些等式和计算式。
图6显示出根据本发明一个实施方案的图5的分集合并单元304、404的操作。在方框602中，接收I1′、Q1′和I2′、Q2′。在方框604中，根据与I1′、Q1′和I2′、Q2′中的至少一个相对应的至少一个信号特性来确定加权因子W1和W2。例如，在一个实施方案中可以将功率选择作为用来确定W1和W2的信号特性，其中W1可以等于I1′、Q1′的功率的平方根或与之成比例，而W2可以与I2′、Q2′的功率的平方根相等或成比例。要注意的是，在一个实施方案中，根据有用信号和系统噪声的组合效果来计算出功率或幅度，并且没有试图使该噪声效果与有用信号分开。在图6的实施方案中，加权因子确定电路502可以估计出I1′、Q1′的功率(p1)和I2′、Q2′的功率(p2)，其中W1=p1]]>而W2=p2.]]>或者可以选择该幅度，其中W1和W2为I1′、Q1′或I2′、Q2′或这两者的幅度的函数。因此，在这个实施方案中，加权因子确定电路502可以估计出I1′、Q1′(AMP1)和I2′、Q2′(AMP2)的幅度。下面将参照图17和18对使用幅度作为信号特性作进一步的说明。
参照图6，在方框606中，将I1′、Q1′乘以I2′、Q2′的复共轭。这可以通过倍增器510来进行。该计算可以表示如下等式1(I1′+jQ1′)·(I2′-jQ2′)＝IM+jQM在上面的等式中，可以以ej(θ1-θ2)＝ejΔθ的形式书写所得到的IM、QM信号的相位，其中ejθ1表示I1′、Q1′的相位，ejθ2表示I2′、Q2′的相位，而ejΔθ表示I1′、Q1′和I2′、Q2′之间的相位差，这可以进一步表示如下等式2ejΔθ＝cos(Δθ)+jsin(Δθ)因此，在方框608中，估计出相位差ejΔθ，其中图5的相位估计电路506的输出可以表示为两个信号表示为cos(Δθ)的相位校正1和表示为sin(Δθ)的相位校正2(其中相位校正1表示实部，而相位校正2表示相位差的虚部)。
在方框610中，将I2′、Q2′乘以相位差和W2，从而获得如在下面等式3中所示的结果。(这个计算可以通过倍增器512来进行。)等式3W2·ejΔθ·(I2′+jQ2′)在方框612中，将I1′、Q1′乘以W1以获得如在下面等式4中所示的结果。(该计算可以通过倍增器508来进行。)等式4W1·(I1′+jQ1′)因此，在等式3和4中，W1和W2分别用作每个相应信号I1′、Q1′和I2′、Q2′的加权因子，其中W1和W2可以取决于信号特性例如功率或幅度。在方框614中，将方框610和612中的结果合并以获得最终的合并信号I、Q(这可以采用I+jQ的形式书写)。可以通过加法器516来进行这个最终计算，其中依信道处理单元206的实施方案而定，加法器516通过导线318或422提供该输出I、Q。因此该等式表示如下等式5I+jQ＝W2·ejΔθ·(I2′+jQ2′)+W1·(I1′+jQ1′)参照上面的等式5，等式中的第一项W2·ejΔθ·(I2′+jQ2′)表示其相位改变了I1′、Q1′和I2′、Q2′之间的相位差并且由W2加权了的I2′、Q2′。等式中的第二项W1·(I1′+jQ1′)表示由其加权因子W1加权了的I1′、Q1′。在可选实施方案中，可以不使用任何加权因子。因此，等式5将不包括这两个加权因子W1和W2，并且分集合并单元不会包括加权因子确定电路502、或者倍增器508和512。或者，可以看情况采用信号功率或幅度以外的其它加权因子。
图7显示出图5的加权因子确定电路的一部分的一个实施方案。下面将针对输入I1′、Q1′对该电路进行说明，同样的说明和电路可以应用于输入I2′、Q2′。还要注意的是，在可选实施方案中，用于接收I1′、Q1′的电路可以按照时分多路传输的方式为输入I2′、Q2′共用，或者整个电路(或其部分)可以是重复的，如图7所示。在所示的实施方案中，加权因子确定电路502与I1′、Q1′相对应的部分和与I2′、Q2′相对应的部分以相同的方式工作。通常，加权因子确定电路502包括信号特性值确定电路和权值确定电路。前者计算出信号特征自身例如每个信号的功率或幅度的数值，而后者使用该信号特征的数值来计算出W1和W2。
关于输入I1′、Q1′，加权因子确定电路502包括耦接为通过导线518接收I1′并且通过导线746接收1/N的倍增器700。倍增器702耦接为通过导线520接收Q1′并且通过导线746接收1/N。倍增器700与加法器704连接，该加法器与延迟单元708和存储电路712连接。倍增器702与加法器706连接，该加法器与延迟单元714和存储电路718连接。加法器720与存储电路712和718、平方根倒数(inverse square root)单元722以及倍增器724连接。因此加法器720向平方根倒数单元722和倍增器724提供I1′、Q1′的功率p1。平方根倒数单元722与倍增器724连接，而倍增器724通过导线526提供输出W1。对于输入I2′、Q2′，加权因子确定电路502包括以分别与倍增器700、702和720、加法器704、706和720、延迟单元708和714、存储电路712和718以及平方根倒数单元722相同的方式连接的倍增器750、752和770、加法器754、760和766、延迟单元756和762、存储电路758和764以及平方根倒数单元768。因此，如图7所示，信号特性值确定电路780包括倍增器700、702、750和752以及加法器720和766。权值确定电路782包括倍增器724和770以及平方根倒数单元722和768。
工作时，倍增器700的输出向加法器704提供数值I1′2/N，其中N表示采样的数量或者用于随着时间的流逝采集输入信号的数值的窗口尺寸。同样，倍增器702的输出向加法器706提供数值Q1′2/N。加法器704和延迟单元708用作累加器，用来随着时间将I1′2/N的数值累加。延迟单元708接收复位信号710，该信号根据I1′、Q1′的采样频率的分数Fs/N来使延迟单元708复位。在使延迟单元708复位之前，存储电路712存储该累加的数值并且将该数值提供给加法器720。同样，加法器706和延迟单元714用作累加器，用来随着时间将Q1′2/N的数值累加。延迟单元714接收复位信号716，该信号根据Fs/N使延迟单元714复位。在使延迟单元714复位之前，存储电路718存储该累加的数值，并且将这个数值提供给加法器720。因此，复位信号710和716通常以与Fs/N相对应的相同速度被“确立”，同样，以与复位信号710和716相对应的相同速度给存储电路712和718计时，以便随着时间捕获累加数值。因此，可以酌情调节N以便改变用来累加数值的窗口尺寸(即所采的样本的数量)。
加法器720将来自存储电路712的I1′2/N的累加数值和来自存储电路718的Q1′2/N的累加数值合并以获得p1等式6p1=Σk=j-Nj(I1k′2N+Q1k′2N)=I1′2‾+Q1′2‾]]>在上面的等式6中，j为与Fs有关的离散样本数。因此，在每个Fs/N处计算p1的数值。将这个结果p1提供给倍增器724和平方根倒数单元722。在下面等式7中显示出平方根倒数单元722的结果。该平方根倒数单元722可以以各种方式实现，例如进行计算的硬件电路、嵌入在存储器中的状态机(state machine)、软件程序等。
等式71p1=1I1′2‾+Q1′2‾]]>将该结果提供给倍增器724，该倍增器将加法器720的输出(等式6)乘以平方根倒数单元722的输出(等式7)以获得输出W1，如下面的等式所示等式8W1=p1=I1′2‾+Q1′2‾]]>相同的等式(等式6-8)适用于I2′、Q2′，其中用I2′代替I1′，用Q2′代替Q1′，并且用p2代替p1。因此，W2可以表示如下等式9W2=p2=I2′2‾+Q2′2‾]]>因此，等式6-9描述了在获取输入信号的功率时所采用的计算公式的一个实施例。可选实施方案可以进行不同的计算或者采用与参照图7所示的实施方案不同的电路或软件。
图17显示出采用幅度来确定W1和W2的加权因子确定电路502的可选实施方案。因此，依所采用的实施方案而定(例如是采用功率还是幅度来作为信号特性)，在加权因子确定电路502内可以采用图17来代替图7。图17包括信号特性值确定电路1716，它包括幅度确定电路1700和幅度确定电路1702。幅度确定电路1700分别通过导线518和520接收I1′和Q1′，而幅度确定电路1702分别通过导线522和524接收I2′和Q2′。幅度确定电路1700将AMP1提供给乘法累加电路1708，而幅度确定电路1702将AMP2提供给乘法累加电路1708。控制电路1704和移相电路1710与乘法累加电路1708双向连接。乘法累加电路1708通过导线1712提供W1，并且通过导线1714提供W2。因此权值确定电路1718包括控制电路1704、乘法累加电路1708和移相电路1710。
工作时，幅度确定电路1700接收I1′和Q1′，并且输出该信号的幅度AMP1。采用目前可用的标准方法例如采用I1′2和Q1′2总和的平方根近似来计算出该幅度。同样，幅度确定电路1702接收I2′和Q2′，并且输出信号的幅度AMP2。可以按照与前面所述相同的方式计算出该幅度。乘法累加电路1708接收AMP1和AMP2，并且如将在下面参照图18所述一样产生出加权因子W1和W2。乘法累加电路1708还包括用来存储任何必要的临时数值的存储电路。控制电路1704和移相电路1710将控制信号提供给乘法累加电路1708并且从中接收控制信号。控制电路1704、乘法累加电路1708和移相电路1710可以构成状态机的一部分，以便进行在下面参照图18所述的计算。
图18以流程图的形式显示出根据I1′、Q1′和I2′、Q2′的幅度来计算W1和W2的一个实施方案。该流程1800在方框1802处开始，其中接收I1′、Q1′和I2′、Q2′。流程前进至判定菱形框1804，在那里确定I1′、Q1′的幅度AMP1是否大于I2′、Q2′的幅度AMP2。如果是，则流程前进至方框1813，在那里可以任意地调节AMP1和AMP2。然后流程前进至方框1814，在那里将W1设定为预定值。该预定值表示W1的缺省值。因此，在一个实施方案中，该预定值小于或等于0.5。采用小于或等于0.5的预定值确保了最终合并的信号(例如I1′、Q1′与I2′、Q2′合并)的幅度不会超过数值1。流程然后前进至方框1816，在那里确定该幅度的倒数1/AMP1。这可以采用标准技术例如查询表来进行。在方框1818中，将W2计算为AMP2/AMP1的一半(参见上面的等式1)。要注意的是，在该等式中所示的0.5为上述预定值；因此，如果选择了不同数值例如0.4，则将用0.4来代替该0.5。
如果在判定菱形框1805处AMP1不大于AMP2，则流程前进至方框1805，在那里任意地调节AMP1和AMP2。流程前进至方框1806，将W2设定为通常小于或等于0.5的预定值例如0.5。该预定值如上关于方框1814所述一样。然后流程前进至方框1808，在那里确定出幅度的倒数1/AMP2。和上面一样，可以采用标准技术例如查询表来进行这项工作。在方框1810中，将W1计算作为AMP1/AMP2的比值的一半(参见上面的等式2)。再次要注意的是，在该等式中所示的0.5为上面参照方框1806所述的预定值；因此，如果选择了不同数值，则可以用这个不同数值来代替0.5。因此，可选实施方案在进行计算来确定加权因子例如W1和W2(例如参见选择框1805和1813)之前可以首先采用比例因子来调节这些幅度(例如AMP1和AMP2)。但是，这些比例因子是可选的，或者可以设定为1。因此，这些加权因子可以表示如下如果AMP1＞AMP2等式10aW1＝0.5等式11aW2=AMP2·0.5·1AMP1]]>如果AMP1＜AMP2则等式10bW2＝0.5等式11bW1=AMP1·0.5·1AMP2]]>要注意的是，加权因子例如W1和W2可以只是一个信号的函数或者为信号的任意组合的函数。还有，可以采用与这里的加权因子不同的许多不同的加权因子。例如，在目前可用的系统中，只采用信噪比(SNR)作为加权因子。但是采用SNR的方案在电路方面是昂贵的，因此增加了该系统的价格。另外，在采用了SNR方案的那些系统内的加权因子是复杂的数字(即，它们取决于信号的相位)。但是，本发明的实施方案没有采用SNR来确定加权因子，相反采用其它信号特性例如幅度、功率等来实现更加节约成本的解决方案。还有，在这里所述的加权因子(W1和W2)为比例因子。也就是说，它们与相位无关。它们能够与相位无关是因为相位计算或估计是单独进行的并且与比例加权因子一起用来将这些输入信号合并，如下面更详细的说明一样。如上所述，可选实施方案可以包括两个以上的输入信号，因此可以具有两个以上的也取决于一个或多个信号特性的加权因子。在一些实施方案中，这些加权因子也是可选的。例如，只有其中一些输入信号可以使用加权因子。
图8显示出倍增器510的一部分和相位估计电路506的一部分。倍增器510包括与加法器804连接的倍增器800和802，该加法器与倍增器812连接。倍增器510还包括与加法器810连接的倍增器806和倍增器808，该加法器与倍增器814连接。倍增器812与倍增器814和加法器816连接，并且接收输入1/N和增益801。加法器816与延迟单元820和存储电路824连接，并且倍增器814与加法器818连接，该加法器与延迟单元822和存储电路826连接。存储电路824与倍增器828连接，而存储电路826与倍增器830连接。倍增器828和830设置为加法器832的输入，该加法器与平方根倒数单元834连接。存储电路824和826以及平方根倒数单元834与倍增器836和838连接。倍增器836通过导线538提供表示cos(Δθ)的输出，并且倍增器838通过导线540提供表示sin(Δθ)的输出。
工作时，倍增器800、802、806和808以及加法器804和810进行与I1′、Q1′乘以I2′、Q2′的复共轭相对应的计算。(参见等式3)因此，加法器804的输出为所得到的计算结果的实部IM，而加法器810的输出为所得到的计算结果的虚部QM。相位估计电路506接收IM和QM，并且计算出与IM+jQM相对应的相位，该相位如前面参照等式4所述一样可以表示为ejΔθ。该相位表示以I1′、Q1′作为参考信号在I1′、Q1′和I2′和Q2′之间的相位差。
倍增器接收IM，并且将这个结果乘以1/N和增益801以将它提供给加法器816。在一个实施方案中，增益801为AMP1和AMP2中的更大幅度的倒数(例如如果AMP2＞AMP1，则可以将增益801设定为1/AMP2)。增益801有助于将信号I1′、Q1′保持为尽可能大，同时仍然保证这些计算结果不会超过在该设计中所采用的选定数字系统。(因此，要注意的是，参照图8所采用的QM和IM现在指的是由增益801调节的经增益调节的数值。还要注意的是，增益801是可选的或者可以设定为1。)加法器816、延迟单元820和存储电路824用来在时间窗口上累加IM的数值。还有如上所述，N表示样本的数量或者用于收集IM数值的窗口尺寸。延迟单元820和存储电路824在到达样本频率Fs/N的一个分数时复位，其中Fs对应于输入信号(例如I1′、Q1′)的采样频率。也就是说，在每次获取足够数量的数据(这由Fs和N确定)时，将该数值存储在存储电路824中。因此，倍增器828接收来自存储电路824的IM/N的累加数值。对QM进行相同的分析。也就是说，倍增器814接收QM并且将它乘以1/N和增益801，并且将该输出提供给加法器818。加法器818、延迟单元822和存储电路826用作一累加器，用来在一段时间上将QM/N的数值累加。样本的数量由Fs和N确定。也就是说，每到第N个样本(相对于采样频率Fs)，将存储电路826中的数值提供给倍增器830。
因此，倍增器828的输出表示 并且倍增器830的输出表示 (要注意的是， 和 指的是IM2和QM2在由N限定的时间段上的平均值。)将这些数值提供给加法器832，该加法器将结果 提供给平方根倒数单元834。平方根倒数单元834如等式12所示计算出平方根倒数单元等式121IM2‾+QM2‾]]>将这个结果提供给倍增器836和838。倍增器836还接收来自存储电路824的IM，并且倍增器838接收来自存储电路826的QM。因此，如下面的等式13和14所示，倍增器836和838的结果表示以I1′、Q1′作为参考信号在I1′、Q1′和I2′、Q2′之间的相位差。
等式13IM‾IM2‾+QM2‾]]>等式14QM‾IM2‾+QM2‾]]>在上面的等式中，等式13对应于输出cos(Δθ)，而等式14对应于输出sin(Δθ)，其中cos(Δθ)+jsin(Δθ)表示相位差。(参见上面的等式4)图9显示出倍增器508、512和514以及图5的加法器516的应用。图9包括倍增器922、902、904、912、914、908、918和924。图9还包括加法器906、910、916和920。倍增器922接收I1′和W1作为输入，并且将输出提供给加法器910。倍增器902接收I2′和相位校正1，并且将其输出提供给加法器906。倍增器904接收Q2′和相位校正2，并且将其输出的负值提供给加法器906。将加法器906的结果提供给倍增器908，倍增器908还接收W2作为输入。将倍增器908的结果提供给加法器910，加法器910还接收倍增器922的输出。根据该实施方案，通过导线318或422将加法器910的输出作为I提供。同样，倍增器924接收Q1′和W1，并且向加法器920提供输出。倍增器912接收I2′和相位校正2，并且将其输出提供给加法器916。倍增器914接收Q2′和相位校正1，并且将其输出提供给加法器916。加法器916将其输出提供给倍增器918，该倍增器接收W2作为输入并且将其输出提供给加法器920。同样，加法器920依实施方案而定通过导线318或422提供Q作为其输出。因此，图9的电路代表了上面的等式7。
图10显示出分集合并单元304和404的可选实施方案。也就是说，图10的电路可以与图5的电路互换。在图10的实施方案中，分集合并单元304和404包括与信号特性值估计电路1004、多路复用器1006以及倍增器1012连接的多路分解器(DEMUX)1000和1002。信号特性值估计电路1004通过导线1028与MUX1006连接。倍增器1012与锁相环路和与倍增器1018连接的锁定检测电路1008连接。DEMUX1002也与倍增器1018连接，并且倍增器1018与加法器1014连接。加法器1014与多路分解器1000和多路复用器1010连接。锁相环路和锁定检测电路1008还通过导线1046与多路复用器1010连接。多路复用器1010分别通过与图3或4相对应的导线318或422提供输出I、Q。DEMUX1000、DEMUX1002、信号功率估计电路1004、MUX1006和锁相环路和锁定检测电路1008每个都通过导线138接收控制信号。导线1028可以为导线138的子集或者可以由信号特性值估计电路1004直接提供。
工作时，DEMUX1000接收I1′、Q1′，并且通过导线1020提供I1′，而且通过导线1022提供Q1′。同样，DEMUX1002接收I2′、Q2′，而且通过导线1024提供I2′并且通过导线1026提供Q2′。(还有，要注意的是I1′、Q1′和I2′、Q2′在采用图3的实施方案时受到增益调节，但是如果采用图4的实施方案的话则仍然没有受到增益调节。)信号特性值估计电路1004接收I1′、Q1′和I2′、Q2′，并且针对I1′、Q1′和I2′、Q2′二者估计信号特性的值以便确定出更强的信号。例如，信号特性值估计电路1004可以估计出每个信号的功率或幅度，并且根据功率、幅度或两者确定出更强的信号。要注意的是在可选实施方案中，可以采用其它信号特性或其它方法来确定哪个信号是更强的信号。信号特性值估计电路1004通过导线1028向多路复用器1006输出控制信号以便选择出两个信号中的更强信号以通过导线1030和1032输出给多路复用器1010。倍增器1012接收I1′、Q1′和I2′、Q2′，并且通过将I1′、Q1′乘以I2′、Q2′的复共轭来计算出相位信息。所得到的计算结果由IM+jQM表示，并且通过导线1034和1036提供给锁相环路和锁定检测电路1008。锁相环路和锁定检测电路1008用来估计在I1′、Q1′和I2′、Q2′之间的相位差，该相位差通过导线1038作为相位校正1并且通过导线1040作为相位校正2输出给倍增器1018。如果锁相环路为锁定状态，则将I2′、Q2′乘以所得到的相位差以便在通过加法器1014将它与I1′、Q1′合并之前正确地移动I2′、Q2′。因此，加法器1014的输出代表合并的信号I1′、Q1′和相位变化的I2′、Q2′。还有，如果锁相环路在锁定状态，则向MUX1010提供控制信号以便选择加法器1014的输出而不是MUX1006的输出作为I、Q输出，这简单地表示出I1′、Q1′和I2′、Q2′中的更强信号。但是，如果锁相环路电路1008不能锁定，则通过导线1046向MUX1010输出控制信号以选择将由导线1030和1032传送的信号通过导线318或422提供作为输出I、Q。
因此，在图10中所示的分集合并单元的实施方案打算试图出相位差并且由此改变I2′、Q2′的相位。但是，如果锁相环路不能锁入到正确的相位中，则信号功率估计电路1004将这两个信号中的更强信号提供作为输出I、Q。因此，图10可以被称为一种混合锁相环路(PLL)系统。当在加法器1014中合并这些信号时，可选实施方案可以采用每个信号的信号特性(例如幅度、功率等)作为加权因子。例如，如前面参照图5所述的一样，I1′、Q1′可以由其相关功率加权，而I2′、Q2′可以由其相关功率加权。可选实施方案甚至可以采用与基于信号特性的加权因子不同的加权因子。参照图11可以更好地理解图10的操作。
图11以流程图的形式显示出图10的分集合并单元304、404的一个实施方案。在方框1012中，接收I1′、Q1′和I2′、Q2′。在方框1104中，估计出(这可以通过信号特性值估计电路1004来进行)每个信号的信号特性值(例如功率或幅度)，并且选择出更强的信号。在方框1106中，将I1′、Q1′乘以I2′、Q2′的复共轭以获得IM+jQM(参见上面的等式3)。在方框1108中，估计出I1′、Q1′和I2′、Q2′之间的相位差ejΔθ，其中该相位差可以表示为cos(Δθ)+jsin(Δθ)。这可以通过锁相环路和锁定检测电路1008来进行，该电路通过导线1038输出相位校正1(代表cos(Δθ))并且通过导线1040输出相位校正2(代表sin(Δθ))。在方框1110中，如果锁相环路和锁定检测电路1008的锁相环路在锁定状态则“确立”锁定控制信号。(下面将参照图12对锁相环路和锁定检测电路1008的操作作进一步的说明)在方框1115中，如上面参照图5的加权因子确定电路502所述一样，可以确定出I1′、Q1′和I2′、Q2′的权值。但是，方框1115是可选的，并且在这里参照图10和11所述的实施方案假设了在合并这些信号中没有使用任何加权因子。在方框1116中，如果“确立”了锁定控制信号的话，则将信号I2′、Q2′乘以在方框1108中计算出的相位差，如在下面的等式中所示的一样(也参见方框1112)等式15ejΔθ·(I2′+jQ2′)在方框1114中，如果“确立”了锁定控制信号，则如在下面的等式所示将方框1112的结果与I1′、Q1′合并以获得I、Q等式16I+jQ＝ejΔθ·(I2′+jQ2′)+(I1′+jQ1′)在方框1118中，如果没有“确立”锁定控制信号，从而表示锁相环路没有锁定，则将信号I1′、Q1′和I2′、Q2′中的更强信号提供作为I、Q。(要注意的是，等式15和16分别类似于等式5和7，除了在等式15和16中没有出现任何加权因子。但是，如参照图10和上面的可选方框1115所述一样，与图6的方框610、612和614类似，在合并信号I1′、Q1′和I2′、Q2′时可以使用加权因子。)图12显示出利用每个信号的功率来确定更强信号的信号特性值估计电路1004的一个实施方案。图12的信号特性值估计电路1004包括与倍增器1204连接的倍增器1200和与倍增器1206连接的倍增器1002。倍增器1204和1206与加法器1208连接。加法器1208与延迟单元1210和存储电路1212连接。存储电路1212与加法器1214连接，该加法器与选择器单元1216连接。倍增器1228与倍增器1224连接，而倍增器1230与倍增器1226连接。倍增器1224和1226与加法器1222连接。加法器1222与延迟单元1220和存储电路1218连接。存储电路1218与加法器1214连接。选择器单元1216通过导线1028将控制信号提供给倍增器1006。
工作时，倍增器1200接收I1′和1/N以将I1′/N提供给倍增器1204，该倍增器计算平方值(I1′/N)2，并且将该结果提供给加法器1208。同样，倍增器1202接收Q1′和1/N以将Q1′/N提供给倍增器1206，该倍增器计算出该结果的平方值以将(Q1′/N)2提供给加法器1208。加法器将结果(I1′/N)2+(Q1′/N)2提供给存储电路1212和延迟单元1210。加法器1208、延迟单元1210和存储电路1202在一段时间上将(I1′/N)2+(Q1′/N)2的数值累加。同样，这个时间段由与输入信号I1′、Q1′对应的采样频率确定。N同样指的是所采的样本数量(即，窗口尺寸)。一旦采到了正确数量的样本，存储电路1212将结果 提供给加法器1214，其中 和 分别为I1′2和Q1′2在该时间段上的平均值。同样，对于I2′、Q2′进行相同的计算。还有，如图12所示对I2′、Q2′可以重复该电路，或者可以通过对两个信号I1′、Q1′和I2′、Q2′进行时分多路复用(time multiplexing)来共享与I1′、Q1′相对应的电路。因此，加法器1222、延迟单元1220和存储电路1218de的操作用来在预定时间窗口上累加(I2′/N)2+(Q2′/N)2的数值，该时间窗口由I2′、Q2′的采样频率和N确定。因此，提供给加法器1214的结果为 其中 和 为I2′2和Q2′2在该预定时间窗口上的平均值。要注意的是，数值 和 和 中，每个都对应于相应信号I1′、Q1′和I2′、Q2′的功率。
将来自存储电路1212和1218的结果提供给加法器1214，该加法器将这两个结果 和 和 之间的差异提供给选择器单元1216。选择器单元1216确定信号I1′、Q1′或I2′、Q2′中哪个更强并且由此通过导线1028输出该控制信号。如果I1′、Q1′为更强的信号，则通过导线1028输出的控制信号允许MUX1026能够选择I1′、Q1′通过导线1030和1032传送给MUX1010。但是，如果选择器单元1216选择I2′、Q2′作为更强的信号，则MUX1006通过导线1030和1032将I2′、Q2′输出给MUX1010。因此，选择器单元1216可以确定那个信号具有更大的功率。例如，如果从加法器1214提供给选择器单元1216的数值大于0，则这表示I1′、Q1′的功率大于I2′、Q2′。但是，如果该差值小于0(即为负数)，则这表示I2′、Q2′的功率大于I1′、Q1′，并且选择器单元1216由此输出控制信号。
图13显示出根据本发明一个实施方案的倍增器1012的一部分以及锁相环路和锁定检测电路1008的一部分。倍增器1012包括倍增器1300、1302、1306和1310以及加法器1304和1308。倍增器1300接收I1′和I2′，而倍增器1302接收Q1′和Q2′。将倍增器1300和1302的结果提供给加法器1304，该加法器的输出通过导线1034被提供给锁相环路和锁定检测电路1008。同样，倍增器1306接收输入I2′和Q1′，并且倍增器1310接收输入Q2′和I1′。倍增器1306和1310将它们的输出提供给加法器1308，该加法器计算出在这两个数值之间的差值，并且通过导线1306将结果提供给锁相环路和锁定检测电路1008。因此，工作时，倍增器1012输出I1′、Q1′乘以IM+jQM形式的I2′、Q2′的复共轭的结果，其中IM表示通过导线1034传导的实部，QM表示通过导线1036传导的虚部。(参见上面的等式3)锁相环路和锁定检测电路1008包括与加法器1312连接的倍增器1314和与加法器1322连接的倍增器1320。加法器1312还与倍增器1316和锁定检测器1324连接。加法器1322还与倍增器1318和倍增器1328连接。增益调节器1326与锁定检测器1324的输出端连接，并且向倍增器1328提供输入。倍增器1328与延迟单元1330连接，该延迟单元与加法器1334连接。加法器1334与计算电路1336和延迟单元1332连接。延迟单元1332向加法器1334提供反馈值。计算电路1336通过导线1038输出相位校正1并且通过导线1040输出相位校正2。计算电路1336还连接成向倍增器1320、1318、1316和1314提供输入。
工作时，锁相环路和锁定检测电路1008包括一锁相环路(PLL)部分，用来估计输入信号IM+jQM的相位差数值。这是通过采用由增益调节器1326、倍增器1328、延迟单元1330、加法器1334、延迟单元1332和计算电路1336实现的锁相环路来进行的。锁相环路以输入给计算电路1336的Δθ′的初始值开始，其中Δθ′代表PLL的相位数值。例如，初始值可以为0。在PLL的迭代期间，调节Δθ′直到PLL锁到一个相位数值上。在Δθ′大致等于与IM+jQM相对应的Δθ时PLL锁定。如将在下面进一步描述的一样，锁定检测器1324确定PLL是否锁定。计算电路1336接收数值Δθ′，并且将余弦和正弦计算的结果提供给倍增器1320、1318、1316和1314。
倍增器1314、1316、1320、1318以及加法器1312和1322计算出将输入信号IM+jQM乘以从PLL得到的相位Δθ′的复共轭的结果，这可以表示为e-jΔθ′，其中等式17e-jΔθ′＝cos(Δθ′)-jsin(Δθ′)如参照等式4所示一样，IM+jQM的相位可以表示为ejΔθ。因此，该计算的结果可以表示如下等式18ejΔθ·e-jΔθ′＝ej(Δθ-Δθ′)＝cos(Δθ-Δθ′)+jsin(Δθ-Δθ′)在加法器1312的输出端处的导线1340将最终计算结果的实部cos(Δθ-Δθ′)提供给锁定检测器1324，而加法器1322将最终计算结果的虚部sin(Δθ-Δθ′)提供给倍增器1328。如果锁定检测器1324确定PLL还没有锁定(即，Δθ′不够接近Δθ)，则增益调节器1326通过倍增器1328调节来自1322的信号的虚部的增益，并且计算出更新的Δθ′。将这个更新的Δθ′提供给计算电路1336，该计算电路向倍增器1314、1316、1318、1320提供Δθ′的余弦和正弦数值以便再次将这个Δθ′的复共轭乘以输入信号IM+jQM。这个迭代过程一直进行直到确定由加法器1312提供给锁定检测器1324的最终计算结果的实部提供了与Δθ的差值处于预定范围的Δθ′。由于最终计算结果的实部由cos(Δθ-Δθ′)表示，随着Δθ′接近Δθ，因为cos(0)＝1所以该余弦计算的结果接近1。如果锁定检测器1324确定输入信号超过锁定阈值1338(即，Δθ′充分接近Δθ)，则通过导线1046将锁定信号提供给MUX1010以使得合并的输出能够通过导线1042和1044输出作为I、Q。还有，一旦锁定检测器通过导线1046“确立”了锁定信号，则该锁定信号也被提供给增益调节器1326以便选择更小的增益值，以使得PLL具有更大的稳定性。也就是说，一旦PLL锁定，则更小的增益提供更稳定的系统。
图14显示出图13的锁定检测器1324的一个实施方案。通过导线1340将上面参照图13所述的最终计算结果的实部提供给锁定检测器1324作为给低通滤波器1400的输入。该低通滤波器将输入信号的高频部分中的噪声部分除去。将该低通滤波器1400的输出提供给加法器1402，该加法器也接收锁定阈值1338。加法器1402找出在来自滤波器1400的经滤波的输入和锁定阈值1338之间的差异，并且将该结果提供给锁定确定电路1404，该电路通过导线1046将输出锁定信号提供给MUX1010。锁定确定电路1404确定在加法器1402的输出端处的差异是大于0或是小于0以便确定出输入信号是大于或是小于锁定阈值1338。如果给锁定确定电路的输入为正，则锁定确定电路“确立”锁定信号1046以便选择导线1042和1044，从而在MUX1010的输出端处将合并信号提供作为I、Q。但是，如果锁定确定电路1404确定加法器1402的输出为负，则不“确立”锁定信号1046，因此选择MUX1006的输出以通过导线1030和1032提供该信号作为在MUX1010的输出端处的I、Q。
图15显示出图3的时空单元302的一个实施方案。时空单元302既对输入信号I1′、Q1′和I2′、Q2′进行分集合并，还为所得到的信号提供回波消除。时空单元302为输入信号提供空间合并并且为所得到的信号提供时域滤波。时域部分也可以被称作进行回波消除的均衡器部分。(该均衡器部分也可以被称为自适应滤波器1530，它包括性能测量和误差信号发生器1522、倍增器1512、1514和1516、加法器1520、抽头更新器(taps updater)1518以及延迟器1506、1508和1510。)通过倍增器1500和1502以及加法器1504将输入信号I1′、Q1′和I2′、Q2′合并。用从加权更新器1524输入给倍增器1500的加权因子W1给I1′、Q1′加权。同样，通过倍增器1502用加权因子W2给I2′、Q2′加权，在倍增器1502处也通过加权更新器1524提供了W2。因此，将加权的结果提供给加法器1504以产生出合并的加权信号，该信号然后被提供给延迟单元1506和倍增器1512。W1和W2都代表复数。加法器1504的输出通过延迟单元1506、1508和1510传播。将加法器1504的输出和每个延迟单元例如1506、1508和1510的输出提供给相应的倍增器1512、1514和1516，在那里将这些结果乘以相应的抽头例如A1、A2和AL。然后将倍增器1512、1514和1516的这些输出提供给加法器1520以产生出合并的经回波消除的输出，该输出通过导线312被提供给性能测量和误差信号发生器1522并且被提供给MUX306和多路径回波检测器和信号质量监测器300。性能测量和误差信号发生器1522将信息提供给加权更新器1524和抽头更新器1518以由此将这些加权和抽头的数值更新。要注意的是，这些抽头(tap)(A1、A2和AL)也表示为复数。延迟单元例如1506和1508以及倍增器1512和1514以及抽头例如A1和A2的数目取决于在该均衡器部分中的抽头数目。
如此选择空间合并器的权重(例如W1和W2)以及均衡器的抽头(例如A1、A2、...、AL)，从而使在加法器1520的输出端处所得到信号的幅度变化最小。还将在均衡器部分内的抽头数量选择为根据应用而定，与对更多的硬件或软件的需要进行折衷，来改善所得到的信号质量。性能测量和误差信号发生器1522进行改进的恒定模数算法以更新这些权重和抽头以便减小在加法器1520的输出端处在所得到的信号中的幅度变化。(因此，在一个实施方案中，采用与更新时域中的自适应滤波器抽头相同的准则来更新空间域中的权重，如将在下面参照等式19-26所述一样。)时空单元302因此可以使用输入FM信号的恒定模数特征。也就是说，FM信号应该保持恒定的幅度。但是，由于多路径回波和噪声的引入，所以输入FM信号的幅度不会保持恒定。因此，采用这些权重和抽头来减小由多路径回波引起的幅度变化。还要注意的是，在图15中所示的应用不仅适用于接收两个天线信号，而且可以扩展为将来自任意数量天线的信号合并并进行回波消除。在该实施方案中，每个输入信号在提供给加法器1504之前由相应的加权因子加权。同样，均衡器部分(即，自适应滤波器1530)可以设计有任意数量的抽头。
性能测量和误差信号发生器1522采用改进的恒定模数算法向加权更新器1524和抽头更新器1518提供合适的信息，这将在下面参照以下等式进行说明。在该算法中，成本函数限定如下等式19J=14E[|X(k)|2-1]2]]>在上面的等式中，X(k)为在加法器1520的输出端处经过时空处理之后所得到的信号，并且k表示由t＝kTs给出的采样时间，其中Ts为采样周期。上面的等式表示为随机过程的期望值，因为所接收的信号(例如I1′、Q1′和I2′、Q2′)为统计性的而不是确定性的。时空单元302的一个目的在于减小成本函数J，这是通过改变权重和抽头来实现的，这将在下面作进一步说明。
要注意的是，所接收到的信号I1′、Q1′和I2′、Q2′从属性上看也可以表示为rm(k)，其中m＝1，2，...N，N为在接收机中的天线数量，而k为由t＝kTs给出的采样时间。还要注意的是，权重W1和W2可以分别表示为W1＝W1R+jW1I和W2＝W2R+jW2I。下标R用来表示该复数的实部，而下标I用来表示虚部。还有，它们在属性上可以表示为Wm(k)，其中m＝1，2，...N，N为在接收机中的天线数量，而k为采样时间间隔。同样，A1，A2，...AL可以表示为A1＝A1R+jA1I等，或者在属性上表示为An(k)，其中n＝1，2，...L，L为均衡器的抽头数量，而k为采样时间。例如，在这里给出的等式中，可以采用不同的表达。
下面的等式表示来自不同天线的所有信号的组合。在加法器1504的输出端处的这个信号Y(k)表示为如下面等式所示等式20Y(k)=Σm=1Nrm(k)×Wm(k)]]>上面的等式是针对在该系统中有任意数量的天线的情况的通式。在具有两个天线的如图15所示的实施方案中，用于Y(k)的等式可以表示如下等式21Y(k)＝(I1′+Q1′)·(W1R+jW1I)+(I1′+jQ2′)·(W2R+jW2I)因此，在加法器1520的输出端处获得的均衡信号可以表示如下
等式22X(k)=Σn=1LY(k-n)×An(k)]]>在上面的等式中，L表示在时空单元302的均衡器部分中的抽头数量。Y(k-n)表示由延迟单元1506、1508、1510等改变了时间的在加法器1504的输出端处的加权合并信号(还参见上面的等式20)。
为了求成本函数J的最小值，成本函数相对于这些权重的复共轭的偏导数设定为0，就如成本函数相对于这些抽头的复共轭的偏导数一样。因此，这些等式如下给出等式23∂J∂Wm·=0,m=1,2,...N]]>等式24∂J∂An·=0,n=1,2,...L]]>可以使用统计梯度来找出上面等式的解。因此，用于这些权重和抽头的更新等式如下得出等式25Wm(k+1)＝Wm(k)-μ×(|X(k)|2-1)×X(k)×A1·(k)×rm·(k)，其中m＝1，2，...N等式26An(k+1)＝An(k)-μ×(|X(k)|2-1)×X(k)×Y·(k-n)，其中n＝1，2，...L在上面两个等式即等式25和26中，μ为表示步长的常数，而k表示采样时刻t＝kTs。因此，上面的等式表示这些权重和抽头的时间平均。
如参照图3所述一样，将加法器1520的输出反馈给多路径回波检测器和信号质量监测器300，以确定出所计算出的信号的回波是否已经被降低至低于许可回波的预定阈值。如果是，则通过导线320传送的控制信号选择导线312经过MUX306被提供给导线208作为Icomb、Qcomb。但是，如果回波检测器和信号质量监测器300确定回波仍然高于预定的阈值，则时空单元302进行另一次迭代以进一步降低信号中的多路径回波，从而重复该过程。
图16显示出用在图3和4中的多路径回波检测器和信号质量监测器300、402的一个实施方案。如果采用图3的实施方案，则模数电路1600分别通过导线314和316接收输入信号I1′、Q1′和I2′、Q2′。在图4的实施方案中，多路径回波检测器和信号质量监测器402通过导线416接收合并的I1′、Q1′和I2′、Q2′信号。然后模数电路1600计算出数字复数基带信号的模数。理想的是，这些结果应该等于恒定的数值。但是，在随时间变化的移动信道中，所传送的信号会受到信道衰减的影响。然而在FM无线电系统中，信道的变化与宽波段FM信号的带宽相比通常较慢。因此，可以采用带通滤波器1602来减去由多路径回波引起的模数变化并且忽略信道的缓慢变化。然后通过平均信号强度检测器1604来计算出带通滤波器1602的输出的平均信号强度。然后比较电路1606将平均信号强度与预设定的数值例如阈值强度1608进行比较。然后根据比较结果作出判定。如果平均信号强度大于阈值强度数值1608，则所接收的信号I1′、Q1′或I2′、Q2′或者它们的组合需要进行回波消除处理。也就是说，在图3的实施方案中，将I1′、Q1′和I2′、Q2′发送给时空单元302以对付频率选择性衰减信道。在图4的实施方案中，多路径回波检测信号质量监测器402使得回波消除器406能够在将这些结果输出给导线208作为Icomb、Qcomb之前对从分集合并单元404接收到的信号进行回波消除。
要注意的是，在本申请文件中描述的各个硬件单元和电路可以重复使用或者由各个功能共享。例如，在图17中所示的电路1718可以用来实现一种状态机，用来控制上面所述的其它功能的执行，并且不限于仅仅计算加权因子W1和W2。本发明的实施方案可以在硬件、软件或这两者的组合中实施。例如，一些实施方案可以实施为有限状态机，它具有用微代码控制状态机的执行的控制电路。或者，可以采用软件代码来实现上面的功能。
在上面的说明书中，已经参照具体实施方案对本发明进行了说明。但是本领域普通技术人员应该理解的是，在不脱离在下面权利要求中所限定的本发明范围情况下可以作出各种改变和变化。因此，该说明书和附图应该被认为是示例性的而不是限制性的，并且所有这些改变都打算包含在本发明的范围内。
上面已经参照具体实施方案对有益效果、其它优点和问题的解决方案进行说明。但是这些好处、优点、问题的解决方案和可能使任何好处、优点或解决方案出现或变得更加明显的任何元件不能被当作任何或所有权利要求的关键、所要求的或者必要的特征或元件。在这里所使用的术语“包括”、“包含”或者其他类似表达方式意指非排它的包含，例如包括一系列元素的工艺、方法、物品或设备并不只包括那些元素，而是可以包括其它没有明确列出或者这种工艺、方法、物品或设备所固有的其它元素。
权利要求
1.一种用于将来自第一传感器(102)的第一信号与来自第二传感器(104)的第二信号合并以产生出一合并信号的方法，该方法包括确定所述第一信号和所述第二信号之间的相位差(608或1108)；确定(604或1104)第一权值，其中该第一权值与所述相位差无关；确定(604)第二权值，其中该第二权值与所述相位差无关；将第一权值应用(606)于所述第一信号以产生出第一加权信号；将第二权值应用(606)于所述第二信号以产生出第二加权信号；并且当将所述第一加权信号和所述第二加权信号合并时采用(610，612、614或1118)所述相位差。
2.一种用于将来自第一传感器的第一信号与来自第二传感器的第二信号合并以产生出一合并信号的方法，该方法包括确定(604)所述第一信号的第一信号特性，其中所述第一信号特性不是信噪比特性；并且当将所述第一信号与所述第二信号合并以产生所述合并信号时采用(610，612，614)所述第一信号特性来给所述第一信号加权。
3.一种用于将来自第一传感器(102)的第一信号与来自第二传感器(104)的第二信号合并以产生出一合并信号的方法，该方法包括采用锁相环路(1008)来估计在所述第一信号和所述第二信号之间的相位差；并且采用(1116)该相位差来校正所述第一和第二信号中的至少一个的相位。
4.一种接收机(100)，它包括一更高频率单元(106，108或114)，它具有用来接收来自第一传感器(102)的第一信号的第一输入并且具有用来接收来自第二传感器(104)的第二信号的第二输入，其中对于第一选择状态而言，所述第一信号和第二信号表示相同的信息数值；以及一基带单元(116)，它与所述更高频率单元耦接，所述基带单元具有至少一个旁通信号和至少一个输出，所述旁通信号根据至少所述第一选择状态选择该输出是否为与第二信号结合的第一信号的函数。
5.一种接收机(100)，它包括第一部件(106，108或114)，用来接收来自第一传感器的第一信号并且用来接收来自第二传感器的第二信号，其中所述第一信号和第二信号对于第一选择状态而言表示相同的信息数值；以及基带部件(116)，用来产生一旁通信号和一输出，所述基带部件与用于接收与所述第一和第二信号中的至少一个相关的数字信息的所述第一部件耦接，其中所述旁通信号根据至少所述第一选择状态选择所述基带部件的输出是否为与第二信号结合的第一信号的函数。
6.一种基带单元(116)，它包括第一输入(128)，用于接收源自第一传感器的第一信号；第二输入(130)，用于接收源自第二传感器的第二信号；一输出(134)；以及电路(112)，用于产生一旁通信号，其中所述旁通信号影响基带单元的输出是否为与第二信号结合的第一信号的函数。
7.一种基带单元(116)，用于接收来自第一接收源(102)的第一信号(128)，并且用于接收来自第二接收源(104)的第二信号(130)，所述基带单元提供一输出(134)，所述基带单元包括第一单元(302)，用于采用第一算法合并第一信号和第二信号；第二单元(304)，用于采用第二算法合并第一信号和第二信号；以及信号质量监测器(300或402)，用于监测所述第一信号的第一质量水平和所述第二信号的第二质量水平，并且用于选择是采用第一单元还是采用第二单元来提供输出。
8.一种基带单元(116)，用于接收来自第一接收源(102)的第一信号(128)，并且用于接收来自第二接收源(104)的第二信号(130)，所述基带单元提供一输出(134)，所述基带单元包括一单元(302或304)，用于将第一信号和第二信号合并并且提供一合并信号；一信号质量监测器(300或402)，用于确定合并信号的质量特性并且用于提供一控制信号；以及一回波消除器(406)，该回波消除器接收来自信号监测器的控制信号，并且被选择性地用来根据所述第一和第二质量特性中的至少一个对合并信号进行回波消除。
9.一种基带单元，用于接收来自第一接收源(102)的第一信号(128)，并且用于接收来自第二接收源(104)的第二信号(130)，所述基带单元提供一输出(134)，所述基带单元包括一信号质量监测器(300或402)，用于确定所述第一信号和第二信号中的至少一个的质量特性并且用于提供一控制信号；一单元(302或304)，用于将第一信号和第二信号合并并且提供一合并信号；以及一回波消除器(406)，该回波消除器接收来自信号监测器的控制信号，并且被选择性地用来根据质量特性对合并信号进行回波消除。
全文摘要
本发明的实施方案大体上涉及接收机。一个实施方案涉及一种具有多个传感器(例如天线)(102，104)的数字FM(100)接收机。在一个实施方案种，数字接收机包括具有信道处理单元的基带单元(116)。在一个实施方案中，信道处理单元能够在将输入信号合并之前计算或估计在它们之间的相位差。一个实施方案采用了相位估计方法来分集合并这些信号，而另一个实施方案采用了混合锁相环路方法。还有，本发明的一些实施方案在分集合并之后要进行回波消除。信道处理单元的一可选实施方案采用时空单元来对输入信号进行分集合并和回波消除。本发明的其它实施方案允许来自多个天线的输入信号能够通过未合并的基带单元，在那里输入信号可以具有不同的数据格式。
文档编号H04L27/38GK1545772SQ02816359
公开日2004年11月10日 申请日期2002年6月28日 优先权日2001年7月27日
发明者李君颂, D 亨德里克斯, 乔恩·D·亨德里克斯, E 塞伯格, 查尔斯·E·塞伯格, 因纳雅图拉, 何耀伦, 艾兹法·因纳雅图拉 申请人:自由度半导体公司