一种差分信号产生单元的制作方法
【技术领域】
[0001]本实用新型涉及信号发生领域，尤其涉及一种差分信号产生单元。
【背景技术】
[0002]随着显示市场的发展，液晶显示器(Liquid Crystal Display，IXD)已越来越多的被应用到人们的日常工作和生活中，例如笔记本电脑，掌上电脑等设备。众所周知的是，在LCD行业需要点亮显示屏幕，通常业界采用的是高低电平作为点灯治具的信号源，但是大多中小尺寸的LCD都是移动产业处理器接口(Mobile Industry Processor Interface，MIPI)，因此需要多颗集成芯片将高低电平信号经过多级转换成为MIPI差分信号。
[0003]图1为现有技术的差分信号产生单元系统框图，现有技术中采用如图1所示的方法将高低电平信号转换为MIPI差分信号，在图1中，该差分信号产生单元包括集成芯片 SiI9125、集成芯片 SSD2828、现场可编程门阵列(Field — Programmable Gate Array,FPGA)及微控制单元(Micro Control Unit，MCU)。集成芯片SiI9125接收高清晰度多媒体接口信号(High Definit1n Multimedia Interface，HDMI)，并将其转换为高低电平信号，转换的高低电平信号被输入至FPGA，FPGA把接收的高低电平信号经过处理输出给集成芯片SSD2828，集成芯片SSD2828把高低电平信号转换为MIPI差分信号，并进一步将MIPI差分信号输送至LCD，微控制单元为LCD提供初始化编码信号。
[0004]但是如图1所示的现有技术的差分信号产生单元系统框图中，集成芯片SiI9125、集成芯片SSD2828、FPGA及MCU各自具有其工作所需的时钟源，晶振I为集成芯片SiI9125提供工作所需时钟，晶振2为FPGA提供工作所需的时钟，晶振3为MCU提供工作所需的时钟，晶振3为集成芯片SSD2828提供工作所需的时钟。大量的使用晶振，占用了电路板太多的面积，使得电路板走线过程中很不方便，且成本高。
[0005]因此有必要提供改进的技术方案以克服现有技术中存在的上述技术问题。
【实用新型内容】
[0006]鉴于以上问题，本实用新型提供差分信号产生单元，其减少了晶振数目，从而节约了电路板面积，且电路设计布线简单，成本低。
[0007]本实用新型提供一种差分信号产生单元，其包括时钟产生模块、第一信号转换器、第二信号转换器及可编程模块。所述时钟产生模块用于产生时钟信号。所述第一信号转换器用于将视音频信号转换为电平信号。所述可编程模块与所述第一信号转换器及所述时钟产生模块连接，用于将所述第一信号转换器转换后的电平信号进行处理。所述第二信号转换器，与所述可编程模块连接，用于将所述可编程模块处理过的电平信号转换为差分信号。其中，所述第一信号转换器及所述第二信号转换器的时钟信号均由所述可编程模块提供。
[0008]在本实用新型的较佳实施例中，所述可编程模块与微控制单元连接，所述微控制单元用于输出初始化编码信号。
[0009]在本实用新型的较佳实施例中，所述微控制单元的时钟信号由所述可编程模块提供。
[0010]在本实用新型的较佳实施例中，所述第二信号转换器与微控制单元连接，所述微控制单元用于输出初始化编码信号。
[0011]在本实用新型的较佳实施例中，所述第二信号转换器与源极驱动电路连接，用于将第二信号转换器输出的差分信号输入至源极驱动电路。
[0012]在本实用新型的较佳实施例中，所述视音频信号为高清晰度多媒体信号。
[0013]在本实用新型的较佳实施例中，所述时钟产生模块为一个27MHz的晶振。
[0014]在本实用新型的较佳实施例中，所述第一信号转换器为SiI9125芯片。
[0015]在本实用新型的较佳实施例中，所述第二信号转换器为SSD2828芯片。
[0016]在本实用新型的较佳实施例中，所述可编程模块为现场可编程门阵列。
[0017]本实用新型的差分信号产生单元只需要给可编程模块提供一个外部晶振，通过可编程模块的输出多种频率的时钟信号，进而提供给其他模块，减少了晶振数目，从而节约了电路板面积，且电路设计布线简单，成本低。
【附图说明】
[0018]图1为现有技术的差分信号产生单元的系统框图。
[0019]图2为本实用新型的一实施例的差分信号产生单元的系统框图。
[0020]图3为本实用新型的一实施例的差分信号产生单元的各模块的时钟信号的时序示意图。
[0021]图4为本实用新型的一实施例的差分信号产生单元的各模块输出信号的时序示意图。
【具体实施方式】
[0022]为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的【具体实施方式】做详细的说明。
[0023]图2为本实用新型的一实施例的差分信号产生单元的系统框图。如图2所示，差分信号产生单元包括时钟产生模块10、第一信号装换器12、可编程模块14及第二信号转换器16。时钟产生模块10用于产生时钟信号。第一信号转换器12用于将视音频信号转换为电平信号。可编程模块14与第一信号转换器12及时钟产生模块10连接，用于将第一信号转换器12转换后的电平信号进行处理。第二信号转换器16与可编程模块14连接，用于将可编程模块14处理过的电平信号转换为差分信号。其中，第一信号转换器12及第二信号转换器16的时钟信号均由可编程模块14提供。
[0024]其中，第二信号转换器16与微控制单元18连接，微控制单元18用于输出初始化编码信号。可编程模块14还与微控制单元18连接，微控制单元18用于输出初始化编码信号。第二信号转换器16与源极驱动电路(图中未示出)连接，用于将第二信号转换器16输出的差分信号输入至源极驱动电路。
[0025]具体地，时钟模块10采用27MHz的时钟晶振，其与可编程模块14连接，并提供可编程模块14工作所需的时钟信号。可编程模块14在27MHz