的频率下工作，同时可编程模块14根据自身内部IP核将27MHz设置为输入频率，将28MHz设置为输出频率，以此产生28MHz的时钟信号输入给第一信号转换器12。此外，可编程模块14利用同样的方法分别产生27MHz的时钟信号及8M的时钟信号，并将27MHz的时钟信号与8M的时钟信号分别输出至第二信号转换器16及微控制单元18。第一信号转换器12在28MHz的时钟信号下开始工作，并且将外部设备(例如电脑)的视音频信号转换为电平信号，此电平信号由第一信号转换器12输入给可编程模块14，可编程模块14对此电平信号做进一步的处理(例如，改变此电平信号的极性，对其进行延迟处理等)。
[0026]此外，可编程模块14将进一步处理过的电平信号输出至第二信号转换器16，第二信号转换器16在27MHz的时钟信号下开始工作，并且将接收的进一步处理过的电平信号转换为差分信号，再将差分信号输入至源极驱动电路，进而点亮显示屏。微控制单元18接收可编程模块14输出的8MHz的时钟信号，并且在8MHz的时钟信号下工作，其通过串行外设接口向可编程模块14输出初始化信号，并且进一步通过第二信号转换器16将初始化信号输入至源极驱动电路，进而对显示屏屏幕进行初始化。
[0027]其中，视音频信号为高清晰度多媒体接口信号(High Definit1n MultimediaInterface，HDMI)。第一信号转换器12为SiI9125芯片。第二信号转换器16为SSD2828芯片。可编程模块14为现场可编程门阵列(Field — Programmable Gate Array，FPGA)。
[0028]图3为本实用新型一实施例的差分信号产生单元的各模块的时钟信号的时序示意图。如图3所示，第一信号转换器12的时钟信号即SiI9125时钟线、可编程模块14的时钟信号即FPGA时钟线、第二信号转换器16的时钟信号即SSD2828时钟线及微控制单元18的时钟信号即MCU时钟线均是正弦波信号，其不同之处仅在于各个时钟线的频率不相同。其中，除了 SSD2828时钟线的频率与FPGA时钟线的频率相同以外，SiI9125时钟线的频率及MCU时钟线的频率不同，且与SSD2828时钟线的频率与FPGA时钟线的频率也不同。
[0029]图4为本实用新型的一实施例的差分信号产生单元的各模块输出信号的时序示意图。如图4所示，HDMI经过第一信号转换器12变为高低电平的TTL信号，第二编程模块14接收此高低电平的TTL信号，并对其进行处理，第二信号转换器16接收处理过的高低电平的TTL信号，并输出MIPI差分信号。
[0030]本实用新型的差分信号产生单元只需要给可编程模块14提供一个外部晶振，通过可编程模块14的输出多种频率的时钟信号，进而提供给其他模块，减少了晶振数目，从而节约了电路板面积，且电路设计布线简单，成本低。
[0031]本文中应用了具体个例对本实用新型的差分信号产生单元及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在【具体实施方式】及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本实用新型的限制。
【主权项】
1.一种差分信号产生单元，其特征在于，所述差分信号产生单元包括: 时钟产生模块，用于产生时钟信号； 第一信号转换器，用于将视音频信号转换为电平信号； 可编程模块，与所述第一信号转换器及所述时钟产生模块连接，用于将所述第一信号转换器转换后的电平信号进行处理；以及 第二信号转换器，与所述可编程模块连接，用于将所述可编程模块处理过的电平信号转换为差分信号； 其中，所述第一信号转换器及所述第二信号转换器的时钟信号均由所述可编程模块提供。
2.如权利要求1所述的差分信号产生单元，其特征在于，所述可编程模块与微控制单元连接，所述微控制单元用于输出初始化编码信号。
3.如权利要求2所述的差分信号产生单元，其特征在于，所述微控制单元的时钟信号由所述可编程模块提供。
4.如权利要求1所述的差分信号产生单元，其特征在于，所述第二信号转换器与微控制单元连接，所述微控制单元用于输出初始化编码信号。
5.如权利要求1所述的差分信号产生单元，其特征在于，所述第二信号转换器与源极驱动电路连接，用于将第二信号转换器输出的差分信号输入至源极驱动电路。
6.如权利要求1所述的差分信号产生单元，其特征在于，所述视音频信号为高清晰度多媒体信号。
7.如权利要求1所述的差分信号产生单元，其特征在于，所述时钟产生模块为一个27MHz的晶振。
8.如权利要求1所述的差分信号产生单元，其特征在于，所述第一信号转换器为SiI9125 芯片。
9.如权利要求1所述的差分信号产生单元，其特征在于，所述第二信号转换器为SSD2828 芯片。
10.如权利要求1所述的差分信号产生单元，其特征在于，所述可编程模块为现场可编程门阵列。
【专利摘要】本实用新型提供一种差分信号产生单元，其包括时钟产生模块、第一信号转换器、第二信号转换器及可编程模块。时钟产生模块用于产生时钟信号。第一信号转换器用于将视音频信号转换为电平信号。可编程模块与第一信号转换器及时钟产生模块连接，用于将第一信号转换器转换后的电平信号进行处理。第二信号转换器与可编程模块连接，用于将可编程模块处理过的电平信号转换为差分信号。其中，第一信号转换器及第二信号转换器的时钟信号均由可编程模块提供。本实用新型的差分信号产生单元只需要给可编程模块提供一个外部晶振，通过可编程模块的输出多种频率的时钟信号，进而提供给其他模块，减少了晶振数目，从而节约了电路板面积，且电路设计布线简单，成本低。
【IPC分类】G09G3-36, H04N7-01
【公开号】CN204408498
【申请号】CN201520073022
【发明人】马志鹏, 张文静, 常琳
【申请人】昆山龙腾光电有限公司
【公开日】2015年6月17日
【申请日】2015年2月2日