专利名称：使用表存储器以提供过渡计量计算再建构信号值的维特比均衡的制作方法
技术领域：
本发明涉及以维特比运算为基础并透过一信道传送的一数据信号的均衡方法，以及为了此目的的装置。
背景技术：
在无线电传输的例子中，透过空气接口传输之数据信号必须施以适合之均衡，以考虑实体传输信道之特征，而造成符号间相互干扰(ISI，intersymbol interference)之已传输数据信号的多路径传播系特别造成信号侦测上的困难。
而在一传输器S以及一接收器E之间的多路径传输信道可被模型化以作为一具有信道系数hk之传输滤波器H，如图1a所示，该传输器S将传输数据或传输符号sk馈入该传输信道，也就是说，该传输滤波器H。而一额外的噪声信号nk系可通过模型加法器(model adder)SU而加以考虑，并在该传输滤波器H之输出端，其系被增加至已经以hk加以过滤之该传输信号sk中。
该下标k表示离散时间，由时步(time steps)代表。已经由该传输滤波器H所过滤并且噪声已重叠上去之该传输信号sk通过该接收器而加以接收以作为已接收号xk。在此例子中xk=Σi=0Lhisk_i+nk]]>方程式(1)其中，L表示由滤波器H所模型化之该传输信道的顺序。正如可由方程式(1)看出，由于xk并不仅取决于sk，也取决于sk-1，...，sk-L，因此，此包括ISI。
该已接收之信号值xk系已知作为该接收器E中之样品值，并且，该信道之信道脉冲响应h0，h1，...，hL系于规律之时间间隔加以评估，而均衡的工作包括计算来自此信息之传输符号sk，接下来的内容将由维特彼均衡器考虑均衡。
维特比均衡器系为递归MLSE(Maximum Likelihood SequenceEstimation，最大相似序列评估)序列评估器，而序列评估系基于透过信道之状态图表，已知为卷积图式(trellis diagram)，而发现之最短路由(route)，而该信道状态相对于离散时间而绘于k卷积图中。根据该维特比算法，一过渡计量(transition metrics)计算在两个状态(在前状态→目标状态)之间的每一可能过渡，并表示对该过渡机率的测量。该过渡计量系接着被增加至该在前状态的代表性状态计量，而以此法所获得总和则进行比较。具有最小之过渡计量与该在前状态之计量的总和的过渡加以选择，并形成将此在前状态引进该目标状态之路径的延伸。此三种操作相关于ACS(ADD COMPARE SELECT，加乘-比较-选择)操作。
该维特比算法造成k增加时(也就是说，当时间往前时)，通过该卷积图的路径数目维持不变，则这使得MLSE可通过计算而加以解决。
该维特比算法的计算复杂度系随着L以指数的方式增加，此是由于在该卷积图中信道状态的数量为mL的缘故，在此状况下，m代表考虑中的数据符号的值。
为了增加数据率，较高值的符号(举例而言，8PSK符号，也就是说，m＝8的相移键控(phase shift keying))必须渐渐地取代二进元(m＝2)的符号而用于最接近的时间，而这会大大地增加维特比等式的计算复杂度。
而通过在硬件中的快速硬件数据路径(coprocessor，协力处理机)以复制渐增的计算复杂度需要已加以尝试，这些亦称为“维特比支持(Viterbisupport)”的硬件模块于硬件中部分或全部地实行ACS操作的计算，而一如此的均衡器于，举例而言，国际专利申请案WO00/70614中有所叙述。
决定回授(DF，Decision Feedback)方法为一种减少计算复杂度的演算方法。在DF方法中，该维特比算法以一已降低的卷积图为基础，也就是说，在一卷积图中仅一些mL信道状态受到考虑，而非全部。若该卷积图被降低至mLT的卷积状态，其中LT＜L，而剩下的L-LT的信道系数则仅用于在已降低之卷积图中的过渡计量计算(但并非用于状态的定义)。
然而，一过渡计量总是必须对两个状态间的过渡计量进行计算。该过渡计量为该已测量之信号值xk与一再建构之“假设(hypothetical)”信号值间的欧氏距离(Euclidean distance)，其中该已建构假设信号值在该接收器中相关于描绘对信道知识进行考虑之该过渡的该两状态(在前状态、目标状态)而加以计算。作为系统概念功能(特别是硬件与软件间的工作分配)的该过渡计量之计算的实际执行为必须被维特比等式所接受之复杂度的关键重要性。
本发明以提供一种降低计算过渡计量之计算复杂度之维特比均衡方法的目的为基础，而本发明更进一步之目标系在于提供一种维特比均衡具有一低程度计算复杂度之数据信号的装置，一特别之目标是节省硬件，以获得低程度之计算复杂度。
正如权利要求1所示，LT个符号于卷积状态图式中进行考虑，以定义一卷积状态(其接着会得到mLT个卷积状态)，以及L+1信道参数h0，h1，...，hL系通过信道评估而加以决定，其中L LT，这表示，该卷积图式可以为完整(L＝LT)或已被降低(L＞LT)。对每一在卷积图式中之可能状态过渡而言，此状态过渡之再建构信号值的一且仅有一卷积贡献会事先加以计算，而该mLT+1个卷积贡献存储于一第一表存储器中。当实行该ACS操作时，一过渡计量之计算所需的再建构信号值系于L＝LT的例子中(也就是说，对未被降低之过渡计量而言)，通过对该第一表存储器的存取而加以决定，而对L＞LT的例子(已降低过渡计量)而言，所需之再建构信号值通过对该第一表存储器以及对至少一更进一步之表存储器的存取而加以决定。
根据本发明的方法的优点是，当计算每一过渡计量时，该再建构信号值系简单地通过读取一存储地址(在L＝LT的例子中)或通过读取两个存储位置(在L＞LT的例子中)而加以决定。在这个状况下，存储于该第一表存储器中之该卷积贡献系仅需于一信道执行在评估程序之后再执行更新，也就是说，它们一般而言会于大量的时步期间维持未改变。因为L＝LT的卷积贡献相同于一过渡计量的再建构信号值，因此仅获得自此时步之取样值与读取自该第一表存储器之个别卷积贡献之间的欧氏距离(EUCLIDEANDISTANCE)需要加以形成以计算在此状况下的每一过渡计量，所以，在此状况下，该ACS操作之处理过程并不牵涉任何计算复杂度，无论是决定过渡计量的任何再建构信号值。
根据本发明的方法的一特别较佳实施例的特征在于，该卷积贡献相关于一状态指数v而于接续之存储器地址被存储于该第一表存储器之中，特别是在指示该mLT个卷积状态之地址Adr＝j+(v-1)*m，其中v＝1，...，mLT。这表示，通过每一时步之ACS操作而计算过渡计量所需要的，就只是增量及/或减量该第一表存储器之存取地址。
对L-LT＝df≥1的例子而言，一较佳地实行方法之特征在于、在实行该ACS操作之前，系亦先于一些时步期间执行以该信道参数h0，h1，...，hL为基础而计算mdf个决定回授贡献，以及将该决定回授贡献存储于一第二表存储器中的步骤，直到对下一信道参数的估计。
该df个信道参数h0，h1，...，hL较佳地于计算该再建构信号值时加以考虑，其中，在每一时步k中，每一卷积状态被分派以在此时步k的此卷积状态所应考虑之该决定回授贡献所存储之该第二表存储器中的地址。
透过该ACS操作的处理程序，该决定回授贡献可通过这些地址而直接读取自该第二表存储器。一二者择一地程序是，在实行考虑中时步k之ACS操作之前，该决定回授贡献以一已状态标示之地址而再次存储于一第三表存储器中，该再存储程序必须再次于每一时步加以实行。然而，其具有优势的是，在每一例子中，该再存储程序加以实行，因此该第三表存储器可以接着通过在每一时步中之ACS操作而被读取(精确而言，与该第一表存储器相同))，通过存储地址的增量或减量。
一种设计以实行根据本发明之方法的装置，具有一第一表存储器，其使用mLT+1个存储位置，以及具有一处理器，其对该第一表存储器具有用于计算该过渡计量之存取，以实行该ACS操作。
该维特比均衡以已降低之卷积图式为基础而加以提供，装置之更进一步具有一第二表存储器，其使用mL-LT个存储位置，以存储决定回授贡献，并且，其具有与该处理器(DSP)之一存取联结。于该过渡计量之该再建构信号值的每一信道评估程序之后而事先计算之该决定回授贡献存储于此存储器中。
该装置更进一步具有一第三表存储器，其使用mLT个存储位置，以用于以状态指数存储每一时步的决定回授贡献，并且，其具有与该处理器的一存取联结。正如所提及，该第三表存储器亦可通过存储地址的增量/减量而在DF均衡的例子中被读取。
本发明更进一步具有优势的改进详细叙述于从属权利要求中。
本发明将于接下来之内容中利用示范性实施例以及图式做为参考而加以叙述，其中图1a其显示实体传输信道模式的示意举列说明；第1b图其显示模式化传输信道之一滤波器的设计；图2其显示m＝2以及LT＝4之卷积状态的举例说明；图3其显示自时步k至时步k+1之过渡的m＝2以及LT＝2之卷积图的详细示意举例说明；图4其显示用于存储m＝2以及LT＝4之卷积贡献的一第一表存储器之存储器占用的示意举例说明；图5其显示m＝2，LT＝4，以及LT＝2例子之可能决定回授贡献，以及一第二表存储器之存储器占用；图6其显示对时步k之已降低卷积图之卷积状态之决定回授贡献之分派，以及一第三表存储器之存储器占用；图7a其显示为了解释一习知维特比均衡器设计之方块图；以及图7b其显示为了解释根据本发明之一维特比均衡器设计之方块图。
具体实施例方式
维特比均衡之原则将一开始简短地加以叙述。该维特比均衡方法乃是以已由传输滤波器H所加以模型化之时间离散多路径传输信道为基础，而其更详细的内容请参阅图1b。该滤波器系为一包括L个存储胞元Z之位移缓存器(shift register)，而在每一存储胞元Z的前面以及后面系有分接头(taps)(其一共有L+1)，并且，这些会被导入通过相对应信道脉冲响应h0，h1，...，hL而将符号sk，sk-1，...，s1-L的值加倍的多任务器，其中该等符号系通过一输入IN而被插入该为移缓存器之中。而该滤波器H之一输出阶段AD系会加上来自该L+1多任务器之输出，因此造成如方程式(1)的一输出信号OUT。
在此模式中，信道之状态系通过该为移缓存器之存储内容而加以叙述。于输入侧之该第一存储胞元的存储内容系包括在时步k之符号sk-1(其系通过h1而加倍)，而同时更进一步之存储胞元Z系由符号sk-2，sk-3，...，sk-L所占用，在该时步k之信道状态系因此可通过存储内容之指示而明确地加以支配，也就是说，通过L-元组(tuple)(sk-L，sk_L+1，...，sk-1) 。
具有L个存储位的位移缓存器总共可具有mL个不同的占用点，其中m代表符号可能版本的数量，也就是说，其值。因此，一般而言，信道之状态可以通过L-元组而加以定义(s(v)(1)，s(v)(2)，...，s(v)(L)) 方程式(2)其中，s(v)(n)代表具有在该L-元组中到该卷积状态之第n个点之指数v的符号(，也就是说，s(v)(L)系为该位移缓存器之输入侧存储胞元Z之占用的变量，而s(v)(1)则为在该位移缓存器中最后存储胞元Z之占用的变量)。
在图2中显示L＝4的16个卷积状态(可能位移缓存器占用点)，其以一二进元符号字符为基础。
于第k个时步被提供至该位移缓存器之输入侧的符号sk系在下一时步k+1被存储于该输入侧存储胞元Z之中。该位移缓存器之时脉频率系为1/T，其中，T代表符号或时步的持续期间，因此，一般而言，每一存储胞元Z之存储内容系随着每一时步而进行改变，因为该存储之符号系在每一状况下被向左位移至下一存储胞元Z。
在此例子中所造成之状态序列，其透过相对于离散时间k而绘制之一般图表而定义一路径，此图表亦表示该卷积图，而该维特比算法系会透过该卷积图而决定该状态序列(路径)，以评估该已传输之符号序列sk，sk+1，...。
图3显示m＝2以及L＝2例子的详细卷积图。仅有四个信道状态(0，0)、(0，1)、(1，0)、(1，1)，而相关于时步k+1的每一信道状态可以通过从相关于时步k之两个(通常为m个)不同可能在前状态开始的两个(通常为m个)过渡而达到，可能之过渡于图3中通过箭头而加以举例说明，而在每一例子中产生过渡之过渡符号标示在箭头旁边，在先前的递归步骤中，一引导至此状态之路径系已经决定了相关于时步k之每一状态，而问题是，导致相关于时步k之两个(通常为m个)不同可能在前状态的这两个(通常为m个)路径系将会建立至此目标状态之最短路径，如果其系延伸至时步k中之目标状态的话。
举例而言，相关于时步k+1的目标状态(0，0)将进行考虑，该可能在前状态系为状态(0，0)以及(1，0)，而在相关于第k个时步的维特比均衡程序期间，则有必要决定这两个在前状态中哪一较有可能发生。
而为了回答这个问题，则一过渡计量(有时亦称为计量增量(metricincrement))I(vk，vk+1)系于维特比算法中对该可能在前状态其中之一与考虑中之目标状态之间的每一过渡进行计算，而为了精确，系利用下式I(vk,vk+1)=(xk-Σi=1Lhis(vk)(L+1-i)+h0sk)2]]>方程式(3)
因此，过渡计量系为取样值xk与值Σi=1Lhis(vk)(L+1-i)+h0sk]]>之间的欧氏距离(EUCLIDEAN DISTANCE)，而该Σi=1Lhis(vk)(L+1-i)+h0sk]]>值系亦代表过渡计量之再建构信号值，并且，正如所见，其乃取决于考虑中之在前状态vk(也就是说，信道模式位移缓存器之战据点的假设)与造成考虑中之目标状态vk+1之过渡的过渡符号sk，这表示，每一过渡计量系利用下列规则而加以计算过渡计量＝取样值-再建构信号值举例而言，对图3所举的例子而言，这会导致I(Ik,Ik+1)=(xk-h2*0-h1*0-h1*0)2=xk2]]> I(Ik,Ik+1)=(xk-h2*1-h1*0-h0*1)2=(xk-h2-h0)2.]]>等由于递归方法的计算，则相关于时步k的最小计量将已经计算了具有指针vk之该两个(通常为m个)可能在前状态的每一，此表示为Me(vk)。而时步k之砧柱决定程序系以可能在前状态及与过渡有关连的两个(通常为m个)已计算过渡计量I(vk，vk+1)的这些已知的两个(通常为m个)最小计量为基础，此在每一目标状态包括三步骤--通过一加法步骤(ADD)，被批注为me之m个候补者系为了考虑中之目标状态vk+1的最小计量而进行计算，而在此同时，该在前状态其中之一与相关连之过渡计量之个别最小计量的总和系利用下式而计算me(vk+1)=Me(vk)+I(vk，vk+1)方程式(4)
--通过一比较步骤(COMPARE)，该m个已计算之计量me(vk+1)中具有最小值者系加以决定，而此系变成考虑中之目标状态的最小计量Me(vk+1)。
--通过一选择步骤(SELECT)，该m个可能在前状态中，该具有最小计量Me(vk+1)之状态vk+1的起源点的在前状态系加以选择，而正确的在前状态系以此方式而加以决定，至于引导至其它m-1可能在前状态的路径，则在此例子中被终止。
所提及的三个步骤系系为维特比均衡之基础。正如已经述及，他们已知为ACS(ADD COMPARE SELECT，加乘-比较-选择)操作。
清楚而言，m个可能已接收之值(该再建构信号值)系在每一ACS步骤中对考虑信道(信道参数h0，h1，...，hL)传输特征之m个假设(有关于时步k之信道的可能在前状态)进行计算，并且与真实测量之已接收值xk进行比较，而提供与该测量之已接收符号xk之最佳匹配的该再建构信号值则在时步k中对个别路径总和(状态计量)的贡献最少。然而，该“正确的”在前状态并不单独以最小过渡计量为基础，而是以一整体的平衡为基础而加以选择，其中所有的路径总和(在前路径总和+已计算之过渡计量也就是说，最后仅有沿着路径而累积的过渡计量被进行考量)系在每一状况下彼此进行比较。
此清楚的显示出，ACS操作通常必须及时的“反向”实行(也就是说，自k+1至k)，因为他们系被连结至相关于时步k+1的特定目标状态，但拥有自时步k开始而到此特定目标状态的过渡。
对具有更多阶段的数据信号而言，维特比均衡之执行复杂度系会大大地增加。在GSM(泛欧数字式行动电话系统)使用一二进元(也就是说，两阶段)数据信号的同时，新的EDGE(Enhanced Data Services for GSMEvolution，GSM演进之增强型数据服务)标准系以8PSK模块方法为基础，其系以八阶段的数据信号(m＝8)为基础，这表示，8个状态过渡系源自每一卷积状态并且8个状态过渡系于每一卷积状态结束。一以L＝5模型化的信道将会具有85个可能信道状态，而对其而言，每一时步就必须要实行一ACS操作。因此，要完成此状况所需要的计算复杂度对实际应用而言实在太大。
而将计算复杂度维持在可接受的限制范围内的简单可能方法是，让维特比均衡程序以一短信道存储器为基础(也就是说，一低L值)，然而，此所具有的缺点是，此将会对均衡器的效能产生很严重的不利影响。较佳地是让维特比均衡以一已降低之卷积图式为基础而加以实行，基于决定回授方法(DF)。更甚者，一总共具有L+1信道脉冲响应的“长”信道存储器系被用于过渡计量以及该再建构信号值的计算，但是路径系以一仅具有mLT个状态的已降低卷积图式而加以决定，其中L＞LT。因此，该信道模式仍然具有一具有L个存储胞元的位移缓存器，但仅该开始的LT个存储胞元被用于定义信道状态。
接着，方程式(2)可由下式所取代(s(v)(L-LT+1)，s(v)(L-LT+2)，...，s(v)(L)) 方程式(5)对该再建构信号值而言，可得Σi=1Lhis(vk)(L+1-i)+h0sk]]>=Σi=1Lhis(vk)(L+1-i)+h0sk+Σi=1Lhis(vk)(L+1-i)]]>=Σi=1Lhis(vk)(L+1-i)+h0sk+hLT+1s(vk)(L-LT)+...+hLs(vk)(1))]]>根据本发明之实行维特比均衡的程序系于接下来的文章中加以叙述。此系必须包括事先在信道评估之后，对该再建构信号值尽可能之计算，以及对将该等值以一适当方式存储的计算，因此，该等再建构信号值系可以简单地通过在一表存储器中查询它们(或在两个表存储器中，在DF的例子里)而被用于在接续时步中过渡计量的计算。
在方程式(5)状态所使用之标记法的缺点是，其系以L表示，因此，独立于L的状态定义(s(v)(1)，s(v)(2)，...，s(v)(LT)) 方程式(7)被用于此标记法，并且，其在未降低之卷积图式的例子中系相同于在方程式(5)中所引用的式子，而在一已降地之卷积图式的例子系可通过指数的重新标号而获得(减去L-LT)。与方程式(5)相同的状况，仅有该位移缓存器之LT个输入侧存储胞元在方程式(7)中进行考虑，以定义一卷积状态，唯一不同是，方程式(7)中已测量信道参数之的数量L+1的增加对于卷积状态的标记没有影响。
在信道评估之后，mLT-1式子S(v,j)=Σl=1LThis(v)(LT+1-i)+h0s(j)]]>j=1,...,m]]>v=1,...,mLT]]>方程式(8)首先加以计算，并被存储一具有mLT+1个存储位置的第一表存储器TAB1之中。在这个例子中，s(j)、j＝1，...，m代表符号字符的m个符号，以及代表具有指数v、v=1,...,mLT]]>之LT元组(LTtuple)(s(v)(1)，s(v)(2)，...，s(v)(LT))中位在第n个位置的符号。正如所示S(v,j)=Σi=1LThis(v)(LT+1-i)+h0s(j)]]>此表示，在方程式(5)中之标示法被用作为一已降低卷积状态的基础。
未降低卷积图式以及已降低卷积图式的两个例子将于之后的文章中进行讨论1.在未降低卷积图式的例子中(L＝LT)，一第一表存储器具有mLT个存储位置，并且，值S(v,j)=Σi=1LThis(v)(LT+1-i)+h0s(j)]]>j=1,...,m]]>v=1,...,mL]]>被存储于每一存储位置。在这个状况下，已经计算之卷积贡献S(v，j)会相同于一过渡计量之再建构信号值，正如由与方程式(3)的比较可以清楚的知道，也就是说再建构信号值＝卷积贡献图4显示以m＝2以及L＝4为例子之具有32个卷积贡献(右手边的栏)的该第一表存储器TAB1，左手边的栏则代表存储器地址，而其可利用方程式Adr＝j+(v-1)*m而加以选择，中间栏代表相关之卷积状态(s(1)，s(2)，s(3)，s(4))以及做为卷积贡献之计算基础的符号s(j)。该中间栏之增加仅是为了帮助对图4中举例说明的解释，并且，并不代表任何存储器进入(memoty entries)。
该卷积贡献S(v，j)在每一信道评估程序之后加以决定，并且，被存储于该第一表存储器TAB1之中，所有的再建构信号值因此而为已知，并且继续为可利用。该第一表存储器TAB1仅在一新的信道评估程序举行之后才会加以更新，也就是说，该存储内容会在大量的时步期间维持不变。
当在以方程式(3)为基础之ACS操作期间计算该过渡计量时，则对考虑中之(在前)状态v以及对考虑中之过渡的过渡符号s(j)而言，所需的再建构信号值简单地自该第一表存储器TAB1而被读取为卷积贡献S(v，j)。该过渡计量系以如现有技术的正常方式而加以计算，butterfly-for-butterfly。此较佳地以向前的方向完成，开始自相关于时步k之一特定在前状态vk。而相关于此在前状态之m个过渡计量所需的再建构信号值系可通过对指向此状态之最低存储地址的m次增量而加以读取，优点是，由于类似于此之地址占用，简单的计数即足够以“计算”该存取地址。
2.在DF的例子中(L＞LT)，更进一步之信道参数获得考虑，以计算该过渡计量之再建构信号值。根据本发明，在一信道评估程序之后(但在该ACS操作程序之前)，mdf决定回授贡献系亦利用下式而加以计算DF(j1,...,jdf)=hLT+1s(j1)+...+h0s(jdf)]]>方程式(9)在此例子中，该状态指数j1，...，jdf于每一状况下假设值1，...，m，并使用L-LT＝df的缩写。
该mdf决定回授贡献系存储于一具有mdf个存储位置的第二表存储器TAB2之中，该第二表存储器TAB2系仅需要于该信道参数被重新评估时进行更新，更精确的说法是，与该第一表存储器TAB1相同的方式。
图5系显示以m＝2、L＝6、及LT＝4为例子之该第二表存储器TAB2，其中s(j1)以及s(j2)的值显示于左手边的栏中，右手边的栏系包含四个决定回授贡献DF(1，1)＝0、DF(2，1)＝h5、DF(1，2)＝h6、以及DF(2，2)＝h5+h6。
方程式(3)在DF的例子中系可写成下式
I(vk,vk+1)=(xk-(Σi+LT+1Lhis(vk)(LT+1-i)+Σi=LT+1Lhis(vk)(LT+1-i)+h0sk))2]]>=(xk-(DF(j1(vk),...,jdf(vk))+s(vk,j)))2]]>方程式(10)因此，一过渡计量之计算所需要的再建构信号值系包括根据方程式(8)(利用在方程式(7)中所指示之状态定义)的卷积贡献S(vk，j)，以及一DF贡献(DF(j1(vk)，...，jdf(vk)))再建构信号值＝卷积贡献+DF贡献因此，该计算系可以通过将一读取自该第一表存储器TAB1的值加到读取自该第二表存储器TAB2之值而加以实行。而该标记法j1(vk)，...，jdf(vk)系意欲于指示，指针j1，...，jdf系取决于考虑中的状态vk。
图6系解释为了此目的，在相关于时步k之一卷积状态与于事先利用方程式(9)计算并存储于该表TAB2中之决定回授贡献DF(j1，..，jdf)间所需要的关连，举例而言，L＝6、LT＝4、及m＝2。
对于通过每一于最近馈入信道中之(假设)符号sk-1、sk-2、sk-j、及sk-4所订出的每一卷积状态而言，有关两个在前符号sk-5以及sk-6的额外信息系为可利用，而该两个在前符号sk-5以及sk-6系对应于相关于由符号sk-1、sk-2、sk-3及sk-4所定义以及由引导至此状态之路径所给予之卷积状态的额外信息。在图6所举的例子中，相关于卷积状态v＝1的额外信息sk-6＝1以及sk-5＝0通过4-元组(s(1)，s(2)，s(3)，s(4))＝(0，0，0，0)而加以设定，以方程式(7)中所指示之标记法为基础。根据该第二表存储器TAB2，该额外信息系指出该决定回授贡献DF(1，2)。在一类似的方法中，在该第二表存储器TAB2中该四个决定回授贡献的其中之一系被分派至16个状态的每一，对应于于接收器端所决定之在卷积图式中个别的路径曲线。
换言之，该个别先前计算之决定回授贡献DF(j1，...，jdf)，其中j1,...,jdf=j1(vk),...,jdf(vk),]]>系可以以路径相关之额外信息j1(vk)，...，jdf(vk)为基础而决定每一在前状态vk。
根据本发明，于每一相关一时步k的ACS操作之前，提供通过在此时步中与每一卷积状态vk相关连之决定回授贡献所叙述之一具有mLT个存储位置(总共16个，在此例子中)的第三表存储器TAB3。因此，该第三表存储器TAB3包含来自该第二表存储器TAB2的该DF贡献，但以卷积状态为基础而加以指示，而相对于该第一及该二表存储器TAB1及TAB2，该第三表存储器TAB3系于每一时步k中皆必须加以更新。
该第三表存储器TAB3之存储器占用系指示于图6左手边部分所举例说明之表的右手边的栏中，其中，举例而言，其系可以关系式Adr＝v作为基础而加以选择，也就是说，对应于该状态指数v。
在此处所显示之例子中，在时步k中具有指数v＝1的状态(0，0，0，0)关连于该决定回授贡献DF(1，2)，而该DF(1，2)因此而存储于该第三表存储器TAB3中位于存储器地址1(＝vk)的第k个时步之中。整个该第三表存储器TAB3系以一对应的方式加以填满。
对通过相关于有关一特定在前状态之时步k的ACS操作而加以计算之m个再建构信号值而言，需要m个对该第一表存储器TAB1的存取(通过该存取地址被增加)，以及对该第三表存储器TAB3的一存取。在此所叙述的例子中，自该卷积状态v＝1开始，进行在该第一表存储器TAB1中前两个存储器地址Adr＝1及2以及在该第三表存储器TAB3中第一存储器地址Adr＝1的存取，以计算该过渡计量，接着，自(在前)状态v＝2开始，则进行在该第一表存储器TAB1中地址Adr＝3及4以及在该第三表存储器TAB3中地址Adr＝2的存取，以计算过渡计量，并且以此类推的进行下去。若m＝8(也就是说，在8PSK模块的例子中)时，则需要对该第一表存储器TAB1进行八个存储器存取以及对该第三表存储器TAB1进行一存储器存取，以计算一在前状态的过渡计量。
因此，在DF的例子中，亦需要对于该第二或该第三表存储器TAB2、TABB3的存取，以计算过渡计量，两个实施例变化(具有及不具有DF)系具有共同的特征，亦即，通过卷积状态所定义之卷积贡献S(v，j)于该第一表存储器TAB1中总是为可获得，并事先已完全计算完成。
本发明允许维特比算法单独在软件中进行处理。图7a显示用于行动无线电领域之一习用维特比均衡器的设计。该均衡器系具有微控制器μC以及一数字信号处理器DSP，该DSP经由适合的接口而连接至一硬件电路HW以及一存储器SP，该硬件电路HW，举例而言，执行硬件中ACS操作之计算，并通过该DSP而以一适当的方式加以程序化。
在图7b中所举例说明的均衡器概念系可根据本发明而加以执行，其相同的包括一微控制器μC，以及一DSP，然而，并没有对应于HW的硬件电路，相对于此，该DSP系以已经描述之过渡计量计算方式而存取该第一表存储器TAB1，以及，可能的话，该第二表存储器TAB2及/或该第三表存储器TAB3。所有的计算，特别是该ACS操作，仅于DSP中实行，也就是说，通过一适当程序处理的软件为基础。将该第三表存储器TAB3与该第一表存储器TAB1及该第二表存储器TAB2分开，如图7b所示，意欲于单独表示这些存储器之不同更新频率(每次分别一时步以及每次分别一信道评估程序)。
权利要求
1.一种用于均衡经由一信道而传输的一数据信号的方法，其以维特比算法为基础，过渡计量决定于卷积状态(trellis states)之间，以作为于接收器所测量之一信号值与以状态过渡以及信道传输响应为特征之一再建构信号值间的一距离，该方法具有下列步骤--评估该信道之L+1信道参数(h0，h1，...，hL)，其中L系为一大于零的整数；--以LT+1已评估之信道参数h0，h1，...，hLT为基础而计算mLT-1个可能再建构信号值之每一的一卷积贡献(trelliscontribution)(S(v，j))，其中，LT为定义一卷积状态之符号的数量，而m代表其值，以及其中L LT；--将该等卷积贡献(S(v，j))储存于一第一表存储器(TAB1)中；以及--于二或更多时步期间实行ACS操作，其中，一过渡计量之计算所需的每一再建构信号值系于L＝LT的例子中通过对该第一表存储器(TAB1)的存取而加以决定，或于L＞LT的例子中通过对该第一表存储器(TAB1)以及对一至少更进一步之表存储器(TAB2、TAB3)的存取而加以决定。
2.根据权利要求1所述的方法，其特征在于，--一卷积贡献利用S(v,j)=Σi=1LThis(v)(LT+1-i)+h0s(j)]]>而加以计算，其中m表示作为数据信号基础之符号的值，s(j)且j＝1，...，m代表此m个符号，而LT元组(tuple)(s(v)(1)，s(v)(2)，...，s(v)(LT))代表一具有指数v且v=1,...,mLT]]>之一卷积状态，以及s(v)(n)且n＝1，...，LT代表在该LT元组中位在第n个位置之符号。
3.根据权利要求1或2所述的方法，其特征在于，--L＝LT；以及--每一再建构信号值系相同于一卷积贡献(S(v，j))，并且系通过对该第一表存储器(TAB1)的一单一读存取而加以决定。
4.根据权利要求1至3的其中之一所述的方法，其特征在于，--该卷积贡献(S(v，j))系于接续之存储器地址相关于一状态指数v而储存于该第一表存储器(TAB1)之中，特别是位于指示该mLT个卷积状态的地址Adr＝j+(v-1)*m，其中v=1,...,mLT.]]>
5.根据权利要求4所述的方法，其特征在于，--为了决定一时步之该ACS操作所需之该mLT-1个再建构信号值，其地址因存取该第一表存储器(TAB1)而加以增量或减量。
6.根据前述权利要求其中一所述的方法，其特征在于，对L-LT＝df≥1之情况而言，在实行持续二或更多时步的该ACS操作之前，系先执行下列步骤--以该df个信道参数hLT+1，...，hL为基础而计算mdf个决定回授贡献(DF(j1，...，jdf))；以及--将该决定回授贡献(DF(j1，...，jdf))储存于一第二表存储器(TAB2)中。
7.根据权利要求6所述的方法，其特征在于，--该mdf个决定回授贡献系利用DF(j1,...,jdf)=hLT+1s(j1)+...+hLs(jdf)]]>而加以计算，其中该指数j1，...，jdf系可每一采用值1，...，m，以及s()系为通过该个别指数j1，...，jdf所决定之符号。
8.根据权利要求6或7所述的方法，其特征在于，--该df个信道参数hLT+1，...，hL系于计算该再建构信号值时加以考虑，其中对每一时步k而言，每一卷积状态系被分派在该时步k之此卷积状态所应考虑之该决定回授贡献(DF(j1，...，jdf))所储存之该第二表存储器(TAB2)中之地址。
9.根据权利要求8所述的方法，其特征在于，--在实行一特定时步(k)之该ACS操作之前，该决定回授贡献(DF(j1，...，jdf))系以一已状态标示之地址而再次被储存于一第三表存储器(TAB3)中，并且，该再储存程序系再次于每一接续时步(k+1，k+2，...)中加以实行。
10.根据权利要求9所述的方法，其特征在于，--对以v＝1，...，mLT为基础之状态指数而言，对时步k具有指数v之卷积状态所考虑之该决定回授贡献(DF(j1，...，jdf))系储存于该第三表存储器(TAB3)中之地址Adr＝V。
11.根据权利要求6至10其中之一所述的方法，其特征在于，--有关于每一时步，系有m个对该第一表存储器(TAB1)的读存取以及一对第二表存储器(TAB2)或第三表存储器(TAB3)的读存取，以用于决定每一卷积状态之该mLT+1个再建构信号值，并且，每一再建构信号值系通过将读取自该第一表存储器(TAB1)之一卷积贡献(S(v，j))加上读取自第二或第三表存储器(TAB2、TAB3)之一决定回授贡献(DF(j1，...，jdf))而获得。
12.根据权利要求11所述的方法，其特征在于，--对第一(TAB1)或第三(TAB3)表存储器的读存取通过处理每一时步之ACS操作而加以完成，并且，该个别存取地址系进行增量及/或减量。
13.一种设计以均衡经由一信道而传输的一数据信号的装置，如前述权利要求其中之一所述，其具有--一第一表存储器(TAB1)，其使用mLT+1个记忆位置；以及--一处理器(DSP)，其对该第一表存储器(TAB1)具有用于计算该过渡计量之存取，以实行该ACS操作。
14.根据权利要求13所述的装置，其特征在于，--该装置更进一步具有一第二表存储器(TAB2)，其系使用mL-LT个记忆位置，以储存决定回授贡献，且系具有与该处理器(DSP)之一存取联结。
15.根据权利要求14所述的装置，其特征在于，--该装置更进一步具有一第三表存储器(TAB3)，其系使用mLT个记忆位置，以用于以状态标示储存每一时步的决定回授贡献，且系具有与该处理器(DSP)之一存取联结。
16.根据权利要求13至15其中之一所述的装置，其特征在于，--该处理器(DSP)被设计为以在没有硬件的帮助之下，于软件中单独计算该ACS操作。
全文摘要
本发明涉及使用表存储器以提供过渡计量计算再建构信号值的维特比均衡。在一以维特比算法为基础而均衡一数据信号的方法中，来自过渡计量的再建构信号值的卷积贡献(trellis contribution)首先加以计算，并且储存于一第一表存储器中。若一已降低的卷积图式意欲于被作为计算该过渡计量的基础时，则决定回授贡献(decision feedback contribution)亦加以计算，并储存于一另外的表存储器中。在ACS操作的例子中，对该第一以及，若适当的话，该另外的表存储器行存取，以决定该再建构信号值。
文档编号H04L25/03GK1582556SQ02822089
公开日2005年2月16日 申请日期2002年10月31日 优先权日2001年11月9日
发明者A·奈尔, S·纳思 申请人:因芬尼昂技术股份公司