以异步于数据速率的采样速率工作的自适应均衡器的制作方法

专利名称：以异步于数据速率的采样速率工作的自适应均衡器的制作方法
技术领域：
本发明主要涉及数字传送与记录系统。特别的，涉及一种接收器，用于从以异步于数据速率1/T的时钟速率1/Ts进行采样的接收序列rn中，递送数据速率为1/T的数据序列ak，此接收器包括-自适应均衡器，用于从所述接收序列rn递送均衡序列yn，所述均衡器工作在时钟速率1/Ts下并且具有由控制向量序列Sn通过控制回路控制的均衡器系数向量Wn。
-第一采样速率转换器，用于将所述均衡序列yn转换为等效的输入序列xk，以便以数据速率1/T将其馈送给误差发生器-误差发生器，用于从所述输入序列xk中递送数据序列ak和将用在控制回路的误差序列ek。
本发明还涉及数字系统，包括通过信道传送数字序列的发送器和从所述信道中提取数字序列的接收器，其中所述接收器就是上文描述的接收器。
本发明进一步涉及一种用于所述接收器的均衡器适配方法。最后涉及一种用于这种接收器的计算机程序产品以及执行所述计算机程序的信号。
本发明应用于数字传送与记录系统中使用的各种异步接收器。在诸如DVR(数字视频记录)系统的光学记录系统中尤其有利。
专利号为No.5999355的美国专利描述了一种异步接收器，比如在首段中提到的那种。根据引用的专利，此均衡器是具有抽头间隔为Ts秒的抽头延迟线(有限脉冲响应滤波器)，而且该均衡器的控制基于经典的LMS(最小均方)算法。也就是说，均衡器抽头值的更新是通过关联抽头序列与适当的误差序列所产生的。经典的LMS技术一般应用于同步接收器，其中误差和筹头序列具有同样的采样速率且相位同步。引用专利所描述的异步接收器因而包括至少两个条件，以便使得误差和抽头序列具有同样的采样速率且相位同步。后一个条件意味着误差序列中的任何等待时间都应通过相应地延迟抽头序列来匹配。前面提到的两个条件包括逆采样速率变换(ISRC)，用于将以数据速率1/T的同步误差序列变换为等效的采样速率为1/Ts的误差序列，还包括延迟方式，用于提供均衡器抽头序列的延迟形式，以匹配在来自于均衡器输出的等效误差序列的形成中所出现的“往返(round-trip)”延迟。这个“往返”延迟是时变的，这是因为SRC和逆SRC引入了时变延迟。匹配延迟表示“往返”延迟的期待值或平均值。“往返”和匹配延迟之间的差异容易引起适配方案集中于错误的解决方案。此外，由于匹配延迟不需要是整数的符号间隔Ts，因此匹配延迟的实现可能需要某种形式的插值。这增加了系统的复杂度。逆SRC同样增加了这种复杂性，以至于适配相关电路的整体复杂度相比同步的基于LMS的适配有相当大的增加。
本发明的目的是提供异步接收器，使用一种代替的适配拓扑结构来回避上述的缺点。
依照本发明，提供了首段中提到的接收器，其中控制回路包括-第二采样速率转换器，用于将所述接收序列rn的延迟形式转换为数据速率为1/T的中间控制序列ik。
-控制信息生成装置，用于从误差序列ek和所述中间控制序列ik中导出以数据速率1/T的同步控制向量序列Zk。
-时间插值装置，用于从该同步控制向量序列Zk导出控制向量序列Sn。
均衡器的输入在以预设延迟进行了延迟后被转换到数据速率域。预设延迟不是随时间变化的且这是众所周知的。它是通过均衡器的延迟；如果抽头数目表示为2M+1(下标从-M到+M变化)，则延迟等于M+额外的流水线延迟。一旦两个信号，即在每个采样速率转换器的输出上的信号在数据速率域内，就可以很容易的计算出均衡器系数更新。
依照本发明的优选实施例，时间插值装置包括一组执行零阶插值的锁存器。使用锁存器的可能性是以对控制回路产生的抽头设置仅仅缓慢和以小步幅波动的认识为基础的。因此，它们能够通过很简单的装置进行精确地再采样。一组锁存器足以满足从同步到异步域的转换。
依照本发明的另一实施例，控制回路还包括空间转换装置，用于将控制回路内生成的初始给定的T间隔序列转换为等效的Ts间隔序列，使得在控制回路输出的控制向量序列的抽头为Ts间隔的。控制信号在同步域中生成。因此，它们属于控制T间隔均衡器。由于该均衡器在采样速率为1/Ts下工作，因此该均衡器实际上具有Ts时间单位的抽头间隔。这样，本发明提供了空间转换装置，其用于将T间隔信息转换为Ts间隔信息。
本发明以及在实现本发明时可选用的其他特征将参考下文中描述的附图来说明，从而变得更加显而易见，其中

图1是应用于数字传送和记录系统的一般的异步接收器拓扑的功能框图，图2是依照本发明的接收器拓扑的功能框图，图3是依照本发明第一实施方案的接收器拓扑的功能框图，图4是依照本发明的数字系统的示意框图。
下列注释涉及参考符号。附图中，类似的功能实体通常通过类似的模块标签指示。在下文中我们将会采取惯例，用下划线符号表示向量，符号k和n分别代表采样速率1/T和1/Ts的序列。例如，根据该惯例，注释ak表示采样速率为1/T的标量序列，而注释Sn表示采样速率为1/Ts的向量序列。向量的长度将由符号N和指示向量所用符号的下标来指示。因此，例如，向量Sn的长度表示为Ns。
图1表示用于数字传送和记录系统的异步基带接收器的一般拓扑结构。此接收器以数据速率1/T从接收的信号r(t)中生成数据序列ak。将已接收的信号r(t)施加于模拟低通滤波器LPF，LPF的主要功能是抑制频带外噪声。LPF的输出通过以晶控自由振荡采样速率1/Ts工作的模拟数字转换器ADC进行数字化，该采样速率异步于数据速率1/T，并且足够高以防止混叠。将ADC的输出加到均衡器EQ，其用以调节符号间干扰和噪声。均衡器以采样速率1/Ts工作，即异步于数据速率1/T。采样速率转换器SRC产生等效同步输出，其作为用于递送数据序列ak的位检测器DET的输入。SRC形成定时恢复回路的一部分，其未在图1中明确标出。异步和同步时钟域在图1中分别用符号1/Ts和1/T标出。
为了应对系统参数的变化，均衡器EQ一般需要是自适应的。为此，通过误差形成电路EFC从位检测器DET中提取误差信息，并且经由控制模块CTL将误差信息用于控制(更新)均衡器抽头。误差形成出现于同步(1/T)时钟域中，而控制必要地出现在异步(1/Ts)域中。在两者之间，需要逆采样速率转换器ISRC。在实际中，均衡器经常是抽头间隔为Ts秒的抽头延迟线(有限脉冲响应滤波器)。
现有的异步适配技术都基于LMS(最小均方)算法。利用LMS，均衡器抽头的更新信息是通过将抽头序列与适当的误差序列交叉相关来产生。为使之工作，抽头和误差信号需要在采样速率和相位上同步。第一个条件通过ISRC满足。第二个条件需要在交叉相关之前，SRC、位检测器、误差形成电路、和ISRC的总等待时间通过相应地延迟抽头信号来匹配。ISRC和延迟匹配增加了解决方案的复杂度。而且，由于SRC和ISRC的时变特性，延迟匹配可能并不精确。因此，适配性能可能有所降低。
图2示出依照本发明的接收器，包括克服上述缺陷的适配拓扑结构。图2只显示了数据接收器的一部分，即与数字均衡器适配相关的部分。具体地说，控制采样速率转换器SRC和时间插值装置TI的接收器的定时恢复子系统并没有显示。接收器包括自适应均衡器EQ，一对采样速率转换器SRC1和SRC2，和用来从接收的输入序列rn产生数据序列ak的检测器DET。检测器DET是误差发生器21的一部分，其从位检测器产生的位判决中生成用于均衡器控制回路的误差序列ek。均衡器的适配基于上述的LMS技术，例如，在J.W.M.Bergmans所著“Digital Baseband Transmission and Recording”，KluwerAcademic Publishers出版，Boston，1996，注释[参考]。这些技术的中心在于抽头更新信息是通过关联抽头信号(接收的序列rn)和误差信号产生的。误差和抽头信号应具有同样的采样速率，且应当进一步相位同步，误差信号中的任何等待时间应通过相应地延迟抽头信号来匹配。
图2中，rn表示通过例如来自记录信道的模拟重放信号的周期性采样所获得的序列。采样在自由振荡时钟速率1/Ts下进行，此速率一般不等于数据速率1/T。序列rn通过具有Ts间隔抽头wn的均衡器EQ，用于在其输出生成均衡的序列yn。优选地，均衡器EQ是FIR(有限脉冲响应)横向滤波器，但也可以是包含线性组合器的任何均衡器。均衡器的目的是将(例如记录)信道的响应整形为指定的目标响应并调节噪声频谱。均衡器EQ之后是采样速率转换器SRC，其用于将Ts间隔均衡的序列yn转换为将提供给包含位检测器DET的误差发生器21的输入的等效T间隔序列xk。T间隔输入序列xk理想上与信道数据序列ak的数据速率1/T同步。实际上，位检测器DET生成信道位ak的估算k。假设位检测器生成正确的判决，则数据序列ak及其估算k相同。因此，位检测器的输出在所有图中用ak表示。偶然的位误差并不显著影响系统的性能。可选地，在开始传送时，预设数据序列(通常称为前同步信号)可能先于实际的数据，以便基于此预设数据序列的复制来进行初始适配，这可以局部合成在数据接收器中本地而没有任何位误差。通常实际中在所谓的“数据辅助”的工作模式中进行初始适配阶段，而一旦适配回路会聚就切换到“判别导向”操作模式，如图2所示。虽然未在图2中表明，但是应理解本描述同样属于此“数据辅助”操作模式。
图2的其余部分表示依照本发明利用LMS技术对均衡器抽头系数向量序列Wn进行适应性更新的控制回路机理。所有涉及控制回路的数字操作可以通过比如执行适当计算机程序的微处理器实现。块之间的粗箭头表示向量信号传送，而标量信号用细箭头表示。因此，控制回路包括-第二采样速率转换器SRC2，用于将接收序列rn的延迟形式转换成数据速率为1/T的中间控制序列ik，用SRC2表示的该第二SRC优选地与第一采样速率转换器SRC1相同，-控制信息产生装置22，用于从误差序列ek和中间控制序列ik中导出以数据速率1/T的同步控制向量序列Zk，和-时间插值装置TI，用于从所述同步控制向量序列Zk导出控制向量序列Sn。
图2中，控制向量序列Sn直接控制均衡器，即均衡器抽头向量序列Wn完全与Sn重合。
控制信息产生装置生成的同步控制向量序列Zk通过一组Nz积分器22形成，其输入来自叉积24ek·Ik，其中Ik是包含Ni个中间序列的中间向量序列。优选地，所有的向量长度相等。因此，Nz＝Ni＝2M+1，数字2M+1是均衡器EQ中抽头wn的数量。此中间向量序列Ik从已接收的序列rn中导出。预定的延迟τ施加到接收的序列rn上。在移位寄存器SR执行串-并转换以由中间序列ik形成中间向量序列Ik之前，接收序列rn的延迟形式被馈送到采样速率转换器SRC2而形成中间序列ik。
这样均衡器的输入在其经过预定的延迟后转换到数据速率域。预定的延迟不随时间变化且这是众所周知的。一旦两个信号，即每个采样速率转换器的输出上的信号在数据速率域内，就可以很容易地计算均衡器系数更新。该适配方案在下文中详述。
积分器22输出的变量，用zkj表示，满足下面的方程zk+1j＝zkj+μΔkj，j-M，...，M (1)其中-zkj为在时刻k下第j个积分器的输出，-μ是决定闭环时间常数的小比例因数(一般被称为步长)，-Δkj是迭代k时的抽头误差估算，而-2M+1是均衡器抽头的数目。
根据LMS方案，估算Δkj为Δkj＝ek·ik-j，j-M，...，M (2)其中-ek为SRC输出和期望的检测器输入(的延迟形式)dk＝(a*g)k之间的误差，其中gk是均衡器自适应的(滤波器G的)目标响应。
-ik-j是被转换为数据速率1/T的接收序列rn的延迟形式。
为完整性起见，方程(2)和图2描述的仅仅是从误差序列ek和输入序列rn导出抽头误差估算Δkj的众多可能方式之一。例如，两个序列ek和rn的任一个可以被强量化以简化实现，而(2)中的乘法可以用选择更新机理代替。
图2表示积分器输出的同步控制向量序列Zk每T秒更新一次(同步域)，而均衡器系数向量Wn需要每Ts秒更新一次，这是由于均衡器工作在异步域的原因。必要的基于时间的转换通过时间插值装置TI实现，用于从积分器组输出的同步控制向量序列Zk导出采样速率1/Ts的异步控制向量序列Sn。由于抽头值对两个采样速率仅缓慢地改变，因此时间插值可以用想到的最简单的方式完成，例如，通过一组锁存器执行零阶插值。当Ts偏离T很多时，出现了另外的问题，其需要附加的功能，称为空间插值。附加的功能参考图3进行描述。
均衡器具有Ts秒的抽头间隔，即其用于以Ts秒的步长来延迟输入序列而得到连续的抽头信号，其然后与权重wnj进行线性组合，j-M，...，M，其由系数向量序列Wn所定义。然而，积分器组输出的控制向量序列sn属于T间隔均衡器，即Sn的连续分量sj，j-M，...，M，原则上意味着对于具有抽头间隔T的均衡器的权重。此标称的T秒抽头间隔与实际的Ts秒抽头间隔之间的差异导致了适配性能的下降，即关于均衡器安置的稳态解决方案和回路效率的降低两个方面。结果是，图2的拓扑结构主要适用于近似同步的应用，例如，在1/Ts和1/T彼此接近的应用，优选地差异小于大约20％-40％。这个条件在许多实际系统中满足，比如，在大多数应用于硬盘驱动器的信道IC(集成电路)中。
为了在大范围的应用内使用本发明，图2中描述的方案的改进在图3中展示。依照本改进，控制回路进一步包含空间转换装置，用于从时间插值装置输出上的异步控制向量序列Sn中导出均衡器系数向量序列Wn。这将导致把最初在控制回路中生成的T间隔序列转换为等效的Ts间隔序列，以控制均衡器系数向量Wn。图3中，这些空间转换装置用符号SI表示。由于更新变量snj描述了T间隔均衡器的系数，它实际上对于将该T间隔信息转换到Ts间隔信息是必要的。这使得对系数sj的插值成为必要，其通过空间内插器块SI实现。概念上，更新的变量sj是基本的时间连续均衡器滤波器的T间隔采样，其脉冲响应表示为w(t)，即sj＝w(jT)，j-M，...，M。假设w(t)是可得到的，我们必须对其在位置ti＝i×Ts，i-M，...，M下再次采样，目的是产生必要的均衡器系数wi＝w(i×Ts)。变量t在这里不表示时间而表示位置，假设为从某个间隔(滤波器的跨距)的连续值。同样意义地，i是独立于时间的位置指数，即ti完全由i决定，并不随时间而改变。然而，由于只有T间隔的w(t)采样，即sj可获得，因此这些采样的插值必须用于生成Ts间隔的变量wi。
一种最简单形式的插值是线性插值，从计算角度来看很有吸引力，但是也可以考虑其他形式的插值，比如更加简单的最近邻域插值。再次采样位置ti＝i×Ts可以等效的写成ti＝(mi+ci)T，其中0≤ci＜1，而 ci在0和1之间变化时，ti在miT和(mi+1)T之间变化，w(t)在w(miT)＝s·im和w((mi+1)T)＝sim+1之间变化。根据线性插值的一种方法，位置tI处w(t)的值计算为wi=w(ti)=(1-ci)×smi+ci×smi+1----(4)]]>借助(4)，图3的空间内插器SI将锁存器输出的T间隔抽头sj转换为代表均衡器抽头的Ts间隔抽头设定wi。为了实现这个转换，有必要知道，或者估计方程(3)中表示的信道比特率对采样速率的比率Ts/T。然而，这个比率的估算已经在图3的采样速率转换器SRC1中可获得。SRC在时刻tk＝kT时再次采样Ts间隔序列yn，其可以重写为tk＝(mk+μk)Ts。
在存在相位误差时，连续采样时刻间的差异不同于根据tk-tk- 1＝T+τkT的T的标称值，其中τk为重构T间隔时钟的相位误差。接下来我们得到下面的方程(mk-mk-1)+(μk-μk-1)=TTs+τkTTs----(5)]]>控制SRC1的定时恢复回路用于迫使相位误差的平均值为零。因此，(5)式左边的数量的平均值将在T/Ts的实际值，或者对于线性插值需要的反比率上确定。
图4表示图2或3所示的包括接收器的根据本发明的系统实例。例如，此系统可以是数字记录系统。它包括将数字序列43记录在记录介质42上的记录器41，以及从所述记录介质上读取已记录序列45的接收器44。例如，记录媒介42可以是光盘。
在此之前的附图以及对它们所进行的描述仅仅是阐明性的而不是限制本发明。显然的是在附加权利要求的范围内还存在众多替代方案。基于这点，才做出下面的结束语。
借助于硬件或软件，或其两者，存在很多实现此功能的方法。在这方面，附图是非常概略的，每个仅仅代表本发明的一种可能的实施方案。这样，虽然附图用不同的模块表示不同的功能，这决不意味着排除单独项的硬件或软件来实现多种功能。也不是排除功能可以由硬件或软件或一起的组合项来实现。
权利要求
1.一种接收器，从以异步于数据速率1/T的时钟速率1/Ts采样的接收序列(rn)中递送数据速率1/T的数据序列(ak)，接收器包括-自适应均衡器(EQ)，用于从所述接收序列(rn)递送均衡序列(yn)，所述均衡器工作在时钟速率1/Ts下，并具有由控制向量序列(sn)通过控制回路控制的均衡器系数向量(Wn)，-第一采样速率转换器(SRC1)，用于将所述均衡序列(yn)转换为将以数据速率1/T馈送至误差发生器(21)的等效输入序列(xk)，-误差发生器(21)，用于从所述输入序列(xk)中递送数据序列(ak)和将用于控制回路的误差序列(ek)，其中所述控制回路包括-第二采样速率转换器(SRC2)，用于将所述接收序列(rn)的延迟形式转换成数据速率为1/T的中间控制序列(ik)，-控制信息产生装置(22)，用于从误差序列(ek)和所述中间控制序列(ik)中导出数据速率为1/T的同步控制向量序列(Zk)，和-时间插值装置(TI)，用于从所述同步控制向量序列(Zk)中导出控制向量序列(Sn)。
2.如权利要求1中所述的接收器，其中所述的时间插值装置(TI)包括零阶插值装置。
3.如权利要求2中所述的接收器，其中所述的零阶插值装置包括至少一个锁存器。
4.如权利要求1到3中所述的接收器，其中控制回路进一步包括空间转换装置(SI)，用于将在控制回路中生成的初始给定的T间隔序列转换为控制所述均衡器系数向量(Wn)的等效Ts间隔序列。
5.如权利要求4中所述的接收器，其中所述的空间转换装置(SI)被设置以执行线性插值。
6.如权利要求4中所述的接收器，其中所述的空间转换装置(SI)被设置以执行最近邻域插值。
7.如权利要求4到6中所述的接收器，其中所述的空间转换装置包括空间插值装置(SI)，用于从时间插值装置(TI)输出的控制向量序列(Sn)中导出均衡器系数向量(Wn)。
8.一种数字系统，包括用以经由信道支持来传送数字序列的发送器，以及用以从所述信道支持中提取所述数字序列的接收器，其中所述的接收器是权利要求1到7中任一所述的接收器。
9.在包括自适应均衡器的接收器中，一种用于接收以时钟速率1/Ts采样的序列(rn)，并且以数据速率1/T递送数据序列(ak)的方法，此方法包括如下步骤-自适应均衡步骤，使用均衡器系数向量(Wn)从已接收的序列(rn)中递送均衡序列(yn)，-第一采样速率转换步骤(SRC1)，把所述均衡序列(yn)转换为将以数据速率1/T在误差生成步骤(21)中进行处理的等效输入序列(xk)，-误差生成步骤(21)，从所述输入序列(xk)生成数据速率1/T的误差序列(ek)和数据序列(ak)，-控制步骤，从误差序列(ek)和接收序列(rn)中生成控制向量序列(Sn)，用于控制所述均衡器系数向量(Wn)，其中所述控制步骤包括-第二采样速率转换步骤(SRC2)，将所述已接收的序列(rn)的延迟形式转换为以数据速率1/T的中间控制序列(ik)，-控制信息产生步骤，从误差序列(ek)和数据序列(ik)中导出以数据速率1/T的同步控制向量序列(Zk)，和-时间插值步骤(TI)，从所述同步控制向量序列(Zk)中导出控制向量序列(Sn)。
10.一种用于接收器的计算机程序产品，用于计算一组指令，当其载入到接收器时，使接收器执行如权利要求9中所述的方法。
11.一种执行计算机程序的信号，计算机程序被设置以执行如权利要求9中所述的方法。
全文摘要
本发明涉及基于LMS的用于数字传送和记录系统的异步接收器。接收器包括数字自适应均衡器(EQ)，用于接收已接收的序列rn和递送均衡序列yn。均衡器(EQ)工作在异步于数据速率1/T的采样速率1/Ts下。介绍了采用LMS技术的均衡器适配方法，用于将均衡器抽头通过控制回路异步适配于数据速率。第一采样速率转换器(SRC1)在均衡序列yn均衡后以数据速率1/T执行定时恢复。第二采样速率转换器(SRC2)用来将接收序列rn的延迟形式转换为数据速率为1/T的中间控制序列ik。
文档编号H04B3/06GK1589554SQ02823106
公开日2005年3月2日 申请日期2002年10月30日 优先权日2001年11月21日
发明者D·莫德里, R·奥特 申请人:皇家飞利浦电子股份有限公司