专利名称：协议内阻抗补偿控制的制作方法
技术领域：
本发明涉及半导体器件领域。更为特别的是，本发明涉及的是阻抗补偿领域。
背景技术：
由于硅加工工艺学产生了越来越小的器件几何结构，以及随着集成度越来越高以及互连器件上的时钟速率的提升，管芯上阻抗补偿电路将会承担越来越重要的作用。由于上述因素，目前已经发现有必要更频繁地更新补偿电路。其中所述更新是解释器件温度、变化电压和处理变化中的变化所必需的。这些电路通常是在器件操作过程中以周期性间隔更新的。这样一来，对那些以高数据速率工作的器件、尤其是那些使用了需要通过执行连续数据传送来保持同步的接口协议的器件来说，这提出了一个潜在问题。该问题在于在更新阻抗补偿的时候，阻抗变化可能会在互接上导致产生信号完整性问题，由此造成潜在的数据恶化。
需要通过执行连续数据传输来保持同步的一种协议是串行ATA协议(2001年6月28日发布的串行ATA规范修订版1.0)。这个协议允许在诸如磁盘控制器与磁盘驱动器这样的两个器件之间进行通信。串行ATA规范提供了一个使用差分对信令技术的串行互连。并且串行ATA规范还提供了校准原语(alignment primitive)的周期性传输。所述校准原语则是一个具有预定长度的预定比特图案，它是由耦合到互连的器件识别的。所述校准原语允许失步器件恢复比特边界校准。
串行ATA协议以及其他某些协议并没有为阻抗补偿更新操作留出任何时间。因此需要能在不对连续数据流产生不利干扰的情况下执行阻抗补偿更新操作的能力。
附图简述从下文给出的详细描述以及本发明实施例的附图中可以更全面地理解本发明，然而，在这里不应将本发明局限于所描述的具体实施例，这些实施例只是用于说明和理解的目的。
图1是包含了与磁盘驱动器相耦合的串行接口控制器的计算机系统的实施例的框图。
图2是包含了协议控制单元和阻抗补偿控制单元的串行接口控制器的实施例的框图。
图3是一个显示协议内(in-protocol)阻抗补偿的时序图，其中所述序列始于一个在空闲接口操作中声明的发射机校准请求信号。
图4是一个显示协议内阻抗补偿的时序图，其中所述序列始于一个在传送操作中声明的发射机校准请求信号。
图5是一个显示协议内阻抗补偿的时序图，其中所述序列始于一个在接收操作中声明的发射机校准请求信号。
图6是一个显示协议内阻抗补偿的时序图，其中所述序列始于一个在空闲接口操作中声明的接收机校准请求信号。
图7是一个显示协议内阻抗补偿的时序图，其中所述序列始于一个在传送操作中声明的接收机校准请求信号。
图8是一个显示协议内阻抗补偿的时序图，其中所述序列始于一个在接收操作中声明的接收机校准请求信号。
详细说明对执行阻抗补偿更新操作而不引发潜在数据恶化问题的技术来说，其中一个实施例包括对传送同步原语、填充数据和校准原语的互连协议空闲周期加以利用。例如，串行ATA控制器可以通过发起一个伪(dummy)事务来控制互连。然后，所述控制器可以在确保不进行数据传输的同时执行阻抗补偿更新操作。在经过恰当的置位时间(settling time)之后以及在传送了校准原语之后，控制器可以通过发布一个空操作(no-op)数据帧来完成所述伪事务。并且这个处理是可以周期性地再次执行的。
图1是计算机系统100的一个实施例的框图，该系统包括一个与磁盘驱动器150相耦合的串行接口控制器200。所述串行接口控制器200则包含在同样与外围总线145相耦合的输入/输出集线器140中。
计算机系统100还包括一个经由集线器互连125而与输入/输出集线器140相耦合的系统逻辑器件120。所述系统逻辑器件120耦合到处理器110，并且还与系统存储器130相耦合。
串行接口控制器200经由互连147耦合到磁盘驱动器150。对这个例示实施例而言，互连147是依照串行ATA规范实施的。然而使用包括并行总线实施方式在内的其他互连实施方式的其他实施例也是可行的。对本例示实施例来说，互连147包括一个将数据从控制器200传递到磁盘驱动器150的差分信号对，以及另一个将数据从磁盘驱动器150传递到控制器200的差分信号对。
图2是串行接口控制器200的一个实施例的框图，该控制器包括一个协议控制单元212和一个阻抗补偿控制单元222。其中可以将控制器200的某些功能抽象到链路层210和物理层220中。链路层210对分组的形成和解码进行处理，并且还能察觉到互连147的状态。物理层220提供与互连147的实际连接并且还包含了阻抗补偿电路。对本实施例来说，协议控制单元212是链路层210的一部分，阻抗补偿控制单元222则是物理层220的一部分。
串行接口控制器200包括一个从物理层220接收输出数据(数据输出215)的发射机230。所述发射机230与一个阻抗控制电路232相耦合。
串行接口控制器200还包括一个将输入数据(数据输入217)传递到物理层220的接收机240。所述接收机240与一个阻抗控制电路242相耦合。
阻抗控制电路232和242与阻抗补偿控制单元222相耦合。在阻抗补偿更新操作中，新的值是从阻抗补偿控制单元222传递到阻抗控制电路232和242的。
阻抗补偿控制单元222是借助于发射机补偿请求信号(Tx Req221)、发射机补偿确认信号(Tx Ack 223)、接收机补偿请求信号(RxReq 225)以及接收机补偿确认信号(Rx Ack 227)来与协议控制单元212进行通信的。
以下结合图3～8所进行的论述将会详细说明控制器200的阻抗补偿更新操作。一般来说，阻抗补偿控制单元222周期性地声明请求信号221或225之一，其表明希望执行一个阻抗补偿更新操作。协议控制单元212则完成任何当前的数据传送或接收操作，随后则通过发起一个伪操作来控制互连147。然后，协议控制单元212将会声明确认信号223或227之一。于是，阻抗补偿控制单元222可以随意将新值传递到阻抗控制电路232和242。在考虑置位时间之后并在等待传送了一个校准原语之后，阻抗补偿控制单元222停止声明(deassert)请求信号。然后，协议控制单元212停止声明确认信号。此后，协议控制单元212将会传送一个空操作。所述空操作可以是一个控制寄存器或状态寄存器的零更新。所述“零更新”表明不改变任何寄存器内容。传送空操作将会结束先前发起的伪操作。然后则恢复正常的操作。依据以上概述的过程，可以使用串行互连协议(在本实例中，该协议遵循串行ATA规范)来创建一个窗口，在这个窗口中，阻抗补偿更新是在没有数据恶化风险的情况下执行的。
上述校准原语是物理层220周期性地产生的。对本例示实施例来说，校准原语是在每256个双字数据之后传送的。通过在阻抗补偿更新操作之后的恢复正常操作之前等待传送一个校准原语，在可以出现任何数据恶化之前解决阻抗变化所引发的任何比特同步问题。
物理层220是通过声明一个校准检测信号213来向链路层210告知在接收机240上接收到一个校准原语的。
图3是显示协议内阻抗补偿的时序图，其中所述序列始于在空闲接口操作中声明的发射机校准请求信号221。在时间310，发射器接口230产生空闲分组。并且发射机补偿请求信号(Tx Req 221)也是在时间310声明的。声明Tx Req信号221则表示阻抗补偿控制单元222希望更新阻抗控制电路232。
响应于Tx Req信号221的声明，这时将会发送一个发射机就绪分组(TX_RDY)。此后不久则接收到一个接收机就绪分组(RX_RDY)。对本例示实施例来说，处于互连147另一端的器件是磁盘驱动器150。在接收到RX_RDY分组的时候，协议控制单元212了解到是由控制器200来对接口147发布命令。然后在时间320，协议控制单元212将会声明发射机补偿确认信号(Tx Ack 223)。
响应于Tx Ack信号223的声明，阻抗补偿控制单元222将新值传递到阻抗控制电路232，以便执行阻抗补偿更新操作。在经过一个置位时间以及在传送了至少一个校准原语之后，在时间330将会停止声明Tx Req信号221。响应于停止声明Tx Req信号221，在时间340将会停止声明Tx Ack信号223，并且协议控制单元212将会发布一个空操作。在传送了空操作之后，磁盘驱动器150用一个表明接收到空操作分组的“接收机OK”分组(R_OK)来做出响应。然后，接口147将会恢复正常的操作。
图4是显示协议内阻抗补偿的时序图，其中所述序列始于传送操作中声明的发射机校准请求信号(Tx Req 221)。在时间410，发射机接口230发送数据分组。并且发射机补偿请求信号(Tx Req 221)也是在时间410声明的。声明Tx Req信号221则表示阻抗补偿控制单元222希望更新阻抗控制电路232。
响应于Tx Req信号221的声明，在接收R_OK分组之后将会发送一个发射机就绪分组(TX_RDY)。此后不久则接收一个接收机就绪分组(RX_RDY)。在接收到RX_RDY分组的时候，协议控制单元212了解到是由控制器200来对接口147发布命令。然后在时间420，协议控制单元212将会声明发射机补偿确认信号(Tx Ack 223)。
响应于Tx Ack信号223的声明，阻抗补偿控制单元222将新值传递到阻抗控制电路232，以便执行阻抗补偿更新操作。在一个置位时间之后以及在传送了至少一个校准原语之后，在时间430将会停止声明Tx Req信号221。响应于停止声明Tx Req信号221，在时间420将会停止声明Tx Ack信号223，并且协议控制单元212将会发布一个空操作。在传送了空操作之后，磁盘驱动器150用一个表明接收到空操作分组的“接收机OK”分组(R_OK)来做出响应。然后，接口147将会恢复正常的操作。
图5是显示协议内阻抗补偿的时序图，其中所述序列始于接收操作中声明的发射机校准请求信号(Tx Req 221)。在时间510，接收机接口240接收数据分组。并且发射机补偿请求信号(Tx Req 221)也是在时间510声明的。声明Tx Req信号221则表示阻抗补偿控制单元222希望更新阻抗控制电路232。
响应于Tx Req信号221的声明，在传送了一个R_OK分组之后将会发送一个发射机就绪分组(TX_RDY)。此后不久接收一个接收机就绪分组(RX_RDY)。在接收到RX_RDY分组的时候，协议控制单元212了解到是由控制器200来对接口147发布命令。然后在时间520，协议控制单元212声明一个发射机补偿确认信号(Tx Ack 223)。
响应于Tx Ack信号223的声明，阻抗补偿控制单元222将新值传递到阻抗控制电路232，以便执行阻抗补偿更新操作。在一个置位时间之后以及在传送了至少一个校准原语之后，在时间530将会停止声明Tx Req信号221。响应于停止声明Tx Req信号221，在时间530停止声明Tx Ack信号223，并且协议控制单元212发布一个空操作。在传送了空操作之后，磁盘驱动器150用一个表明接收到空操作分组的“接收机OK”分组(R_OK)来做出响应。然后，接口147将会恢复正常的操作。
图6是显示协议内阻抗补偿的时序图，其中所述序列始于在空闲接口操作中声明的接收机校准请求信号(Rx Req 225)。Rx Req信号225是在时间610声明的。声明Rx Req信号225表示阻抗补偿控制单元希望更新阻抗控制电路242。响应于Rx Req信号225的声明，协议控制单元212发布一个发射机就绪分组(TX_RDY)。随后接收一个接收机就绪分组(RX_RDY)。
作为对接收到RX_RDY分组的响应，在时间620声明一个接收机校准确认信号(Rx Ack 227)。然后，阻抗补偿控制单元222将新值传递到阻抗控制电路242，以便执行阻抗补偿更新操作。
由于已经更新了与接收机240耦合的阻抗控制电路242，因此阻抗补偿控制单元必须等待一个置位时间，此外所述单元还必须一直等待，直到在停止声明Rx Req信号225之前在接收机240上接收到了校准原语为止。当在接收机240上发觉校准原语时，在时间630，物理层220会声明一个校准检测信号213。在接收到校准原语之后，阻抗补偿控制单元222随意地停止声明Rx Req信号225，这个处理是在时间640进行的。在时间650传送一个空操作分组，然后接收一个R_OK分组。此后将会恢复正常的操作。
图7是显示协议内阻抗补偿的时序图，其中所述序列始于在传送操作中声明的接收机校准请求信号(Rx Req 225)。Rx Req信号225是在时间710声明的。声明Rx Req信号225则表示阻抗补偿控制单元希望更新阻抗控制电路242。响应于Rx Req信号225的声明，在接收到表明数据传送已结束的R_OK分组之后，协议控制单元212发布一个发射机就绪分组(TX_RDY)。然后接收一个接收机就绪分组(RX_RDY)。
作为对接收到RX_RDY分组的响应，在时间720声明一个接收机校准确认信号(Rx Ack 227)。然后，阻抗补偿控制单元222将新值传递到阻抗控制电路242，以便执行阻抗补偿更新操作。
由于已经更新了与接收机240相耦合的阻抗控制电路242，因此阻抗补偿控制单元必须等待一个置位时间，此外所述单元还必须一直等待，直到在停止声明Rx Req信号225之前在接收机240上收到了校准原语为止。当在接收机240上发现校准原语时，在时间730，物理层220将会声明一个校准检测信号213。在收到校准原语之后，阻抗补偿控制单元222随意地停止声明Rx Req信号225，这个处理是在时间740进行的。在时间750传送一个空操作分组，然后接收到一个R_OK分组。此后恢复正常的操作。
图8是显示协议内阻抗补偿的时序图，其中所述序列始于在接收操作中声明的接收机校准请求信号(Rx Req 225)。Rx Req信号225是在时间810声明的。声明Rx Req信号225表示阻抗补偿控制单元希望更新阻抗控制电路242。响应于Rx Req信号225的声明，在传送表明输入数据已被接收的R_OK分组之后，协议控制单元212发布一个发射机就绪分组(TX_RDY)。随后则接收一个接收机就绪分组(RX_RDY)。
作为对接收到RX_RDY分组的响应，在时间820将会声明一个接收机校准确认信号(Rx Ack 227)。然后，阻抗补偿控制单元222将新值传递到阻抗控制电路242，以便执行阻抗补偿更新操作。
由于已经更新了与接收机240耦合的阻抗控制电路242，因此阻抗补偿控制单元必须等待一个置位时间，此外所述单元还必须一直等待，直到在停止声明Rx Req信号225之前在接收机240上接收到校准原语为止。当在接收机240上发现校准原语时，在时间830，物理层220将会声明一个校准检测信号213。在接收到校准原语之后，阻抗补偿控制单元222随意地停止声明Rx Req信号225，这个处理是在时间840进行的。在时间850传送一个空操作分组，然后接收到一个R_OK分组。此后将会恢复正常的操作。
在图3～8中显示的定时关系并不是按比例描绘的，这些定时关系只是为了描述依照这些例示实施例所执行的事件序列。
在上述说明中已经参考本发明的具体的示范性实施例而对其进行了描述。然而很明显，在这里可以对本发明进行各种修改和变化，而不脱离附加权利要求所阐述的本发明的较宽实质和范围。因此，在这里将说明书和附图视为是说明性的，它们并不具有限制意义。
在说明书中提到的“某个实施例”、“一个实施例”、“某些实施例”或“其他实施例”指的是至少在本发明的某些实施例中包含了结合实施例所描述的特定特征、结构或特性，但是并非所有实施例都包含所述特定特征、结构或特性。以多种形式出现的“某个实施例”、“一个实施例”或“某些实施例”也不一定指的都是同一个实施例。
权利要求
1.一种装置，包括一个输出单元，包括一可更新阻抗补偿电路；一个与阻抗补偿电路相耦合的阻抗补偿控制单元；以及一个与阻抗补偿控制单元相耦合的协议控制单元，所述协议控制单元将会确定执行阻抗补偿更新操作的时间。
2.权利要求1的装置，其中执行阻抗补偿更新操作的时间是没有数据帧正被传送的时间。
3.权利要求2的装置，其中阻抗补偿控制单元向协议控制单元声明一个请求信号。
4.权利要求3的装置，其中协议控制单元向阻抗补偿控制单元声明一个确认信号，响应于确认信号的声明，阻抗补偿控制单元将会执行阻抗补偿更新操作。
5.权利要求4的装置，还包括一个输入单元，所述输入单元与输出单元耦合到一互连，所述互连则提供与一外部设备的连接。
6.权利要求5的装置，其中协议控制单元在声明确认信号之前将会取得所述互连的控制权。
7.权利要求6的装置，其中协议控制单元是通过发送一发射机就绪分组以及等待接收一接收机就绪分组来控制所述互连的。
8.权利要求7的装置，其中协议控制单元一直等待，直到在停止声明确认信号之前发射校准原语为止。
9.权利要求8的装置，其中协议控制单元在停止声明确认信号之后发布一个空操作。
10.一种方法，包括确定没有数据分组正在互连上传送的时段；以及在所述没有数据分组正在互连上传送的时段中执行阻抗补偿操作。
11.权利要求10的方法，其中确定没有数据分组正在互连上传送的时段包括在所述互连上传送一发射机就绪分组。
12.权利要求11的方法，其中确定没有数据分组正在互连上传送的时段包括还包括接收一接收机就绪分组。
13.权利要求12的方法，还包括将一请求信号从阻抗补偿控制单元传递到一协议控制单元，所述请求的传递是在对没有在互连上传送数据分组的时段进行确定之前执行的。
14.权利要求13的方法，还包括将一确认信号从协议控制单元传递到阻抗补偿控制单元，一旦已确定互连上没有数据分组正被传送的时段，则出现所述确认信号的传递。
15.权利要求14的方法，其中在互连上没有数据分组正被传送的时段中执行阻抗补偿操作是响应于从协议控制单元传递确认信号到阻抗补偿控制单元而进行的。
16.一种系统，包括一第一器件，包括一输出单元，包括一可更新阻抗补偿电路；一与阻抗补偿电路相耦合的阻抗补偿控制单元；以及一与阻抗补偿控制单元相耦合的协议控制单元，所述协议控制单元确定执行阻抗补偿更新操作的时间；以及一经由一互连而与第一器件相耦合的第二器件，其中所述互连与第一器件的输出单元相耦合。
17.权利要求16的系统，其中执行阻抗补偿更新操作的时间是在互连上没有数据帧正被传送的时间。
18.权利要求17的系统，其中所述互连是一串行互连，它具有从第一器件流至第二器件的一个数据流以及另一个从第二器件流至第一器件的另一数据流。
19.权利要求18的系统，其中所述互连是使用差分对信号实现的。
20.权利要求19的系统，其中第一器件是一个串行互连控制器，第二器件是一个磁盘驱动器。
全文摘要
对执行阻抗补偿更新操作但不引发潜在数据恶化问题的技术来说，其中一个实施例包括对正传送同步原语、填充数据和校准原语的协议空闲周期加以利用。例如，串行ATA控制器可以通过发起一个伪事务来控制互连。然后，所述控制器可以在确保不进行数据传输的同时执行阻抗补偿更新操作。在恰当的置位时间之后以及在传送了校准原语之后，控制器可以通过发布一个空操作来完成所述伪事务。并且这个处理是可以周期性地再次执行的。
文档编号H04L25/12GK1656760SQ03812296
公开日2005年8月17日 申请日期2003年3月21日 优先权日2002年3月29日
发明者S·贝德瓦尼, T·E·奥伊 申请人:英特尔公司