专利名称：频域适应均衡方法
技术领域：
本项发明涉及在数码信号发送/接收系统中能够恢复歪曲信号的均衡器；特别是，利用本项发明提供的减少LMS适应均衡器复杂度的方法。
背景技术：
信号发送/接收系统中，由于带域宽度受限制的多重路径频道，信号之间会发生干扰；这也是发送出去的信号被歪曲、信号接收器发生比特错误的主要原因。因此，为了恢复已歪曲信号，信号接收端使用频道均衡器。
现在，地面波广播等单一载波传送系统用信号接收器中使用最多的均衡器是非线性判决反馈均衡器(Nonlinear Decision FeedbackEqualizer)；该均衡器在时域中，使用了系数更新演算量比较小的LMS(Least Mean Square)演算法则，因此虽然收敛速度比较慢，但有着操作比较简单的优点。
但是，上述非线性判决反馈均衡器的频道歪曲比较大，因此均衡器输出中发生错误时，其错误值被重新输入到反馈部分的均衡器中，因此会发生均衡器的输出更加劣化的错误传播(Error Propagation)现象。另外，像时变频道一样主要路径的位置发生变化时，就会出现帧同步被破坏的问题点。
为了克服这种问题点，开发出了利用到频道锁定器的频域LMS适应均衡器。
图1是现有技术中频域LMS适应均衡器的构成图。
正如图1所示，其中包括以下几个部件系数初始化装置100，利用解调器输入的数据，设定频域LMS均衡器的初始系数；存储器106，保存上述系数初始化装置100中设定的系数；杂音清除器108，利用解调器输入的数据清除杂音；错误检测器110，通过上述杂音清除器108的输入值和输出值，计算错误；系数更新器120，利用上述错误检测器110计算的错误以及解调器输入的数据，更新事先保存在上述存储器106中的系数。
另外，上述杂音清除器108中，已清除杂音的数据最终通过相位定位器109进行输出。
这时，上述系数初始化装置100则由以下几个部件组成锁定频道推进响应的频道锁定器101；将解调器输入的时域数据转换成频域数据的FFTc102以及FFTD103；将上述转换成频域的数据再转换成反频道频率响应的ROM平台104。
在存储器106中，将初始系数设定时输入的时域数据转换成频域数据的过程中利用到上述FFTc102；而在存储器106中，将通过系数更新器120更新事先保存系数时输入的时域数据转换成频域数据的过程中，利用FFTD103。
另外，上述错误检测器110由判别器111以及加法器112组成；上述系数更新器120则由更新数据和用数学式1表示Wn+1的硬件组成。
Wn+1＝Wn+μxe这时，上述x是输入到解调器中被转换成频域的数据，上述e是在错误检测器110中计算出来的错误，μ是系数更新用阶段规格(实数)。
下面对上述应用现有技术的频域LMS适应均衡器的工作原理进行说明。
首先，从解调器接收数据后，频道锁定器101利用最小化平方误差的方法锁定频道的推进响应。然后，用FFTc102将上述被锁定频道推进响应转换成频域，接着利用ROM平台104再转换成反频道频率响应。该反频道频率响应被设定为频域LMS均衡器的初始系数，然后根据LMS运算法则更新均衡器的系数。
另外，通过FFTD103在频域已被均衡处理的数据，利用通过LMS运算法则更新过的系数，再次被均衡化；然后通过IFFT107转换成时域。接着，通过杂音清除器108和相位锁定器109进行输出。
正如前面所述，上述频域LMS均衡器比现有的判决反馈LMS均衡器，在静态以及动态频道中补偿频道歪曲的性能方面更加突出。
上述应用现有技术的频域LMS适应均衡器在频域进行恢复歪曲信号的演算，因此必须具备FFT以及IFFT演算装置，由于上述增加的组件，使其比时域非线性判决反馈LMS均衡器，整个系统的复杂度更高。
发明内容
为解决上问题，需减少频域LMS均衡器中的均衡器系数初始化以及更新用均衡器系统的复杂度。
本项发明利用FFT的输入为实数时输出为complex conjugatesymmetry形态的性质，减少用于现有频域适应均衡器中的保存系数用存储器的大小。
为了达到上述目的，本项发明提供的频域适应均衡方法包括以下步骤步骤一，利用从解调器输入的、带有实数值的数据，设定频域均衡器的初始系数，并保存在存储器中；步骤二，利用解调器输出的数据，在时域内清除杂音；步骤三，比较杂音清除前后的数据，以此检测错误值；步骤四，利用上述被检测错误值，在频域中，对解调器输入的数据进行均衡处理，以此更新上述系数，并保存在存储器中；步骤五，利用上述初期系数或者已更新系数的对称性，通过控制信号，将部分系数转换成共轭复数值，并进行输出。
这时，上述控制信号中包括以下几种信号Rd_addr信号，控制存储器读取用地址；Wr_addr信号，控制存储器输入值保存地址；write_enable信号，只有值为1时，控制输入值保存在存储器；output_conju信号，值为1时，控制存储器将与上述Rd_addr相应的值转换成共轭复数值，并进行输出，值为0时，控制输出原来值；input_conju信号，值为1而且存储器中保存与Wr_addr相应的输入值时，将其转换成输入值的共轭复数，并进行保存，值为0时，保存原来值。
另外，上述系数更新步骤还包括以下两个步骤第1步骤，将控制信号Wr_addr从0号到N号为止依次增加，并将更新系数值保存在存储器中；第2步骤，夸奖上述控制信号Wr_addr从N-1号到1号依次减少，并将更新系数值转换成共轭复数值，再保存在存储器中。
上述系数更新步骤中，通过控制信号write_enable，在整个2N个系数中，从1号到N-1号为止的系数输入期间，只进行一次更新。
而且，上述输入步骤还包括以下两个步骤第1步骤，从1号到N号依次增加上述控制信号Rd_addr，并输出存储器中的系数值；第2步骤，从N号到0号依次减少上述控制信号Rd_addr，并将存储器中的系数值转换成共轭复数值，再进行输出。
正如前面所讲述的，本项发明中的频域适应均衡方法利用‘均衡器输入值为实数时，频域均衡器的系数成对称结构’的事实，使用少于现有均衡器的存储器数量，却能得到与之相同的结果，从而减少了整个系统的复杂度。
图1是现有技术中频域LMS适应均衡器的构成图；图2是一般性频域数据和频域均衡器系数实数部分特性的坐标；图3是一般性频域数据和频域均衡器系数虚数部分特性的坐标；图4是现有技术中频域LMS均衡器的存储器结构；图5是一般存储器地址和存储器输入/输出关系的定时图；图6是本项发明中频域LMS适应均衡器的构成图；图7是本项发明中频域LMS均衡器的存储器构造；图8是本项发明中存储器和存储器控制器的构成图；图9是显示本项发明中频域LMS适应均衡器的存储器控制信号和存储器输入/输出的定时图。
符号说明200系数初始化装置 201频道锁定装置202，203FFT 204ROM平台205，231MUX 206存储器207IFFT 208杂音清除器209相位锁定器 210错误检测器211判别器 212加法器220系数更新器 230存储器控制装置232共轭复数转换装置具体实施方式
参照附图，对本项发明的其他目的、特性以及优点进行详细说明。
频域LMS适应均衡器在频域中进行与时域LMS适应均衡器保持二元性(duality)关系的演算过程，并将其演算结果重新转换成时域。
就是说，时域均衡器的输出值是时域数据和均衡器系数的旋积演算结果，与之相对应的频域均衡器的输出值是频域数据和均衡器系数的乘法值重新转换成时域的值。
将上述内容用数学式表示，如数学式2，3。
数学式2y(t)＝x(t)c(t)(旋积演算)这时，x(t)时域数据c(t)时域均衡器系数y(t)时域均衡器输出值数学式3Y(f)＝X(f)×C(f)这时，X(f)＝FFT{x(t)}C(f)＝FFT{c(t)}X(f)频域数据C(f)频域均衡器系数Y(f)频域均衡器输出值因此，y(t)＝IFFT{Y(f)}这时，如果x(t)和c(t)为实数信号，将这些信号转换成频域的X(f)和C(f)具有Complex conjugate symmetry的特性。
就是说，X(f)和C(f)的实数部分如图2所示成偶函数形态，而X(f)和C(f)的虚数部分如图3所示成奇函数形态。
因此，只要知道X(f)和C(f)的大约一半左右的值，就可以知道其他一半值。
这时，相互相同值的系数达不到准确的一半，而且FFT的大小为2”，因此频域中，0频率的值和最高频率的值各自具有独立值。
以图4中用于频域LMS适应均衡器的存储器为实例时，如果将频域均衡器系数的长度为2N，存储器0和N就会带有独立的值；之外的存储器以存储器N为中心成对称形态。
因此，存储器N+1号到2N-1号为止的系数值可以用存储器1号到N-1号为止的系数值进行替换。
图5是显示一般存储器地址和存储器输入/输出关系的定时图。
参照图5，读取存储器时的地址-Rd_addr输入到存储器中，与之相应的输出值就会输出到地址输入后的时钟中。而且，输出的值中会加上系数的增加值，然后在下一个时钟区间，输入到与Wr_addr相应的存储器中。
从图5中我们可以看出，系数被更新后输入到存储器中的值也是以存储器AN(N)为中心，成对称构造。
图6中显示的就是，利用这种特性，将存储器数减少一半的均衡器构造。
参照图6，对本项发明中的频域LMS适应均衡器构成进行说明。
其构造如下系数初始化装置200，利用解调器输入的数据，设定频域LMS均衡器的初始系数；存储器206，保存上述系数初始化装置200中设定的系数；杂音清除器208，利用解调器输入的数据清除杂音；错误检测器210，通过上述杂音清除器208的输入值和输出值，计算错误；系数更新器220，利用上述错误检测器210计算的错误以及解调器输入的数据，更新事先保存在上述存储器206中的系数；存储器控制装置230，初始化以及上述存储器206中保存的系数，而且以共轭复数值输出部分内系数。
另外，上述杂音清除器208中，已清除杂音的数据最终通过相位定位器209进行输出。
这时，上述系数初始化装置200则由以下几个部件组成锁定频道推进响应的频道锁定器201；将解调器输入的时域数据转换成频域数据的FFTc202以及FFTD203；将上述转换成频域的数据再转换成反频道频率响应的ROM平台204。
在存储器206中，将初始系数设定时输入的时域数据转换成频域数据的过程中利用到上述FFTc202；而在存储器206中，将通过系数更新器220更新事先保存系数时输入的时域数据转换成频域数据的过程中，利用FFTD203。
另外，上述存储器控制装置230至少还包括有一个以上的共轭复数转换装置232以及多路器(MUX)231。
而且，上述错误检测器210由判别器211以及加法器212组成；上述系数更新器220则由更新数据和用数学式1表示Wn+1-Wn+μxe的硬件组成。
这时，上述x是输入到解调器中被转换成频域的数据，上述e是在错误检测器210中计算出来的错误，μ是系数更新用阶段规格(实数)。
而且，通过上述存储器控制器230的控制，如图7所示，用N+1个存储器可得到与2N个存储器相同的结果。
图8是本项发明中存储器和存储器控制器的构成图；参照图6，对此进行以下说明。
上述存储器控制器230在控制存储器的过程中所需的信号有以下5种Rd_addr，Wr_addr，write_enable，output_conju，input_conju。
上述Rd_addr信号是存储器读取用地址；Wr_addr是输入值保存在存储器中的地址；write_enable，只有值为1时，输入到存储器的值会保存在存储器中；output_conju，值为1时，随着存储器输出相应于Rd_addr的值，一同输出共轭复数值，值为0时，输出原来值；input_conju，值为1时，随着存储器保存相应于Wr_addr的输入值，一同保存该输入值的共轭复数值，值为0时，保存原来输入值。
通过上述内容，对频域LMS适应均衡器的存储器控制信号和存储器输入/输出信号的整体工作原理进行如下说明。
图9是显示本项发明中频域LMS适应均衡器的存储器控制信号和存储器输入/输出的定时图。
参照图9，首先读取存储器206值时，Rd_addr从0号到N号依次增加。这时，存储器206中读取到的值原样进行输出。
另外，Rd_addr达到N时，其值依次减少到0为止。这时，原来的系数除0号系数之外，以N号系数值为中心成共轭复数关系，因此Rd_addr值减少的区间内，要输出存储器输出值的共轭复数值。
所以，Rd_addr减少的区间内，output_conj值为1。
更新系数值时也一样，Wr_addr从0到N增加的区间内，直接将输入值保存在存储器206中；Wr_addr从N-1到1减少的区间内，存储器206中则保存输入的共轭复数。
因此，Wr_addr从0到N增加的区间内，input_conj为0；Wr_addr从N-1到0减少的区间内，Input_conj为1。
但，根据上述内容更新系数时，如果输入2N个数据，那么0到N的系数更新一次的时间内，1到N-1的系数则被更新2次，因此会输出与原来均衡器不同的系数值。
例如，Rd_addr增加时读取2号存储器值，其值为A2；如果Rd_addr减少时读取，其值则被更新为A2+d2；最终，系数值以N号系数为中心其共轭复数关系会破坏。
因此，为了确保系数与原来均衡器相同，要控制系数的更新过程；就是说，控制1号到N-1号为止的系数在2N个数据输入的时间段只进行一次更新。
能够执行上述控制的就是存储器控制器230输出的write_enable信号。该信号如图9一样，Wr_addr值只有在O号、N号以及N-1至1的区间段才为1，其他区间则都为0。
因此，1号到N-1号为止的存储器206，在Wr_addr值增加的期间，不进行更新，维持原来的值；当Rd_addr值开始减少，并且再一次输出保存值时，才开始更新；这样可以输出与现有均衡器相同的系数值。
通过上述过程，可以利用少于现有均衡器的存储器数，却能得到与之相同的结果。
通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。因此，本项发明的技术性范围并不能局限于明细书上的详细说明内容；必须要根据专利申请的范围来确定其技术性范围。
权利要求
1.一种频域适应均衡方法包括(a)利用从解调器输入的、带有实数值的数据，设定频域均衡器的初始系数，并保存在存储器中；(b)利用解调器输出的数据，在时域内清除杂音；(c)比较杂音清除前后的数据，以此检测错误值；(d)利用上述被检测错误值，在频域中，对解调器输入的数据进行均衡处理，以此更新上述系数，并保存在存储器中；(e)利用上述初期系数或者已更新系数的对称性，通过控制信号，将部分系数转换成共轭复数值，并进行输出。
2.如权利要求1所述的频域适应均衡方法，其特征在于，所述控制信号中包括以下信号Rd_addr信号，控制存储器读取用地址；Wr_addr信号，控制存储器输入值保存地址；write_enable信号，只有值为1时，控制输入值保存在存储器；output_conju信号，值为1时，控制存储器将与上述Rd_addr相应的值转换成共轭复数值，并进行输出，值为0时，控制输出原来值；input_conju信号，值为1而且存储器中保存与Wr_addr相应的输入值时，将其转换成输入值的共轭复数，并进行保存，值为0时，保存原来值。
3.如权利要求2所述的频域适应均衡方法，其特征在于，上述系数更新阶段还包括以下两个步骤第1步骤，将控制信号Wr_addr从0号到N号为止依次增加，并将更新系数值保存在存储器中；第2步骤，夸奖上述控制信号Wr_addr从N-1号到1号依次减少，并将更新系数值转换成共轭复数值，再保存在存储器中。
4.如权利要求3所述的频域适应均衡方法，其特征在于，上述系数更新阶段中，通过write_enable控制信号控制整个2N个中1号至N-1号系数在输入过程中只进行一次更新。
5.如权利要求4所述的频域适应均衡方法，其特征在于，当Wr_addr值在0号、N号以及N-1至1的减少区间时，上述控制信号write_enable维持1；其他区间则维持0。
6.如权利要求2所述的频域适应均衡方法，其特征在于，上述输出阶段还包括以下两个阶段第1阶段，从0号到N号依次增加上述控制信号Rd_addr，并输出存储器中的系数值；第2阶段，从N号到0号依次减少上述控制信号Rd_addr，并将存储器中的系数值转换成共轭复数值，再进行输出。
7.如权利要求1所述的频域适应均衡方法，其特征在于，在整体具有2N个数量的上述存储器中，N+1号到2N-1号为止的系数值可以用1号到N-1为止的值进行更换。
全文摘要
本项发明提供一种频域均衡方法减少了均衡器系统的复杂程度，使频域LMS均衡器的系数初始化以及更新系数等操作更加简单。该方法包括步骤利用从解调器输入的、带有实数值的数据，设定频域均衡器的初始系数，并保存在存储器中；利用解调器输出的数据，在时域内清除杂音；比较杂音清除前后的数据，以此检测错误值；利用上述被检测错误值，在频域中，对解调器输入的数据进行均衡处理，以此更新上述系数，并保存在存储器中；利用上述初期系数或者已更新系数的对称性，通过控制信号，将部分系数转换成共轭复数值，并进行输出。使得可用少于现有均衡器的存储器数量得到与之相同的结果，从而减少了整个系统的复杂度。
文档编号H04L25/03GK1731775SQ20041005350
公开日2006年2月8日 申请日期2004年8月5日 优先权日2004年8月5日
发明者金昞吉 申请人:上海乐金广电电子有限公司