专利名称：数字视频广播有线系统转接卡的制作方法
技术领域：
本实用新型涉及一种用于基于有线电视网络的数字电视广播的数字视频广播有线系统转接卡。
背景技术：
从模拟电视广播模式向数字电视广播模式的转变，在有线电视网络的基础上，进行数字电视广播是一种实现这一转变的重要途径。在基于PC架构的视频服务器系统中，各种节目数据在播出时需要进入传统的有线电视网络，同时，通过其他途径收集的数字视频节目也需要在线采集到视频服务器系统中，这就需要数字视频广播-有线系统(Digital Video Broadcasting forCable systems，DVB-C)转接板来进行接口转换。
在视频服务器系统中，DVB-C转接板与高速大容量数据分配卡配合使用，为数字视频引擎(Digital Video Engine，DVE)提供ASI输入/输出接口。
参照图1，在系统工作时，数字视频引擎主机(Digital Video Engine Host，DVEH)控制DVE完成节目的下载、播出和录入任务；DVE通过小型计算机系统接口(Small Computer Systems Interface，SCSI)接口适配卡访问冗余磁盘阵列(Redundant Array of Independent Disks，RAID)，完成节目数据的读/写；节目下载时，节目数据从近线存储设备中通过局域网传输给DVEH，再通过DVEH内部的PCI总线送给DVE，DVE再通过SCSI接口适配卡写入RAID磁盘阵列；节目播出时，节目数据通过直接存储器存取(Direct Memory Access，DMA)方式读到DVE的内存中，经过复接运算后，再通过DMA方式由高速大容量数据分配卡上的PCI控制器写入相应通道的FIFO中，由DVB-C转接板中的可编程逻辑芯片控制读出，经ASI发送芯片处理后送入网络；节目录入时，节目数据经ASI接收芯片处理，由DVB-C转接板中的可编程逻辑芯片检测后写入高速大容量数据分配卡的输入通道FIFO中，再由PCI控制器通过DMA方式送入DVE的内存，DVE进行相应的处理后通过SCSI接口适配卡写入RAID磁盘阵列。
对比已有的类似设计，主要使用PCI架构，具有一定的通用性，但一般只提供的ASI端口少，且受限于PCI架构的先天不足，无法提供热插拔能力。
发明内容
本实用新型的目的在于提供一种输入输出配置修改灵活方便，并能进行热插拔的数字视频广播-有线系统转接卡。
实现本实用新型的技术方案如下所述一种数字视频广播-有线系统转接卡，其特征在于包括主控单元、逻辑单元、J3接口单元、ASI接口单元、时钟单元和热插拔控制单元；其中，主控单元通过接口从计算机下载逻辑单元的配置数据，完成逻辑单元的配置，监控逻辑工作状态；逻辑单元控制数据通过JS接口单元从高速数据分配卡输入，和控制数据通过ASI接口单元输出；是中单元用来为逻辑单元、ASI接口单元和J3接口单元提供时钟供给；热插拔控制单元用来为所述转接卡在系统工作状态下插入或拔出机箱槽位适时供电和断电。
主控单元为AT89C52型单片机。主控单元与计算机的接口为符合RS-232C规范的串行通信端口。主控单元配有上电复位电路和看门狗电路。逻辑单元为XilinX公司生产的XCS40型FPGA。J3接口单元，在物理上符合Compact PCI规范中对用户自定义接口J3规定。时钟单元为CY7B9910型时钟缓冲器。热插拔控制单元为MAX4272热插拔控制器。
本实用新型的ASI发送接口可以在一定范围内选择输出速率，而ASI接收接口则可自行适应输入数据的速率。ASI输入/输出接口可与其他数字电视设备接口并正常工作，与高速数据分配卡能够协调工作。本实用新型的特点在于使用大规模可编程逻辑芯片，而其配置数据可通过串行通信端口随时更改，可以灵活、方便地修改设计，在系统支持的情况下可提供热插拔能力。
图1为视频服务器系统的结构示意图；图2为本实用新型优选实施例的结构示意图。
具体实施方式
如图2所示，本实用新型的数字视频广播-有线系统转接卡，包括主控单元、逻辑单元、J3接口单元、ASI接口单元、时钟单元和热插拔控制单元。
主控单元的核心是单片机AT89C52，它的工作程序主要完成FPGA配置数据的下载、FPGA配置、逻辑工作状态的监控及与计算机接口等功能。FPGA配置数据保存在Flash ROM中。与计算机的接口为符合RS-232C规范的串行通信端口，接口速率为9,600bps。配备有上电复位和看门狗电路，保证主控单元的正常工作。
逻辑单元的核心是FPGA，本设计使用的是Xilinx公司的XCS40，逻辑设计中包括数据发送/输出、数据输入/接收和控制等部分。数据发送/输出主要完成从高速数据分配卡接收发送数据并通过ASI接口进行发送的功能，根据系统要求，每个输出端口的最高发送速率为43.2Mbps，并可选为41.85、40.5或37.8Mbps。数据输入/接收主要完成从输入端口接收数据(输入码流的速率最高为108Mbps)，该输入数据经过同步检测后在逻辑内部进行缓存，在保证数据完整性的前提下供高速数据分配卡接收。
J3接口单元是DVB-C转接板与高速数据分配卡之间进行数据交换及控制信息传递的自定义接口，在物理特性上符合Compact PCI规范中对用户自定义接口J3的规定。
时钟单元主要完成主时钟的分配功能。因为在DVB-C转接板中，逻辑单元、ASI接口单元和J3接口单元均需要时钟的供给，且负荷较重，所以使用了专用的时钟缓冲器CY7B9910进行时钟分配，保证时钟网络的可控时延及负载均衡。
热插拔控制单元主要用于DVB-C转接板在系统工作状态下插入或拔出机箱槽位时适时上电或断电，保证系统稳定工作。该功能是视频服务器系统具备热备份特性的前提。该单元的核心是热插拔控制器MAX4272，它可以通过控制功率MOSFET管来控制电源的通、断。
权利要求1.一种数字视频广播有线系统转接卡，其特征在于包括主控单元、逻辑单元、J3接口单元、ASI接口单元、时钟单元和热插拔控制单元；其中，主控单元通过接口从计算机下载逻辑单元的配置数据，完成逻辑单元的配置，监控逻辑工作状态；逻辑单元控制数据通过JS接口单元从高速数据分配卡输入，和控制数据通过ASI接口单元输出；是中单元用来为逻辑单元、ASI接口单元和J3接口单元提供时钟供给；热插拔控制单元用来为所述转接卡在系统工作状态下插入或拔出机箱槽位适时供电和断电。
2.根据权利要求1所述的数字视频广播有线系统转接卡，其特征在于所述主控单元为AT89C52型单片机。
3.根据权利要求1所述的数字视频广播有线系统转接卡，其特征在于所述主控单元与计算机的接口为符合RS-232C规范的串行通信端口。
4.根据权利要求1所述的数字视频广播有线系统转接卡，其特征在于所述主控单元配有上电复位电路和看门狗电路。
5.根据权利要求1所述的数字视频广播有线系统转接卡，其特征在于所述逻辑单元为FPGA。
6.根据权利要求5所述的数字视频广播有线系统转接卡，其特征在于所述FPGA为Xilinx公司生产的XCS40型FPGA。
7.根据权利要求1所述的数字视频广播有线系统转接卡，其特征在于所述J3接口单元，在物理上符合Compact PCI规范中对用户自定义接口J3规定。
8.根据权利要求1所述的数字视频广播有线系统转接卡，其特征在于所述时钟单元为CY7B9910型时钟缓冲器。
9.根据权利要求1所述的数字视频广播有线系统转接卡，其特征在于所述热插拔控制单元为MAX4272热插拔控制器。
专利摘要一种数字视频广播有线系统转接卡，包括主控单元、逻辑单元、J3接口单元、ASI接口单元、时钟单元和热插拔控制单元；其中，主控单元通过接口从计算机下载逻辑单元的配置数据，完成逻辑单元的配置，监控逻辑工作状态；逻辑单元控制数据通过JS接口单元从高速数据分配卡输入，和控制数据通过ASI接口单元输出；是中单元用来为逻辑单元、ASI接口单元和J3接口单元提供时钟供给；热插拔控制单元用来为所述转接卡在系统工作状态下插入或拔出机箱槽位适时供电和断电。本实用新型使用大规模可编程逻辑芯片，而其配置数据可通过串行通信端口更改，在系统支持的情况下可提供热插拔能力。
文档编号H04N5/00GK2742687SQ200420049989
公开日2005年11月23日 申请日期2004年5月20日 优先权日2004年5月20日
发明者张光磊 申请人:北京广维通科技发展有限公司