专利名称：：用于数码照相机和摄像机产品的嵌入式金属可编程图像处理阵列的制作方法
技术领域：
：本发明涉及图像处理子系统，更具体的是提供一种用于例如数码照相机和数码摄像机的数字图像装置的嵌入式可编程图像处理阵列的方法和系统。
背景技术：
：数字图像装置，例如数码照相机和数码摄像机，采用能够控制数字图像装置并执行图像处理的特定用途集成电路(ASIC)。图1描绘了用于数字图像装置的传统ASIC10。传统ASIC10被分成两个子系统，即，传统的图像处理子系统20和传统的微处理器子系统40。传统的微处理器子系统40包括处理器42，例如ARM处理器42。传统的微处理器子系统40控制其中使用了ASIC的数字图像装置(未示出)。传统的微处理器子系统40控制还包括串行接口44、闪存卡接口46、存储器48、直接存储器存取(DMA)单元50、模拟接口52、定时器54、中断控制器56、RAM58、实时时钟60、监视定时器62、寄存器堆(registerfile)64、高速缓存控制器66，以及原始程序/数据高速缓冲存储器68。传统的图像处理子系统20包括SDRAM接口22、像素接口24、评价模块、传统的图像处理核心或数字信号处理器(DSP)28、各自的JPEG和MPEG图像编码器/解码器30和32、显示器接口34，以及JPEG/SDRAM接口36。传统的图像处理子系统20—般包括传统的图像处理核心或DSP28。传统的图像处理核心28速度快、能够迅速地执行图像处理运算。传统的图像处理核心28功耗较低。如果传统的图像处理子系统20利用DSP28，那么传统的图像处理子系统20就具有高度的可编程性。尽管传统的图像处理子系统20是有效的，但本领域普通技术人员会很容易发现使用传统的图像处理核心或DSP28是有缺陷的。虽然DSP28可编程，但是条件是运行时的高功耗和低速度。类似的，虽然传统的图像处理核心28功耗较低、且较快，但是它不可编程。另外，传统的图像处理系统不容易定制。因此，对数字图像装置的制造商来说获得对他们来说实现知识产权专有权的ASIC，或在技术上适应转变是困难的。因此，需要的是一种用于提供具有较大适应性又没有致命缺陷的改善的ASIC的方法和系统。本发明致力于这个目标。
发明内容本发明提出一种提供用于数字图像处理系统的特定用途集成电路(ASIC)的方法和系统。该方法和系统包括提供一种微处理器子系统和图像处理子系统。微处理器子系统控制数字图像处理系统。图像处理子系统包括图像处理硬件和可编程逻辑。可编程逻辑包括多个在制造ASIC过程中被定制的可编程单元。依据在此公开的系统和方法，本发明提供一种用于容易并且迅速地被定制的数字图像处理系统ASIC，另外，在硬件上还具有速度和成本上的优点。图1是传统的用于数字图像装置的ASIC的图；图2A是按照本发明的为了用于数字图像装置的具有嵌入式可编程逻辑的ASIC的一个实施例的高一级方框图；图2B是按照本发明的为了用于数字图像装置的具有嵌入式可编程逻辑的ASIC的一个实施例的更具体的方框图；图3是在图像处理系统中按照本发明的ASIC的一个实施例的操作图；图4是描述按照本发明的提供用于数字图像装置并具有嵌入式可编程逻辑的ASIC的方法的一个实施例的高一级流程图；图5是描述按照本发明的提供用于数字图像装置并具有嵌入式可编程逻辑的ASIC的方法的一个实施例的更具体的流程图；图6是描述按照本发明的提供用于数字图像装置并具有嵌入式可编程逻辑的ASIC的方法的另一个实施例的更具体的流程图。具体实施方式本发明涉及ASIC的改进。下面的描述使本领域普通技术人员能够制造和使用本发明，并且该描述提供在专利申请的上下文和它的技术要求中。对优选实施例的各种修改对这些技术人员来说是显而易见的，在这里其一般原则可以运用于其它实施例中。因此，本发明并不希望局限于所示的实施例，而是给予与这里所描述的原则和特征相一致的最大范围。本发明提供一种用于为数字图像处理系统提供特定用途集成电路(ASIC)的方法和系统。该方法和系统包括提供微处理器子系统和图像处理子系统。微处理器子系统控制数字图像处理系统。图像处理子系统包括图像处理硬件和可编程逻辑。可编程逻辑包括多个在制造ASIC过程中被定制的可编程单元。将通过由可编程逻辑执行的特殊功能来提供本发明。但是，本领域的普通技术人员会很容易发现这种方法和系统对于由可编程逻辑执行的其它功能而言将会有效执行。本发明还在文中描述了特殊部件和包含某些步骤的方法。但是，本领域的普通技术人员会很容易发现该方法和系统对于由可编程逻辑执行的其它部件和所含有的步骤与这里所描述的方法和系统不相容的方法而言将会有效执行。参照图2A更具体地描述按照本发明的方法和系统，图2A是按照本发明的为了用于例如数码照相机或数码摄像机的数字图像装置的ASIC100的一个实施例的高一级方框图。ASIC100包括图像处理子系统110和微处理器子系统140。微处理器子系统140包括微处理器142。在优选实施例中，微处理器142是ARM处理器。微处理器子系统140与传统的微处理器子系统40相类似。图像处理子系统110包括可编程逻辑130和图像处理硬件(图2A中未示出)。如这里所使用的，可编程逻辑130是在制造过程中迅速和容易定制的逻辑。逻辑130比传统的逻辑(例如图1中所示的传统的逻辑28)更容易定制。返回参照图2A，可编程逻辑130包括一排能够在制造过程中被定制的单元。可编程逻辑130优选地包括一排可编程金属单元。这样的一排金属单元优选地具有制造用来设定规格的基础门(underlyinggate)。但是，连接该门的金属层可以通过改变用于制造可编程逻辑130的金属掩模被迅速和顺利地定制。由基础门提供的功能被迅速和顺利地改变。因此，金属单元在制造过程中可以被迅速和相对容易地编程。因此，可编程逻辑130可以在制造过程中被定制。在优选实施例中，通过改变用于制造可编程逻辑130的金属掩模来定制金属单元。可编程逻辑130可定制并且提供某种程度的可编程性。因此,ASIC100的适应性被改善。因为可编程逻辑130是以硬件为基础的，可编程逻辑130的成本和功耗较低。同样的理由，可编程逻辑130的速度相对较高。因此，传统的图像处理核心和DSP28的优点都能够获得而几乎没有二者的缺点。另外，可编程的逻辑130为不同的数字图像装置制造商提供用于软件开发的普通平台。结果，允许制造商保持相同的系统软件的同时，ASICIOO能够为不同的数字图像装置制造商相对快速和容易地定制。图2B是按照本发明的为了用于数字图像装置的具有嵌入式可编程逻辑的ASIC100'的一个实施例的更具体的方框图。ASIC100'的部件与图2A中描述的ASIC100—致。因此，ASIC100，包括图像处理子系统110'和微处理器子系统140'。图像处理子系统110，包括具有一排金属单元的可编程逻辑130'。因此可编程逻辑130，与图2A中描绘的可编程逻辑130相类似。类似的，微处理器子系统140'包括优选为ARM处理器的微处理器142，。因此，微处理器142，与图2A中描绘的微处理器142—致。传统的微处理器子系统140也包括串行接口144、闪存卡接口146、存储器148、DMA单元150、模拟接口152、定时器154、中断控制器156、RAM158、实时时钟160、监视定时器162、寄存器堆164、高速缓存控制器166，以及程序/数据高速缓冲存储器168。除了可编程逻辑130'，图像处理子系统110'包括用于处理图像和执行模拟功能的硬件。在所示的实施例中，图像处理子系统IIO，包括诸如视频输出121、LCD输出122、VDAC123和RGBDAC124的显示器接口120。所示的图像处理系统110'还包括像素接口112、SDRAM接口114、JPEG编解码器116和MPEG1编解码器118，JPEG/SDRAM接口126和AE、AF、OB评估模块128。图像处理子系统110，的硬件元件112、114、116、118、120、121、122、123、124禾口126与图1所示的传统的图像处理系统20的部分类似。返回参照图2B，可编程逻辑130'包括在制造过程中可以被快速和容易定制的单元。在优选实施例中，单元是金属单元，其通过改变用于制造可编程逻辑130的金属掩模来定制。用可编程逻辑130定制的任务包括但不限于色彩复原、噪声过滤、图像增强、增益控制、色彩映射、色调和色饱和度控制、晕映、暗影透镜校正，以及其它由具有ASIC的用户预想和定义的功能。在优选实施例中，上述模块包括视频和图像编码(模块116和118)、图像扑捉(capture)、图像旋转、图像縮放、视频编码器和显示处理以及微处理器子系统。可编程逻辑130'能够相对容易地定制并且因此能够被编程。因此，ASIC100'的适应性被提高。因为可编程逻辑130'是以硬件为基础的，可编程逻辑130'的成本和功耗较低。同样的理由，可编程逻辑130'的速度相对较高。因此，传统的图像处理核心和DSP28的优点基本上都能够获得而几乎没有二者的缺点。另外，可编程的逻辑130'为不同的数字图像装置制造商提供了用于软件开发的普通平台。结果，允许制造商为可编程逻辑开发一些软件的同时，ASIC100'能够为不同的数字图像装置的制造商相对快速和容易地定制。图3是在图像处理系统中ASIC100'的一个实施例的操作图200。因此，描述了ASICIOO，的各部分。另外，还描述了先前没有显示的ASIC100'的其它部分。因此，图200包括缓冲器170、APP逻辑模块172、控制模块174、ARM总线I/F176、MAC阵列178、模拟模块180、串行I/F182、外设接口184、辅助和主USB接口186、伽马图表(gammatable)188，以及被分成两个部分的存储器190。在图像处理过程中，可编程逻辑130'能够用存储器190获得规定的输入/输出、ARM标准总线176、DMA模块150，和控制接口174。对可编程逻辑130，来说，存储器190可以作为单独模块或在以允许流水线结构的多个模块中寻址。作为处理模块的一部分的ARM142，能够通过经ARM总线176读取的由用户定义的寄存器堆(图3中未示出)使用可编程逻辑130'。另外，还能够在可编程逻辑130，中提供专用的乘法累积阵列。可编程逻辑130'和DMA控制及判定模块150'之间的接口能够用于控制向或从SDRAM(图3中未示出)的传输。APP逻辑模块170能够向或从存储器190处理自动颤噪声，并且为可编程逻辑130，提供坐标信息。图4是描述按照本发明的提供用于数字图像装置并具有嵌入式可编程逻辑的ASIC的方法300的一个实施例的高级流程图。ASIC100的文中描述了方法300。但是方法300并不妨碍用在其它的ASIC中，例如ASIC100'。经步骤302，具有微处理器142的微处理器子系统140具有作为其一个部分的ASIC100。经步骤304，提供包括可编程逻辑130的图像处理子系统110。步骤304包括定制可编程逻辑130，例如利用对包含在可编程逻辑130中的金属单元的金属掩模。利用方法300，能够提供ASIC100。图5是描述按照本发明的提供用于数字图像装置并具有嵌入式可编程逻辑的ASIC的方法310的一个实施例的更具体的流程图。ASIC100的文中描述了方法310。但是方法310并不妨碍用在其它的ASIC中，例如ASIC100'。经步骤312，用户、尤其是数字图像装置的制造商，把用于可编程逻辑130的说明提供给ASIC的制造商。经过步骤314，具有微处理器142的微处理器子系统140具有作为其一个部分的ASIC100。经步骤316，提供包括可编程逻辑130的图像处理子系统110。步骤316包括根据用户提供的说明定制可编程逻辑130。在优选实施例中，在步骤316中可编程逻辑130通过改变用于制造包含在可编程逻辑中的金属单元的金属掩模被定制。利用方法300，能够提供ASIC100并获得ASIC的优点。换句话说，利用方法310，制造商能够快速和容易地响应不同用户的说明，并且提供符合这些说明的定制ASIC。图6是描述按照本发明的提供用于数字图像装置并具有嵌入式可编程逻辑的ASIC的方法320的另一个实施例的更具体的流程图。ASIC100的文中描述了方法320。但是方法320并不妨碍用在其它的ASIC中，例如ASIC100'。经步骤322，把图像处理子系统110的接口的说明提供给用户，通常是数字图像装置的制造商。ASICIOO的制造商因此通知用户如何定制可编程逻辑130。这些说明使用户能够判断怎样为用户产品设计ASIC100而不对ASIC100的制造商泄露相同的专有信息。经过步骤324，用户判断怎样为用户系统定制可编程逻辑130。经过步骤326，用户为ASIC100的制造商提供一个网表(netlist)。在一个具体实施例中，网表为可编程逻辑130单独设置。网表判断可编程逻辑130的门将是怎样构造的。更具体的，网表通知ASIC制造商可编程逻辑130的门将是怎样安排顺序(routed)的，或者怎样被耦合在一起的。在优选实施例中，其中可编程逻辑130包括金属单元，网表判定用于定制可编程逻辑130的金属掩模。经过步骤328，根据用户提供的网表制造ASIC100。用方法320能够制造ASIC100或ASIC100'。结果，制造商能够快速和容易地响应不同用户的需要，并且提供符合这些需要的定制ASIC。另外，因为用户判断可编程逻辑130是怎样被定制，用户不需要公开这样的专有信息。因此，方法320为用户提供了额外的安全性。已经公开了一种提供具有嵌入式可编程逻辑的ASIC的方法和系统。尽管已经按照所示的实施例描述了本发明，但是本领域普通技术人员会容易发现，对这些实施例可以改变，并且这些改变将在本发明的精神和范围内。因此，本领域的普通技术人员在不脱离所附的权利要求的精神和范围的前提下可以做出很多修改。权利要求1.一种用于数字图像处理系统的特定用途集成电路(ASIC)，包括用于控制数字图像处理系统的微处理器子系统；和包括有图像处理硬件和可编程逻辑的图像处理子系统，可编程逻辑包括多个在制造过程中可定制的可编程单元。2.如权利要求1所述的ASIC，其中微处理器子系统进一步包括ARM处理器。3.如权利要求1所述的ASIC，其中图像处理子系统的图像处理硬件包括视频图像/编码硬件。4.如权利要求1所述的ASIC，其中图像处理子系统的图像处理硬件包括至少一个图像编码模块。5.如权利要求1所述的ASIC，其中多个可编程单元进一步包括在用于色彩复原的处理过程中设置的多个金属单元。6.如权利要求1所述的ASIC，其中多个可编程单元进一步包括在用于噪声过滤的处理过程中设置的多个金属单元。7.如权利要求1所述的ASIC，其中多个可编程单元进一步包括在用于图像增强的处理过程中设置的多个金属单元。8.如权利要求1所述的ASIC，其中多个可编程单元进一步包括在用于增益控制的处理过程中设置的多个金属单元。9.如权利要求1所述的ASIC，其中多个可编程单元进一步包括在用于色彩映射的处理过程中设置的多个金属单元。10.如权利要求1所述的ASIC，其中多个可编程单元进一步包括在用于色调/色饱和度控制的处理过程中设置的多个金属单元。11.如权利要求1所述的ASIC,其中多个可编程单元进一步包括在用于晕映和/或暗影透镜校正的处理过程中设置的多个金属单元。12.—种提供用于数字图像处理系统的特定用途集成电路(ASIC)的方法，包括(a)提供用于控制数字图像处理系统的微处理器子系统；和(b)提供包括有图像处理硬件和可编程逻辑的图像处理子系统，可编程逻辑包括多个在制造过程中可定制的可编程单元。13.如权利要求12所述的方法，其中微处理器子系统提供步骤(a)进一步包括以下步骤-(al)使用ARM处理器。14.如权利要求12所述的方法，其中图像处理子系统提供步骤(b)进一步包括以下步骤-(bl)提供作为图像处理子系统的图像处理硬件的一部分的视频图像/编码硬件。15.如权利要求12所述的方法，其中图像处理子系统提供步骤(b)进一步包括以下步骤(bl)提供至少一个图像编码模块作为图像处理子系统的图像处理硬件的一部分。16.如权利要求12所述的方法，其中多个可编程单元进一步包括多个金属单元，并且其中图像处理子系统提供步骤(b)进一步包括以下步骤(bl)设置多个用于色彩复原的金属单元。17.如权利要求12所述的方法，其中多个可编程单元进一步包括多个金属单元，并且其中图像处理子系统提供歩骤(b)进一步包括以下步骤(bl)设置多个用于噪声过滤的金属单元。18.如权利要求12所述的方法，其中多个可编程单元进一步包括多个金属单元，并且其中图像处理子系统提供步骤(b)进一步包括以下步骤(bl)设置多个用于图像增强的金属单元。19.如权利要求12所述的方法，其中多个可编程单元进一步包括多个金属单元，并且其中图像处理子系统提供步骤(b)进一步包括以下步骤(bl)设置多个用于增益控制的金属单元。20.如权利要求12所述的方法，其中多个可编程单元进一步包括多个金属单元，并且其中图像处理子系统提供步骤(b)进一步包括以下步骤(bl)设置多个用于色彩映射的金属单元。21.如权利要求12所述的方法，其中多个可编程单元进一步包括多个金属单元，并且其中图像处理子系统提供步骤(b)进一步包括以下步骤-(bl)设置多个用于色调/色饱和度控制的金属单元。22.如权利要求12所述的方法，其中多个可编程单元进一步包括多个金属单元，并且其中图像处理子系统提供步骤(b)进一步包括以下步骤(bl)设置多个用于晕映和/或暗影透镜校正的多个金属单元。23.如权利要求12所述的方法，还包括以下步骤-(c)从用户处接收多个可编程逻辑的规格说明。24.如权利要求23所述的方法，其中所述图像处理子系统提供步骤(b)进一步包括以下步骤(bl)基于多个规格说明，在制造过程中定制可编程逻辑。25.如权利要求24所述的方法，其中多个可编程单元还包括多个金属单元，并且其中定制步骤(bl)还包括以下步骤(bli)基于多个规格说明的一部分，定制至少一个金属掩模；并且(blii)使用至少一个掩模制造多个可编程金属单元。26.如权利要求12所述的方法，还包括(c)为用户提供多个可编程逻辑的规格说明；(d)允许用户判断可编程逻辑如何被定制；(e)从用户处接收至少一个可编程逻辑的一个网表。27.如权利要求26所述的方法，其中该图像处理子系统提供步骤(b)进一步包括以下步骤(bl)基于所述网表提供图像处理子系统。全文摘要本发明公开了一种提供用于数字图像处理系统的特定用途集成电路(ASIC)的方法和系统。该方法和系统包括提供一种微处理器子系统和图像处理子系统。微处理器子系统控制数字图像处理系统。图像处理子系统包括图像处理硬件和可编程逻辑。可编程逻辑包括多个在制造ASIC过程中被定制的可编程单元。文档编号H04N9/73GK101305597SQ200480035405公开日2008年11月12日申请日期2004年11月26日优先权日2003年12月1日发明者A·马卡斯,C·S·霍夫曼,J·P·赫斯特,M·G·麦克纳马申请人:爱特梅尔公司