专利名称：Dmb接收机的频率误差更正装置的制作方法
技术领域：
本发明涉及地面波DMB接收机，具体涉及接收DMB信号频率误差进行推断并更正的“频率误差更正装置”。
背景技术：
广播的数字化对现有的模拟无线电广播产生了影响并且提前了数字广播的到来。另外，不仅现有的声讯无线电业务能够进行数字多媒体广播(DMB)，就连数据传送和多媒体业务也开始进行数字多媒体广播了。数字多媒体广播具有能够强效抑制传送信道中的杂音和变形，从而进行高效而且种类多样的多媒体业务。
韩国所采用的数字多媒体广播(DMB)是以被欧洲用作地面波无线电标准的Eureka-147数字无线电广播(DAB)为基础的。为了提高多媒体广播性能，韩国在其基础上新增加了能够对传送信道中可能发生的区间误差进行强效抑制的RS码(Reed-Solomon Code)和卷积编码。新增加的两个模块在接收机上以DAB输入信号群(Ensemble)为对象进行工作，它能够降低错误率，使接收机即使在移动的接收环境中也能进行音频业务。DMB广播的传送信道是无线移动接收信道，接收信号的幅度(Amplitude)不仅具有时变性(Time-Varying)，而且在移动接收机的影响下会发生接收信号频谱(Spectrum)的多普勒效应(Doppler Spreading)。为了实现这种信道环境下的信号收发，DMB传送方式是以编码正交信号的普及使用为基础的。上述COFDM方式通过使用多个普通载波来加强内声以应对普通途经信道所产生的重像，并且能够更容易地进行以引导信号为基础的信道估计。
即，在DMB发射端，各个业务信号(音频、视频、数据业务)在为防止发生错误而被分别编码之后，在时间区域上产生交错。各个在时间区域上产生交错的业务信号被多路复用后通过作为数据信道的主业务信道(Main Service Channel)被合并在一起。并且，多路复用后的信号与通过作为控制信道的高速信息信道(Fast Information Channel；FIC)被传送的多路化排列信息(Multiplexing Configuration Information；MCI)和业务信息(Service Information；SI)一起在频率区域内被交错起来。此时，由于经FIC传送的信息不允许有时间迟延，所以不能进行时间区域的交错。上述经频率交错处理的比特例经DQPSK(Differential Quaternary Phase Shift Keying)符号被定位后，通过逆快速傅立叶变换生成OFDM符号。上述OFDM符号被调制成RF信号然后传送出去。
此时，传送规格中定义了随着频带和接收区域而改变的传送模式1、2、3、4等4种传送模式。
即，副载波数、帧长、保护区间长度、有效符号长度和空符号长度是以传送模式为依据进行改变的。
并且，传送帧的开始部分通过同步信道(SC)来分配空符号和用来进行pi/4-DQPSK调制/解调的相位基准符号(Phase ReferenceSymbol；PRS)。FIC是接在上述SC的后面来分配音频业务和数据业务并传送视频业务的MSC。数据传送是通过FIC和MSC来完成的，它由多个高速信息块(FIB)构成，并且控制着MSC排列。控制信息的核心是通过FIC进行传送的MCI，必要时它可以被重新排列。
另一方面，被分配给上述PRS符号的副载波(Sub carrier)数，即取样数也随着传送模式改变，传送模式是1时分配并传送1536个取样；传送模式是2时分配并传送384个取样；传送模式是3时分配并传送192个取样；传送模式是4时分配并传送768个取样。即，分配给上述PRS符号的副载波数和取样数相同。
而且，在时间区域和频率区域中进行对信号的交错处理，以更正传送信道中发生的错误。DMB发送信号是用比标准的电台广播模拟信号小很多的信号强度进行传送的，如果像在道路中央那样严重衰弱的信道环境中，在汽车等移动环境中进行接收，那么实际接收下来的信号强度是非常小的。
因此，DMB接收机应该能够在这种不好的接收环境中接收到最大限度的信号并对传送错误进行补正。并且，考虑到这是移动接收终端机，所以我们把利用有限的费用支出来取得最大的接收性能作为DMB接收机结构的核心要点。
图1是按照常用的DMB发送方式给出的DMB接收机的概念性方框图。由调谐器对通过天线接收下来的RF信号中特定信道的RF信号进行调谐，将其变换成中频(Intermediate Frequency；IF)的通频带(Pass-band)信号之后向AGC(Auto gain control)单元102输出。上述AGC单元102为了对上述IF信号进行A/D变换，将根据标准信号幅度计算出来的增益值与上述IF信号相乘，在决定了上述IF信号的幅度之后，输出到A/D转换器103。
上述A/D转换器103不考虑所接收信号幅度，直接对上述增益调整后的IF信号进行取样(Sampling)，并在将其转换成数字信号之后输出到I/Q分配器104。由于被输入的数字信号只具有实数分量(Inphasecomponent；I)，所以上述I/Q分配器104将其转换成还具有虚数分量(Quadrature component；Q)的复数分量信号，然后输出到模式检测单元105、信号同步单元106和OFDM解调器107。
上述模式检测单元105对所接收信号的传送模式进行检测；上述OFDM解调器107在摘除不必要的保护间隔(Guard Interval)之后，通过FFT(Fast Fourier Transform)将时间区域的信号转换成频率区域之后，反馈给信号同步单元106，同时向频率反交错处理单元108输出。
上述信号同步单元106利用OFDM解调器107的输入和输出信号来抽出信号的时间/频率区域中的同步所必需的信息。即，在信号同步单元106中进行帧同步、OFDM符号同步和载波频率同步。
上述频率反交错(De-interleaving)处理单元108将在发送端被进行频率交错处理(Interleaving)的副载波(Sub-carrier)信号还原到原来的位置，然后输出到第一信道分配器109。上述第一信道分配器109在将FIC控制信道和MSC数据信道分开之后，将分开后FIC信道的信号输出到解码器110；将MSC信道的信号输出到时间反交错处理单元111。
在这里，由于FIC信道的信号没有在发送端进行时间区域的交错处理，所以在接收端也不必进行时间区域的反交错处理。上述FIC解码器110通过接收FIC信道信号来抽出MSC信道解码所必需的信息，然后输出到FIC数据解码器117。此时，通过FIC信道传送的其他控制数据通过上述FIC数据解码器117被复原。
另一方面，上述时间反交错处理单元111将DMB发射机上进行时间区域交错处理的MSC信道的16个逻辑帧复原成原来的帧顺序。上述时间反交错处理后的MSC信道信号被输出到卷积解码器(Convolutional decoder)112，卷积解码器112对上述MSC信道中所包含的在传送信道中发生的随机误差(Random Error)进行更正。如果更正上述随机误差的数据被进行了编码处理，那么就在能量解码单元113被恢复为原来的数据，然后输出到第二信道分配器114；如果没有被编码处理那么就直接迂回到第二信道分配器114中。
上述第二信道分配器114对被传送的数据信道是用来进行DAB业务的数据/音频信号还是用来进行DMB业务的视频信号进行区分并分离开来之后，将被分离出来的音频/数据信号输出到音频/数据解码器118中；将被分离出来的视频信号输出到卷积解码单元115。
上述卷积解码单元115将发送端追加编码的数据重新整理成原来的顺序，然后输出到RS解码器116中。上述RS解码器116将在发送端被进行RS编码的数据复原后输出到视频解码器119中。上述视频解码器119复原出用来进行DMB业务的视频信号。
此时，上述DMB中使用的正交频分复用的传送方式是利用大量的载波并且每个载波上都承载并传送着所需信息的方式。
象这样载着信息进行传送的方式比单纯使用载波时在由多路(multipath)和符号间干扰(Inter Symbol Interference)所引起的信号变形方面具有更好的性能。但是要想具备这种特性就需要准确地实现时间区域和频率区域的同步。即，如果发送的频率和接收的频率完全同步，那么根据正交性就能够在接收端准确地对被发送的信息进行复原。
此时，被发送的频率和被接收的频率之间如果存在误差，那么引起这种误差的原因主要有两个。其中一个是由本机振荡器(LocalOscillator)中发生的误差所引起的；另外一个是当DMB接收端的时钟频率与DMB发送端的时钟频率在相位上存在误差时所引起的。
上述DMB接收端中发生的频率误差体现为整数频率误差(Intergral Frequency Offset)和分数频率误差(Fractional FrequencyOffset)的和，其中整数频率误差被表示为频率间隔的整数倍；而分数频率误差被表示为比频率间隔的1/2还小的值。
此时，上述DMB接收端中如果发生了分数频率误差，就会发生邻载波干扰(Intercarrier Interference)，因而无法继续维持载波之间的正交性，所以就会发生错误。
另一方面，上述DMB接收端中如果发生了整数频率误差，那么虽然维持了正交性，但是由于载波所承载的不是所需要的信息而是其他的信息，所以也会发生错误。因此在必要将DMB接收端发生的频率误差消除掉。
发明内容
本发明为改善上述性能，其目的是提供一种对DMB接收机中的频率误差进行更正的装置，从而在测定并消除整数频率误差时，减少DMB接收机的复杂性。
为了实现上述目的，根据本发明的一种DMB接收机的频率误差更正装置，从经过逆高速傅立叶变换(IFFT)的接收信号中测定出整数频率误差，并进行更正，包括①PRS发生器，用于根据传送模式自动生成已知的PRS信号然后输出标准PRS信号；②部分相关器，用于在设置好由N个迟延器组成的移位寄存器和存储器及比较器之后，将自身生成的PRS信号输入到移位寄存器并按顺序进行移位，再将接收到的PRS信号输入到存储器进行储存，并通过比较器来求出其与上述移位寄存器中各端N+1个输出及与上述存储器所储存信号之间的部分相关值；③整数频率误差计算器，用于对上述部分相关器的N+1个部分相关值进行各个已设定区间内的累计，然后求出相关部分和，并将该相关部分和重新进行一个符号周期期间的累计，再求出全体相关和；
如果N+1个全体相关和中最大的值比已储存的最大值大，那么就将所储存的最大值更新为上述最大的全体相关值；在上述过程重复一帧期间之后，如果一个帧结束，那么就将此时的最大值确定为整数频率误差。
其中所述部分相关器包括①多路复用器，用于在上述PRS发生器自身发生PRS信号期间从上述PRS发生器中选择自身发生的PRS信号，而在都发生时选择并输出反馈回来的PRS信号；②第一移位寄存器，它由与符号频率同步然后进行动作的N个迟延器组成，用于接收上述多路复用器的输出并在按顺序进行移位之后，为了取得与接收的PRS信号的相关值而向各端输出信号；③第二移位寄存器，它由与符号频率同步动作的N个迟延器组成，用于接收上述移位寄存器的最后一个迟延器的输出并按顺序进行移位，然后反馈给多路复用器；④储存所接收PRS信号的存储器；⑤比较器，用于分别求出上述第一移位寄存器各端输出的N+1个PRS信号与上述存储器中所储存的信号之间的相关值，然后输出N+1个相关值。
当传送模式为1时上述第一移位寄存器各端N+1个PRS信号是整数频率间隔为1KHz的具有不同整数频率的8个PRS信号。
所述存储器可存储2048个取样值。
如果上述比较器305在自身发生的PRS信号为0时取0值；PRS信号为1时取PRS接收信号值；PRS信号为-1时取PRS接收信号的相反值，并将其输出为相关值。
上述整数频率误差计算器，包括①N+1个相关和计算单元，它与上述部分相关器的N+1个相关值分别对应，用于将上述各相关值在已设定的部分和区间内进行累计并求相关部分和，并且将该相关部分和重新进行一个符号周期期间的累计，在求出全体相关和之后输出N+1个全体相关值；②比较单元，用于比较上述N+1个全体相关和的大小，然后在检测出最大的值之后，对该最大值与已储存起来的最大值进行比较；③最大值储存器，用于在检测出的最大的全体相关值比已储存起来的最大值大时将储存起来的最大值更新为检测出的最大全体相关值；并且在检测出的最大的全体相关值比已储存起来的最大值小时维持原有最大值。
其中所述各个相关和计算单元，包括①部分和计算器，用于将上述部分相关器所输出的相关值在已设定的部分和区间内进行累计并求出相关部分和；②绝对值处理器，用于对上述部分和计算器所输出的相关部分和的实数值和虚数值分别取绝对值之后再输出两个绝对值；③全体和计算器，用于将上述绝对值处理器的输出进行一个符号周期期间的累计，然后求出全体相关值。
通过以上说明，根据本发明的DMB接收机上的频率误差更正装置，利用部分相关器即使在接收的PRS信号中存在符号计时偏移时，也能够准确地找出整数频率误差，并通过提示整数频率误差来使地面波DMB信号被接收时即使在恶劣的接收环境下也能进行频率同步。尤其通过将用于找出整数频率误差的部分相关器和整数频率误差计算器的硬件结构简约化，来实现降低全体DMB接收机的复杂度和电力消耗的目的。
通过参照附图对具体实施例的详细说明来了解本发明的特点和优点。
图1是普通DMB接收机的结构方框图；图2是根据本发明的整数频率误差更正装置的一个实施例结构方框图；图3是图2中“部分相关器”的一个实施例的详细方框图；图4是图2中整数频率误差计算器的一个实施例的详细方框图。
符号说明100天线 101调谐器102AGC单元 103A/D转换器104I/Q分配器 105模式检测单元106信号同步单元 107OFDM解调器108频率反交错处理单元109信道分配器1110FIC解码器 111时间反交错处理单元112卷积解码器113能量解码单元114信道分配器2 115卷积反交错处理单元116RS解码器 117FIC数据解码器118音频/数据解码器 119视频解码器201乘法器202PRS发生器203部分相关器204整数频率误差计算器205整数频率误差更正器301、420多路复用器 302、303移位寄存器304存储器305比较器411-41N+1相关和计算单元 411-1部分和计算器
411-2绝对值处理器411-3整体和计算器430比较器440最大值储存器具体实施方式
下面就参照附图对本发明的具体实施例的结构及其作用进行说明。依据图中所示，本发明的结构及其作用是通过至少一个实施例来进行说明的，因此，上述本发明的技术思想及其结构和作用并不仅限于此。
图2是根据本发明的整数频率误差更正装置的整体方框图。为了准确地测定出整数频率误差，利用了经自相关(auto correlation)检测出的最大全体相关值比已存最大值的关系特性好的相位参照符号(Phase Reference Symbol)信号。此时，传送模式为1时，给每个帧的PRS符号分配1536个取样进行传送。同样，当传送模式为2时，给每个帧的符号分配384个取样进行传送；当传送模式为3时，给每个帧的符号分配192个取样进行传送；当传送模式为4时，给每个帧的符号分配768个取样进行传送。
参照图2，如果对DMB接收机接收下来的信号在OFDM解调器107上进行高速傅立叶变换(Fast Fourier Transform；FFT)，那么时间区域的信号就被变换成频率区域的信号。并且，该信号被输入整数频率误差更正装置的乘法器201中。上述乘法器201将OFDM解调器107中转换的频率区域的信号和更正后的整数频率误差相乘，并将上述被输入的接收信号中所包含的整数频率误差摘除之后输出到部分相关器203。此时，PRS发生器202依据DMB发送/接收机的约定，由自身生成已知的PRS信号并将之作为标准PRS信号输出到上述部分相关器203中。上述部分相关器203计算出上述乘法器201的输出与上述标准PRS信号之间的部分相关值，然后输出到整数频率误差计算器204中。此时，上述部分相关器203对两个输入信号采取部分相关的理由是为了在符号计时出现偏移时也能准确地测定出整数频率误差。即，当接收的符号中存在着符号计时偏移时，如果取一个符号区间内的相关值，那么即使在接收的PRS信号和自身发生的PRS信号中不存在频率误差时也可能出现少量的偏移。
上述整数频率误差计算器204从上述部分相关器203所输出的部分相关值中测定出整数频率误差，然后输出到整数频率误差更正器205中。上述整数频率误差更正器205对上述计算出来的整数频率误差进行更正，然后反馈给上述乘法器201。
此时，上述部分相关器203用来取得部分相关的最简单的方法是，将接收到的PRS信号储存在2048个触发器内，并且将该值与自身发生的PRS信号进行循环移位，同时求出相关值。可是如果这样做，虽然部分相关器203的结构简单，但是假定接收信号为10比特时，那么光是储存接收下来的PRS信号就需要有2048*10个触发器，增加了复杂度并且电力的消耗也变大了。
因此，本发明的目的是为了努力减少上述部分相关器203和整数频率误差计算器204的复杂度，同时降低耗电量以适应地面波DMB接收机的移动接收用途。
图3是本发明的频率误差更正装置中部分相关器203的详细方框图。它由多路复用器301、第一和第二寄存器302和303、存储器304以及比较器305组成。即，上述多路复用器301在自身发生的PRS信号和从第二移位寄存器303中反馈回来的PRS信号中选择一个并输出到第一移位寄存器302中。上述第一移位寄存器302由与符号频率同步动作的N个迟延器组成，接收上述多路复用器301的输出并按顺序进行移位。此时，上述第一移位寄存器302的各个迟延器的输入信号和最后一个迟延器的输出信号被输出到比较器305，而且最后一个迟延器的输出信号向上述第二移位寄存器303反馈。上述第二移位寄存器303也由与符号频率同步动作的N个迟延器组成，对上述第一移位寄存器302的输出信号按顺序进行移位，并将最后一个迟延器的输出信号输出到多路复用器301。上述存储器304在储存了接收到的PRS信号之后将其输出到比较器305。上述比较器305将上述第一移位寄存器302的各端信号与上述存储器304的输出信号分别进行比较，并将比较结果输出到整数频率误差计算器204中。即，上述比较器305中的N+1个比较结果同时输出到整数频率误差计算器204中。
图4是上述整数频率误差计算器204的详细方框图，它由N+1个相关和计算单元411～41N+1、多路复用器420、比较器430和最大值储存器440组成。即，上述N+1个相关和计算单元411～41N+1分别与上述比较器305的N+1个输出值相对应，上述N+1个相关和计算单元411～41N+1分别接收比较器350的相关输出，并且在求出与已设定部分和的大小相同的相关部分和之后，重新求出一个符号周期期间的相关和并输出到多路复用器420。上述多路复用器420从上述N+1个相关和计算单元411～41N+1的各个输出值中选择一个最大值，然后输出到比较器430。上述比较器430将上述多路复用器420选择出来的输出值与原来储存的最大值进行比较并将其中大的数值输出到最大值储存器440。上述最大值储存器440对上述比较器430的输出进行储存。即，上述最大值储存器440中所储存的值被更新为在一帧期间由上述比较器430输出的值。并且，当一帧结束时被最终更新的值就是整数频率误差值。
上述N+1个相关和计算单元411～41N+1中的第一个相关和计算单元411是由部分和相关器411-1、绝对值处理器411-2、全体和相关器411-3组成的。其余的相关和计算单元412～41N+1的内部构成和上述第一个相关和计算单元411相同，因而在此就省略了对它们的说明。
上述部分和相关器411-1由以下几个部分组成①将部分相关器203的输出与反馈回来的原相关值加法器611；②只在已设定的部分和区间内选择上述加法器611输出值而在其他时间选择“0”值的选择器612；③与符号频率同步并在指定上述选择器612的输出的同时，将其作为原相关值反馈给上述加法器611的迟延器613。
上述绝对值处理器411-2由以下几个部分构成①与符号频率同步并在指定上述部分和相关值411-1的输出后进行输出的迟延器62i；②分别对上述迟延器621输出的实数值和虚数值取绝对值，然后求出两个绝对值的和的运算器622；③与符号频率同步并在对上述运算器622的输出进行储存之后进行输出的迟延器623。
上述全体和计算器411-3由以下几个部分组成①在已设定的符号区间内选择上述绝对值处理器411-2的输出而在其他时间选择“0”的选择器631；②将上述选择器631的输出与反馈回来的原相关值进行相加的加法器632；③与符号频率同步并且在储存上述加法器632的输出的同时，将其作为原相关值反馈给上述加法器632的迟延器633。
具有上述结构的本发明，为了减少了上述部分相关器203和整数频率误差计算器204的复杂度及降低电力消耗只使用了一个2048的存储器，其所有的动作都与符号频率同步。
下面就以传送模式1为实施例对部分相关器203和整数频率误差计算器204的动作进行详细说明。
即，为了取得乘法器201中输出的PRS接收信号与自身发生的PRS信号之间的部分相关而将前者储存在2048的存储器304中。
另外，PRS发生器202中自身发生的1536个PRS信号通过2048周期内的多路复用器202被储存在第一移位寄存器302中。
如果到上述第一移位寄存器302的最后一个迟延器为止都对自身发生PRS信号进行了移位，就从那时开始将上述第一移位寄存器302各端的8个PRS信号(即，各迟延器的输入信号和最后一个迟延器的输出信号)输入比较器，以便使其与上述存储器304中所储存的PRS接收信号取得相关。此时，上述第一寄存器302各端的8个PRS信号是整数频率间隔为1KHz(传送模式为1时)的具有不同整数频率的8个PRS信号。并且，在上述第一寄存器302最末端(即最后一个迟延器)PRS信号中的前7个PRS信号被输出到上述比较器305中的同时，向第二移位寄存器303反馈。上述第二移位寄存器303在PRS发生器202中发生了全部1536个PRS信号之后，有必要将循环移位时所必需的信号提供给上述第一移位寄存器303。即，上述第二移位寄存器303中输入的被移位处理后的PRS信号通过上述多路复用器301被输入到第一移位寄存器302中。
此时，上述比较器305中自身发生的PRS信号如果要与接收下来的PRS信号取得相关就需要利用下面的数学式1那样的乘法器。
(接收的PRS)×(自身发生的PRS)＝(接收的实数PRS+j(接收的虚数PRS))×(自身发生的实数PRS-j(自身发生的虚数PRS))＝((接收的实数PRS×自身发生的实数PRS)+(接收的虚数PRS×自身发生的虚数PRS))+j((接收的虚数PRS×自身发生的实数PRS)+(接收的实数PRS×自身发生的虚数PRS))
但是，作为没有杂音的信号，自身发生的PRS信号具有0、1、-1三个值中的一个，所以即使没有另外的乘法器也可以取得相关值。即，如果上述比较器305在自身发生的PRS信号为0时取0值；为1时取PRS接收信号值；为-1时取PRS接收信号的相反值，那么即使没有乘法器也能够求出相关值。
此时，上述比较器305中将8个相关值分别输出到与图5中整数频率误差计算器204相对应的相关和计算单元411～41N+1。
上述整数频率误差计算器204的第一相关和计算单元到第8相关和计算单元411～41N+1只是所输入的信号不同，其它结构都是相同的。
因此，这里只对第一相关和计算单元到第8相关和计算单元411～41N+1中的第一相关和计算单元411的动作进行说明，其余的由于动作都是相同的，所以在此进行了省略。
即，上述相关和计算单元411的部分和计算器411-1的加法器511在将比较器305中输出的相关值和迟延器513中反馈回来的累计相关值相加，并在将其输出到选择器512的同时输出到绝对值处理器411-2。
上述选择器512在已设定的部分和区间(即部分和大小)内选择上述加法器511的输出并输出到迟延器513中。上述迟延器513将累计的部分相关值更新为与符号频率同步并从上述选择器512中输出的值，同时更新后的累计相关值向上述加法器511反馈。
另一方面，上述选择器512在已设定的部分和区间结束时就选择重排信号(即“0”)并将之输出到迟延器513以求出下一个相关和，这样上述迟延器513就被重新设置了，即，相关部分和为0。
上述绝对值处理器411-2的迟延器512将上述部分和计算器411-1的计算器511中输出的相关部分和与符号频率同步并储存之后输出到运算器522。
上述运算器522对上述迟延器521输出的实数值和虚数值分别取绝对值，并在求出两个绝对值的和之后，输出到与符号频率同步动作的迟延器522中。即，上述绝对值处理器411-2中所输入的值是复小数，所以在分别对实数值和虚数值取平方之后，对其和求出平方，这样就使电路复杂化了。因此，在本发明中，为了减少电路的复杂度分别对实数值和虚数值取绝对值，然后求出这两个绝对值的和并进行输出。这样，在几乎不影响性能的情况下减少了复杂度。
上述迟延器523的输出被输入到全体和计算器411-3中。上述全体和计算器411-3将上述绝对值处理器411-2中输出的相关部分和进行一个符号周期的累计并求出全体相关和。
即，上述全体和计算器411-3的选择器531在一个符号周期内选择上述绝对值处理器411-2中输出的相关部分和并输出到加法器532中。上述加法器532将上述选择器531的输出与迟延器533中反馈的累计相关和相加并输出到迟延器533。上述迟延器533将累计全体相关值更新为与符号频率同步并从上述加法器532中输出的值，更新后的累计相关值在向上述加法器532反馈的同时向多路复用器420输出。
另一方面，如果一个符号结束了，那么上述选择器就选择“0”并输出到加法器532中，并且上述加法器532将反馈回来的累计相关值原样输出到迟延器533中。即，上述迟延器533的值没有被更新。
同样，各个相关和计算单元411～41N+1中求出的8个全体相关和被输出到多路复用器420。上述多路复用器420从输入的8个全体相关值中选择最大的值并输出到比较器430中。上述比较器430对上述选择器420的输出值和反馈回来的原最大值的大小进行比较，将其中最大的值作为最大值输出到绝对值储存器440中。即，上述比较器430的输出在将上述最大值输出到储存器440的同时向自身的输入端反馈，然后与选择器420的输出值进行比较。此时，上述选择器420的输出值如果比原最大值大的话，那么上述最大值储存器440中所储存的值就更新为新值，如果小的话继续维持上述最大值储存器440中原有的值。这样的动作在每个符号区间进行反复，当一个帧结束时，上述最大值储存器440中所储存的值就是该帧的最大值。并且，此时的最大值被作为整数频率误差值传送到整数频率误差更正器205中进行整数频率误差更正。
通过上述的说明内容，本领域技术人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。
因此，本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利范围来确定其技术性范围。
权利要求
1.一种DMB接收机的频率误差更正装置，从经过逆高速傅立叶变换(IFFT)的接收信号中测定出整数频率误差，并进行更正，包括①PRS发生器，用于根据传送模式自动生成已知的PRS信号然后输出标准PRS信号；②部分相关器，用于在设置好由N个迟延器组成的移位寄存器和存储器及比较器之后，将自身生成的PRS信号输入到移位寄存器并按顺序进行移位，再将接收到的PRS信号输入到存储器进行储存，并通过比较器来求出其与上述移位寄存器中各端N+1个输出及与上述存储器所储存信号之间的部分相关值；③整数频率误差计算器，用于对上述部分相关器的N+1个部分相关值进行各个已设定区间内的累计，然后求出相关部分和，并将该相关部分和重新进行一个符号周期期间的累计，再求出全体相关和；如果N+1个全体相关和中最大的值比已储存的最大值大，那么就将所储存的最大值更新为上述最大的全体相关值；在上述过程重复一帧期间之后，如果一个帧结束，那么就将此时的最大值确定为整数频率误差。
2.如权利要求1所述的频率误差更正装置，其中所述部分相关器包括①多路复用器，用于在上述PRS发生器自身发生PRS信号期间从上述PRS发生器中选择自身发生的PRS信号，而在都发生时选择并输出反馈回来的PRS信号；②第一移位寄存器，它由与符号频率同步然后进行动作的N个迟延器组成，用于接收上述多路复用器的输出并在按顺序进行移位之后，为了取得与接收的PRS信号的相关值而向各端输出信号；③第二移位寄存器，它由与符号频率同步动作的N个迟延器组成，用于接收上述移位寄存器的最后一个迟延器的输出并按顺序进行移位，然后反馈给多路复用器；④储存所接收PRS信号的存储器；⑤比较器，用于分别求出上述第一移位寄存器各端输出的N+1个PRS信号与上述存储器中所储存的信号之间的相关值，然后输出N+1个相关值。
3.如权利要求2所述的频率误差更正装置，其特征在于，当传送模式为1时上述第一移位寄存器各端N+1个PRS信号是整数频率间隔为1KHz的具有不同整数频率的8个PRS信号。
4.如权利要求2所述的频率误差更正装置，其特征在于，所述存储器可存储2048取样值。
5.如权利要求1所述的频率误差更正装置，其特征在于，如果上述比较器(305)在自身发生的PRS信号为0时取0值；PRS信号为1时取PRS接收信号值；PRS信号为-1时取PRS接收信号的相反值，并将其输出为相关值。
6.如权利要求1所述的频率误差更正装置，其特征在于，上述整数频率误差计算器，包括①N+1个相关和计算单元，它与上述部分相关器的N+1个相关值分别对应，用于将上述各相关值在已设定的部分和区间内进行累计并求相关部分和，并且将该相关部分和重新进行一个符号周期期间的累计，在求出全体相关和之后输出N+1个全体相关值；②比较单元，用于比较上述N+1个全体相关和的大小，然后在检测出最大的值之后，对该最大值与已储存起来的最大值进行比较；③最大值储存器，用于在检测出的最大的全体相关值比已储存起来的最大值大时将储存起来的最大值更新为检测出的最大全体相关值；并且在检测出的最大的全体相关值比已储存起来的最大值小时维持原有最大值。
7.如权利要求6所述的频率误差更正装置，其中所述各个相关和计算单元，包括①部分和计算器，用于将上述部分相关器所输出的相关值在已设定的部分和区间内进行累计并求出相关部分和；②绝对值处理器，用于对上述部分和计算器所输出的相关部分和的实数值和虚数值分别取绝对值之后再输出两个绝对值；③全体和计算器，用于将上述绝对值处理器的输出进行一个符号周期期间的累计，然后求出全体相关值。
全文摘要
本发明涉及DMB接收机的频率误差更正装置，利用该装置能够检测并消除在接收DMB信号时可能发生的整数频率误差。在该装置中，在设置被分成N个迟延器的移位寄存器、存储器和比较器之后，部分相关器将PRS信号输入到移位寄存器并顺序移位；并将接收到的PRS信号输入并储存到存储器中，再通过比较器找出通向移位寄存器的输出及其与上述存储器中所储存信号的部分相关值。误差计算器针对上述部分相关器的N+1个部分相关值，进行各个已设定部分和区间内的累计，求出“相关部分和”然后再将该“相关部分和”进行一个符号周期的累计求出“整体相关和”，将已储存的最大值更新为上述最大的“整体相关和”。从而消除在接收DMB信号时可能发生的整数频率误差。
文档编号H04L27/00GK1901522SQ20051003587
公开日2007年1月24日 申请日期2005年7月19日 优先权日2005年7月19日
发明者黄龙硕, 辛钟雄 申请人:乐金电子(惠州)有限公司