专利名称：通过对原色信号进行内插操作产生色信号的彩色摄象机的制作方法
技术领域：
本发明涉及彩色电视摄象机；特别是有关单板式彩色电视摄象机，备有色分离电路，处理来自以嵌镶状配置红、绿、蓝(以下分别简称R、G、B)三原色的滤色器的固体摄象器件的信号。
背景技术：
如在特开照63-97078号公报(H04N9/N7)的已有技术栏中公开的，原色单板式彩色电视摄象机包括备有感光部、电荷传输部及传输控制部的固体摄象元件。在其感光部上配置着嵌镶状微滤色器。更详细地如图1所示，上述固体摄象元件1的感光部85具有矩阵状配置的多个光电转换元件，这些光电转换元件分别对应配置微滤色器的各嵌镶状元件。因此，在一个光电转换元件上分配一种颜色，比如对应于R、G、B中一种颜色的微滤色器。
在采用这样的嵌镶状微滤色器的R、G、B滤色器排列中，存在各种组合。具有代表性例子如图2所示，从下侧看有以奇数顺序行为GRGR...，偶数顺序行为GBGB...的组合。
即，构成为使对应于要求高析象度要求的绿色微滤色器排列成棋盘式盘的黑的分量(本升目)，将R、B分别排列成白的分量(以下称交错排列方式)。这时，R或B的微滤色器所属的行以隔行排列构成。这是一般称之为平原(ベイャ)方式的排列方式。
如上所述，输出相当于通过配置微滤色器的固体摄象器件的各象素对应的色滤色器之颜色的色信号。该色信号在后面的色分离电路中被分离成R、G、B各色信号。
图1为固体摄象器件，即CCD1结构的示意方框图。
CCD1包括以下各部分感光部85，对应各象素，具有矩阵状配置的多个光电转换元件，比如光电二极管；多个垂直传输寄存器83，接受根据入射光在二极管内积蓄的电荷，依次在垂直方向传输电荷；垂直驱动电路81，输出控制垂直传输寄存器83工作的时钟脉冲电压；水平传输寄存器84，接受利用各垂直传输寄存器83传输的电荷，在水平方向传输输出将依次传输出的信号电荷变换成电压的信号；水平驱动电路82，输出控制水平传输寄存器84工作的时钟脉冲电压。
即固体摄象器件1具有所谓行间传输CCD的结构。
因此，在感光部85的各象素中，通过对应的微滤色器入射的光的光强度被转换成电信号，每个象素行作为对应的模拟信号被输出。
在如上所述嵌镶状微滤色器情况下，比如通过配置R滤色器的象素只得到R信号，不可能获得G及B信号。于是有必要通过周边象素的G信号及B信号插入产生该象素的G信号及B信号。
过去、在内插生成欠缺的信号时，特别是将来自固体摄象器件的信号实施数字化处理，在所谓数字摄象机中，通过如下运算处理实施内插处理。
即根据滤色器的排列，根据各象素的每一个予定的加权系数，2因次检索信号内插生成滤色器进行加权处理。即在相邻的周边象素中，对欠缺信号和同色信号乘加权系数，再将该乘积相加，用全部加权系数之和去除，通过实施所谓求和平均，求出欠缺信号和同色的色信号，这里普通方法。
图2展示了在图1所示的CCD1中的嵌镶状微滤色器R、G、B的排列图形。在图2所示的排列图形中，在将任意象素为中心的3×3象素的区间的滤色器排列中，如图3A、图4A、图5A及图6A分别所示，有H1、H2、H3及H44种排列。
图3A表示4种排列中的一种(下称H1排列)。这种情况下，在中心象素上配置G滤色器。这时，如图3B所示，由该象素获得的G信号乘″4″的加权系数，用″4″除，就这样将该G信号仍作为中心象素G信号使用。关于R信号如图3C所示，在通过配置上下相邻的R滤色器的象素所得的R信号上分别乘″2″的加权系数，用″4″除这些上下象素R信号的和值，以此产生中心象素的R信号。关于B信号如图3D所示，在由配置左右相邻的B滤色器的象素获得的B信号上分别乘″2″的加权系数，用″4″除这些左右象素B信号的和值，以此产生中心象素的B信号。
图4A表示4种排列之中的另一种(称为H2排列)，在中心象素上配置B的滤色器。因此，有关G信号如图4B所示，在由上下左右4个象素所得到的G信号上分别乘″1″的加权系数，用″4″除来自这4个象素的G信号的和值，以此产生中心象素的G信号。关于R信号如图4C所示，在由左上、右上、左下、右下4个象素得到的R信号上分别乘″1″的加权系数，用″4″除来自这4个象素的R信号的和值，产生中心象素的R信号。进而，有关B信号，由于在中心象素上配置B的滤色器，所以如图4D所示，在由该象素得到的B信号上乘″4″的加权系数，再用″4″去除该值，以此作为中心象素B信号，仍用作B信号。
图5A表示4种排列之中的另一种(称为H3排列)，在中心象素上配置R滤色器。因此，有关G信号如图5B所示，有由上下左右4个象素所得的G信号上分别乘″1″的加权系数，用″4″除来自这4个象素的G信号的和值，以此产生中心象素的G信号。关于R信号，由于在中心象素上配置R的滤色器，如图5C所示，在由该象素得到的R信号上乘″4″的加权系数，再用″4″除该值，该R信号仍作为中央象素的R信号使用。关于B信号如图5D所示，在由左上、右上、左下、右下4个象素得到的B信号上分别乘″1″的加权系数，用″4″除来自这4个象素的B信号的和值，以此，产生中心象素的B信号。
图6A表示4种排列之中另一种(称为H4排列)，在中心象素上配置G滤色器。如图6B所示，在由该中心象素得到的G信号上乘″4″的加权系数，再用4除，该G信号仍作为中心象素的G信号使用。关于R信号如图6C所示，在由配置左右相邻的R滤色器的象素所得的R信号上分别乘″2″的加权系数，用″4″除该左右象素的R信号的和值，以此，产生中心象素的R信号。关于B信号如图6D所示，在通过配置上下相邻的B滤色器的象素所得的B信号上分别乘″2″的加权系数，用″4″除该上下象素的B信号和值，以此产生中心象素的B信号。
这种色信号的内插处理，通常由以2因次FIR滤色器(FimiteImpulse Response filter)构成的内插滤色器进行。对于前述加权系数的FIR滤色器的传递函数H(2)如下[H1排列](G信号的水平及垂直方向)H(Z)＝∑hmz-m＝1(R信号水平方向)H(Z)＝1(R信号垂直方向)(B信号水平方向)H(Z)＝1+Z-2(B信号垂直方向)Z(Z)＝1[H2排列](G信号的水平及垂直方向)
(R信号水平及垂直方向)(B信号的水平及垂直方向)H(Z)＝1[H3排列](G信号的水平及垂直方向)(R信号的水平及垂直方向)H(Z)＝1(B信号的水平及垂直方向)H(Z)＝1+Z-2[H4排列](G信号的水平及垂直方向)H(Z)＝1(R信号的水平方向)H(Z)＝1+2-2(R信号的垂直方向)H(Z)＝1(B信号的水平方向)H(Z)＝1(B信号的垂直方向)H(Z)＝1+Z-2图7是表示利用这些传递数表示的内插滤色器特性曲线，纵轴表示内插滤色器的增益；横轴表示内插滤色器的工作频率。即在以一定的取样(センプリング)时间所采样的摄象信号中，横轴的频率对应于摄取的象的空间变化周期的倒数。
上述传递函数表达的各内插滤色器特性，在R、G、B的各色信号，有关水平及垂直方向，具有图7所示的曲线P1、P2、P3的任一个特性。
说明有关图3H1排列。G信号在水平及垂直两个方向的中心象素得到，由于无需内插，所以具有与频率无依赖性的曲线P1特性。
并且，R信号在水平方向虽然因无需通过左右象素的内插具有曲线P1特性，但在垂直方向由于使用上下相邻象素R信号作内插，所以作为取样频率的乃奎斯特频率Ng的1/2频率(称为1/2乃奎斯特频率)下降，在该1/2乃奎斯特频率以上的频率中具有返回成分的曲线P3之特性。
并且，B信号在水平方向利用通过左右象素的B信号内插，所以具备曲线P3的特性；在垂直方向由于设有通过上下相邻象素的内插，所以具有曲线P1的特性。
说明有关图4H2排列。由于G信号在水平方向，左右的相邻象素之G信号和上下的相邻象素之G信号都有助于内插，所以利用2因次FIR滤色器的特性，具有高频成分增益陷入的曲线P2的特性。由于在垂直方向，上下相邻象素G信号和左右相邻象素G信号是有作用的，所以具有曲线P2的特性。
并且，R信号在水平方向中央纵列上没有可内插的象素，所以得不到依赖于左右的行列，具有曲线P3的特性。同样在垂直方向的中央横列上没有可内插的象素，得不到上下横列象素的依赖，所以具有曲线P3特性。
有关B信号因无内插必要，所以水平及垂直都具有曲线P1特性。
说明图5的H3排列。G信号与H2排列一样在水平及垂直两方向具有曲线P2的特性。
由于R信号无内插必要，所以水平及垂直都具有曲线P1特性。
进而，B信号与H2排列的R信号一样，在水平及垂直方向都具有曲线P3特性。
说明图6的H4排列。G信号因无内插必要，所以在水平及垂直方向具有曲线P1特性。
并且R信号与H1排列的B信号一样，在水平方向具有曲线P3特性，在垂直方向有曲线P1特性。
还有，B信号与H1排列的R信号一样，在水平方向具有曲线P1的特性；在垂直方向具有曲线P3特性。
这样，在已有的内插滤色器中根据滤色器的排列，各R、G、B信号具有不同的滤色特性。在图7中，在内插滤色器增益于1/2乃奎斯特频率和乃奎斯特频率Ng附近，是有很大区别的情况，在这些频率附近产生很大色干涉波纹。
在单板式彩色电视摄象机中，为了抑制这种色干涉波纹，在向CCD1的入射光路中配置光学低通滤波器(LPF)。该光学低通滤波器利用在CCD1的取样前除去高频成分，具有减少因取样而产生的返回成分之作用，可抑制色干涉波纹。然而除去入射光的高频成分会同时引起析象度降低。
并且，在三原色信号中对亮度所起作用量大的G信号，根据排列如在曲线P2所示的特性，在高频区域中产生衰减大的特性，从而引起析象度变差。
滤色器的构成如上所述，不是使用三原色的滤色器的结构，可以是使用互补色的滤色器的构成。然而，从色再现性观点来看，一般以使用三原色的滤色器为好。从而，希望使用三原色滤色器结构进行色信号内插。
发明内容
本发明目的在于提供一种单板式彩色电视摄象机，对于在三原色信号中对亮度影响最大的G信号，具有在高频区域增益衰减小的频率特性。
本发明的另一个目的在于提供一种单板式彩色电视摄象机，可缩小R及B信号频率特性和G信号频率特性之间差别。
本发明的再一个目的在于提供一种单板式彩色电视摄象机，三原色信号的每一个有关固体摄象器件的全部象素具有相同的频率特性。
本发明的要点是单板式彩色电视摄象机，具备固体摄象器件和内插处理电路。
固体摄象器件对应的各象素的光电转换元件被排列或阵列。固体摄象器件在感光面对应于光电转换元件，包含三原色的滤色器按一定排列配置的滤色器阵列。内插处理电路包括接收从固体摄象器件的输出，并输出对应的色信号的并联色信号输出电路、控制电路、色分离电路。并联色信号输出电路接收固体摄象器件的输出，将对应于象素规定的偶数行的色信号每一列依次同步并联输出。控制电路相对于滤色器阵列的规定的排列，根据预定的加权系数的排列和从并联色信号输出电路每列输出的色信号的对应，输出同步的内插指示信号。色分离电路接收并联色信号输出电路的输出，根据内插指示信号，利用来自包含规定偶数行及规定偶数列的象素的象素区段的色信号内插处理，使对应于象素区段中央位置的色信号依次同步输出。
若根据本发明的其他情况，作为单板式彩色电视摄象机，备有固体摄象器件和内插处理电路。
固体摄象器件对应于各象素的光电转换元件被排列成阵列。固体摄象器件在感光面对应于光电转换元件，包含以嵌镶状配置三原色滤色器的滤色器阵列，滤色器阵列在任意2行，2列的滤色器排列中，具有以对角方向排列的绿滤色器。内插处理电路接收固体摄象器件的输出，利用来自对应对角方向配置的绿滤色器的光电转换元件的绿色信号平均值，内插对应任意2行2列滤色器的象素区段中心部的绿色信号成分。
根据本发明的另一种情况，作为单板式彩色电视摄象机，备有固体摄象器件和内插处理电路。
固体摄象器件对应各原素的光电转换元件被排列成阵列。固体摄象器件在感光面对应光电转换元件，包括三原色的滤色器以嵌镶状配置的滤色器阵列。滤色器阵列具有以方格花纹状配置的红滤色器及蓝滤色器，红滤色器所属行和蓝滤色器所属行交替配置。内插处理装置根据来自包括4行4列16象素的象素区段的信号，内插在象素区段中心部的红及蓝的各个色信号成分。内插处理电路二次非循环型数字滤色器电路，根据对应16象素的滤色器排列，可将每列加权系数垂直方向之和的排队值切换成(0，3，0，1)及(1，0，3，0)的任一个。
本发明的又一种情况是作为单板式彩色电视摄象机，备有固体摄象器件和内插处理电路。
固体摄象器件包括在感光面对应光电变换元件以嵌镶状配置三原色滤色器滤色器阵列。内插处理电路利用周围许多象素的色信号成分，产生通过任意象素中心在水平及垂直方向上在偏移半象素位置的多个色信号成分。
因此，本发明的优点在于，对于对亮度影响最大的G信号，由于在高频区域可取得衰减小的频率特性，所以可实现高析象度。
本发明的基他优点在于，在1/2乃奎斯特频率，由于R及B信号之频率特性和G信号的频率特性差别小，所以能抑制假色信号产生。
本发明的进一步的优点在于，各个三原色信号在所有象素中可获得同样的频率特性。
图1是已有的CCD1构成示意方框图。
图2是对已有的CCD1配置的嵌镶状滤色器构成模式图。
图3A～3D是在已有的彩色电视摄象机的内插工作时，加权系数授与状态说明图；图3A表示滤色器的配置；图3B表示对G信号的加权系数的排列；图3C表示对R信号的加权系数的排列；图3D表示对B信号的加权系数的排列。
图4A～4D是在已有的彩色电视摄象机的内插工作时，加权系数授与状态说明图；图4A表示滤色器的配置；图4B表示对G信号的加权系数的排列；图4C表示对R信号的加权系数的排列；图4D表示对B信号的加权系数的排列。
图5A～5D是在已有的彩色电视摄象机的内插工作时，加权系数授与状态说明图；图5A表示滤色器的配置；图5B表示对G信号的加权系数的排列；图5C表示对R信号的加权系数的排列；图5D表示对B信号的加权系数的排列。
图6A～6D是在已有的彩色电视摄象机的内插工作时，加权系数授与状态说明图；图6A表示滤色器的配置；图6B表示对G信号的加权系数的排列；图6C是对R信号的加权系数的排列；图6D表示对B信号的加权系数的排列。
图7是说明已有的彩色电视摄象机的内插工作之后的三原色信号频率特性图。
图8是本发明一实施例的色信号处理电路100的构成方框图。
图9是在本发明一实施例象素区段的内插位置说明图。
图10A～10D是在本发明一实施例的内插工作时，以排列1的加权系数授与状态说明图；图10A表示滤色器的配置；图10B表示对G信号的加权系数的排列；图10C表示对R信号的加权系数的排列；图10D表示对B信号的加权系数的排列。
图11A～11D是在本发明一实施例的内插工作时，以排列2的加权系数授与状态说明图；图11A表示滤色器的配置；图11B表示对G信号的加权系数的排列；图11C表示对R信号的加权系数的排列；图11D表示对B信号的加权系数的排列。
图12A～12D是在本发明一实施例的内插工作时，以排列3的加权系数授与状态说明图；图12A表示滤色器的配置；图12B表示对G信号的加权系数的排列；图12C表示对R信号的加权系数的排列；图12D表示对B信号的加权系数的排列。
图13A～13D是在本发明一实施例内插工作时，以排列4的加权系数授与状态说明图；图13A表示滤色器的配置；图13B表示对G信号的加权系数的排列；图13C表示对R信号的加权系数的排列；图13D表示对B信号的加权系数的排列。
图14是在本发明一实施例的CCD上的内插部分位置说明图。
图15是本发明一实施例的三原色信号频率特性说明图。
图16是本发明一实施例色信号处理电路100的选择电路切换控制说明图。
图8是本发明一实施例的彩色电视摄象机中，包括从摄象元件CCD1到色分离电路8的色信号处理电路100之构成方框图。
具体实施例方式
入射光由透镜(未图示)在CCD1上成象，光电转换成摄象信号。在CCD1上于感光面设置以嵌镶状配置R、G、B滤色器的微滤色器70。该嵌镶状微滤色器70的各滤色器的排列与图2所示的已有例一样。通过透镜的光经该微滤色器70，供给CCD1感光部。根据通过滤色器入射的光强度，通过1场期间在感光部85积累的电荷沿垂直传输寄存器83及水平传输寄存器84传递，输出到CCD1外部。
即，在CCD1上包括感光部85；垂直传输寄托器83，在垂直方向传送相应于感光部85感光强度的输出；水平传输寄存器84，在水平方向传送配置在这些垂直传输寄存器的终端上，从垂直传输寄存器传送过来的电荷；垂直驱动电路81，接收水平同步信号、垂直同步信号及固定频率的时钟信号，输出实施垂直传输寄存器83之电荷传送的垂直传输脉冲；水平驱动电路82，接收与垂直驱动电路81相同的信号，输出驱动水平传输寄存器84的电荷传送的水平传输脉冲。与垂直同步信号同步，在垂直传输寄存器83上读出对应于在感光部85感光强度的输出，以水平同步信号的周期，进行在垂直传输寄存器83内每一行垂直方向的电荷传送。根据时钟信号周期，在水平传输寄存器84内，进行每一列水平方向电荷传送。
并且，该CCD1的驱动工作，是所谓行间方式的CCD1公知的动作。而且，从图8中的定时脉冲发生电路71输出垂直、水平同步信号及时钟信号。
再参照图8，由CCD1输出的摄象信号在相关2重取样电路2(下称CDS电路)中，进行公知的消噪声。在自动增益控制电路(下称AGC电路)3中放大后，在A/D转换器4中转换成数字信号。
该数字摄象信号提供给以第一输入信号作为直接2因次非循环型数字滤色器的色分离电路8，同时，输入扫描线延时器(以下称1H延时器)5。该1H延时器5的输出作为第2输入信号输入色分离电路8，同时，输入后面的1H延时器6。再有，该1H延时器6的输出作为第3输入信号输入色分离电路8，同时输入后面的1H延时器7。1H延时器7的输出作为第4输入信号输入色分离电路8。
因此，第1～第4种输入信号相当于4个扫描线(4线部分)的摄象信号，这些信号汇集4线输入色分离电路8。
这样，利用色分离电路8和3个1H延时器5、6、7实现FIR(FinitheImpulse Response)滤色。
色分离电路8包括使输入信号仅延时1个时钟脉冲的10个以内的时钟脉冲延时器10、11、12、13、14、15、16、17、18、19，和2倍于输入信号值的4个运算器20、21、22、23，和选择2个输入信号之一的14个选择器24、25、26、27、28、29、30、31、32、33、34、35、36、37，和使2个输入信号相加的5个加法器38、39、40、41、42。
再具体地说明其构成。来自A/D转换器4的第1输入信号输入1个时钟脉冲延时器10，该延时器10的输出直接输入选择器24的端子24b上，同时输入1个时钟脉冲延时器14。1个时钟脉冲延时器14的输出被输入到选择器24的端子24a。
1H延时器5的输出的第2输入信号，直接输入选择器25的端子25b，同时，输入1个时钟脉冲延时器11。该1个时钟脉冲延时器11的输出，输入后面的1个时钟脉冲延时器15，同时输入运算器20。1个时钟脉冲延时器15的输出，输入后面的1个时钟脉冲延时器18，同时输入运算器21。1个时钟脉冲延时器18的输出，输入选择器25的端子25a。
1H延时器6输出的第3输入信号直接输入选择器26端子26b，同时输入1个时钟脉冲延时器12。该1个时钟脉冲延时器12的输出，输入后面的1个时钟脉冲延时器16，同时输入运算器22。1个时钟脉冲延时器16的输出，输入后面的1个时钟延时器19，同时输入运算器23。1个时钟脉冲延时器19的输出，输入选择器26的端子26a。
1H延时器7输出的第4输入信号，被输入到1个时钟脉冲延时器13。该延时器13的输出，直接输入选择器27的端子27b，同时，输入1个时钟脉冲延时器17。1个时钟脉冲延时器17的输出，输入选择器27端子27a。
选择器24的输出分别输入后面的选择器32、34端子32a、34a。选择器25的输出，分别输入选择器32、34的端子32b、34b。选择器26的输出，分别输入后面的选择器33、35的端子33a、35a。选择器27的输出，也分别输入选择器33、35的端子33b、35b。
运算器20的输出，分别输入后面的选择器28、30的端子28a、30a。运算器21的输出，分别输入后面的选择器28、31的端子28b、31a。运算器22的输出，分别输入后面的选择器29、30的端子29a、30b。运算器23的输出，分别输入后面的选择器29、31的端子29b、31b。
选择器32、33的各个输出，在后面的加法器38中相加。选择器34、35的各个输出，在后面的加法器39中相加。选择器28的输出，分别输入后面的选择器36、37的端子36a、37a。选择器29的输出，分别输入后面的选择器36、37的端子36b、37b。选择器30、31的各个输出，在加法器40中相加。
加法器38的输出与选择器36的输出，同时输入加法器41相加。加法器39的输出与选择器37的输出，同时输入加法器42相加。
加法器41的输出最后为作色分离处理的R信号；加法器42的输出为B信号；加法器40的输出为G信号。
在以上信号处理的流程中，通过对各输入信号以3个串联布置1个时钟脉冲延时器，可处理相当的线连续的4个象素信号。若所有输入信号每3个地串联连接1个时钟脉冲延时器，则可处理4×4象素单元的信号。并且，14个选择器利用来自各个切换控制电路72的切换控制信号，作如下切换控制。
若将在CCD1的4×4象素单元作为如图9所示的P11～P44的16个象素，则色分离电路8利用来自周围16个象素的R、G、B信号的内插处理在图9圆圈所示的上述16个象素中心部分M产生R、G、B信号。
即，色分离电路8使用来自周围16个象素中几个象素的R、G、B信号，在上述4×4象素单元中的中央的4个象素的每一个在水平及垂直方向偏移半个象素的位置，换言之在中央的4个象素的每个在水平及垂直方向偏移半个象素的位置，产生R、G、B信号。
注意有关图9所示的16个象素，开始从P11到P14和每1个时钟脉冲，来自最下层的一行象素的信号通过CCD1的水平传输寄存器84依次输出。当该行的所有象素信号输出结束，接着输出由P21到P24和自下第2层一行的各象素信号。
再输出由P31和P34和自下第3层一行的各象素信号。
当来自第3层一行的象素的信号输出结束时，则接着输出由P41至P44和来自最上层一行各象素信号。
另外，在以后说明时，要作下述标识，由来自象素P11的光电转换所产生的信号附加S11符号；来自象素P12的信号附加S12符号，以下同样，一直到象素P44的各象素的输出信号附加S44的符号。
这些摄象信号S11～S44经CDS电路Z及AGC电路3，在A/D变换器4中依次转换成数字值。
4行的输出结束，从A/D转换器4输出来自象素P44的信号S44的时候，通过1H延时器7把摄象信号S11～S14的一行信号输入色分离电路8，摄象信号S21～S24的一行信号通过延时器6输入色分离电路8。同样，摄象信号S31～S34的一行言号通过1H延时器5输入色分离电路8，摄象信号S11～S14的一行信号直接输入色分离电路8。
因此，通过1个时钟脉冲延时器17输出信号S12；通过1个时钟脉冲延时器13输出信号S13；通过1H延时器输出信号S14的信号。同样通过1个时钟脉冲延时器19、16、12分别输出信号S21、S22、S23，通过1H延时器6输出信号S24。通过1个时钟脉冲延时器18、15、11，分别输出信号S31、S32、S33；通过1H延时器5，输出信号S34。通过1个时钟脉冲延时器14、16，分别输出信号S42、S43；通过A/D转换器4输出信号S44。
然而，在上述色分离电路8的结构中，色分离电路8的内插工作方面，必须设定由CCD1上4×4的16个象素组成象素单元。图14是表示图2所示的嵌镶状滤色器排列，进行内插的位置图。如上所述，在内插工作中由于必须是4×4的16个象素，所以如图14所示，在来自下面3行象素的摄象信号输出的时候，并不意味着内插工作的结果。在从下面的第4行，同样也不意味着在最初8个象素输出时候的内插工作的结果。即，在取得图14中象素X的摄象信号的时刻，开始在内插部Y的内插处理结果是有意义的。
因此，从利用CCD1输出来自象素X的摄象信号的时候，有必要开始内插工作的各选择器的切换控制。
在此，在图14所示的微滤色器的4×4的16个象素排列中，有如图10～图13所示的4种。
即，图10A～图13A分别表示4×4的16象素滤色器阵列的排列。图10B～图13B是表示通过上述16象素，利用内插处理产生中央位置的G信号时的各象素的G信号加权系数，图10C～图13C表示利用内插处理产生在中央位置的R信号时各象素的加权系数；图10D～图13D表示通过内插处理产生在中央位置的B信号时的各象素的加权系数。
在图14中，在随着来自象素X的G信号读出的内插部Y的内插处理中，将该内插部Y作为中央部包围的16个象素排列为如图10A所示的排列1。因此，在内插部Y的内插处理中，有必要作适合于排列1的各选择电路的切换控制。
并且，若读出来自相邻于象素X右侧的象素的B信号，则可进行在相邻于内插部Y的右侧的内插部的内插处理。包围该内插部的18个象素的排列形成排列2，所以有必要进行适合于排列2的各选择电路的切换控制。
此后，在取出来自在该行的象素的摄象信号时，包围各内插部的16个象素的排列，在排列1及排列2间相互转换。因此，与此同步，有必要以适合于各排列状态的控制选择器的转换。
并且，即使下面的行即有关象素X所属行的1个以上的行，在读出来自从左第4象素的R信号的时刻，可进行在相邻于内插部Y上面的内插部的内插处理。包围该内插部的16个象素的排列是如图12A所示的排列3，所以有必要进行适合于该排列3的选择电路的转换控制。再有，当来自相邻的右边象素的G信号的读出结束时，则可进行在相邻于内插部Y右斜上方的内插部的内插。包围该内插部的16个象素的排列是图13A所示的排列4，所以有必要进行适合于该排列4的选择电路的切换控制。
此后，在取出来自该行象素的摄象信号时，包围各内插部的16个象素的排列，在排列3及排列4间相互切换。从而，与此同步，有必要进行适于各排列状态下，控制选择电路的切换。
进而在以下的行中，在第4象素的摄象信号输入以后，实施适合于排列1及排列2的切换控制。同样地在下一个行中，在第4象素的摄象信号输入以后，进行适合于排列3及排列4的切换控制。
以后，在每一行排列1及排列2，排列3及排列4的任一组分别相互作切换的控制，一直到来自在最上行象素的摄象信号的读出结束为止。
一个图象的摄象信号读出完成后，感光部的积累电荷再在垂直寄存器上读出，将再次从最下行的象素读出，则进行与以上说明同样的切换控制。
在此，实际上对前述各选择器作切换控制时，必须利用在切换控制电路72中所含的垂直计数器及水平计数器，判定在摄象信号输出的象素的CCD1上的位置。
垂直计数器利用垂直同步信号复位，对水平同步信号计数，计算处理中的象素存在的行。水平计数器利用水平同步信号复位，计算在水平传送中同步的时钟脉冲信号，处理中的象素判定在水平方向是第几列的象素。利用以上2个垂直计数器及水平计数器，判定在摄象信号输出的象素的CCD1上的位置。比如，当判定为通过CCD1输出来自从下面第4行从左面第4列的象素的摄象信号，则切换控制电路72判断进行内插处理的4×4的16个象素的排列是排列1，输出对应于排列1的切换控制信号。在继续属于该行的象素输出期间，以时钟脉冲信号周期交替输出对应排列1及排列2的切换控制信号。
而且，利用垂直及水平计数器，当判断摄象信号输出的象素CCD1的位置是比如从下面第5行从左面第4行的象素，则切换控制电路72判断进行内插处理的16个象素的排列是排列3，输出对应排列3的切换控制信号。在来自属于该行的象素的摄象信号的输出延续期间，以时钟脉冲信号的周期交替输出对应于排列3及排列4的切换控制信号。
另外，来自CCD1的相当象素的摄象信号的输出在输入色分离电路8之前，要经过CDS电路2、AGC电路3、A/D转换器4。从而，在这些处理中只是延迟必要的时间之后，将来自切换控制电路72的切换控制信号输出至各选择电路。并且，时钟脉冲信号与CCD1水平传输寄存器84的电荷传送同步，同时也成为色分离电路8的驱动时钟脉冲。
图16是表示与来自切换控制电路72的切换控制信号和16个象素排列对应的图。
根据输入色分离电路8的摄象信号对应的象素的排列，如图16所示，进行选择电路24～37的切换控制，通过色分离电路8输出内插的R、B、G信号。
下面，说明如上所述构成的色分离电路8中的色分离工作。
首先，说明G信号形成程序。在4×4的16个象素的中心部，在进行内插的位置的内插部Y的G信号产生时，使用包围内插部Y的4个象素中的2个象素的G信号。
即，在图10A的排列1及图13A的相列4中，如图10B及图13B所示，象素P22、P33的G信号乘″2″的加权系数，再相加该乘积，产生在内插部Y的G信号。
而且，在图11A的排列2及图12A的排列3中，如图11B及图12B所示，在象素P32、P23的G信号上授予″2″的加权系数，进行同样的运算处理，产生内插部Y的G信号。
在上述处理中，利用包括色分离电路8中的1个时钟脉冲延时器11、12、15、16，运算器20、21、22、23，选择电路30、31及加法器40的2因次双抽头滤色器(ツ-タップフイルタ)进行内插处理。具体地在排列1及排列4中作切换控制，使得根据切换信号将选择器30切换至端子30a,选择运算器20的输出；将选择器31切换至端子31b，选择运算器23的输出。在运算器20中使1个时钟脉冲延时器11的输出信号S33扩大成2倍，利用选择器30输入加法器40。另一方面，作为1个时钟脉冲延时器16的输出信号S22在运算器23中扩大成2倍，利用选择器31输入加法器40。在加法器40中，使两输入相加，产生内插部Y的G信号。
另一方面，在排列2及排列4中进行切换控制，使选择器30切换至端子30b，选择运算器22的输出；将选择器31切换至端子31a，选择运算器21的输出。作为一个时钟脉冲延时器12的输出信号S23，在运算器22中扩大成2倍，通过选择器30输入加法器40。另一方面作为一个时钟脉冲延时器15的输出信号S32在运算器21中扩大成2倍，通过选择器31输入加法器40。在加法器40中，使两输入相加，产生内插部Y的G信号。
即，在G信号的内插生成处理中，在4×4象素以内只使用来自中央2×2象素的摄象信号，产生G信号。
下面说明有关R信号的产生程序。
在产生内插部Y的R信号时，使用包围内插部Y的4个象素中的一个，和位于与该象素同一行或同一列的最外周12个象素中R的滤色器的2个象素共计3个象素的R信号。
即，在排列1，如图10C所示，在象素P32的R信号上授予″2″的加权系数，在象素P12、P34的R信号上授予″1″的加权系数。在来自这3个象素的R信号上分别乘加权系数，再把这些积相加，算出中心部Y的R信号。
同样，在排列2，如图11C所示，在象素P33的R信号上授予″2″的加权系数，在象素P13、P31的R信号上授予″1″的加权系数。在这3个象素的R信号上分别乘加权系数，再相加这些乘积，算出中心部Y的R信号。
在排列3中，如图12C所示，在象素P22的R信号上授予″2″的加权系数，在象素P24，P42的R信号上授予″1″的加权系数。在来自这3个象素的R信号上分别乘加权系数，再将这些积相加，算出中心部Y的R信号。
在排列4，如图13C所示，在象素P23的R信号上授予″2″的加权系数，在象素P21、P43的R信号上授予″1″的加权系数。在来自这3个象素的R信号上分别乘加权系数，再相加这些积，算出在中心部Y的R信号。
这样，在通过加权处理及相加处理算出R信号时，使用由包含在色分离电路8中的全部的1个时钟脉冲延时器、运算器20、21、22、23，选择电路24、25、26、27、28、29、32、33、36以及加法器38、41组成的2因次3抽头滤色器(アタツプフイルタ)。
具体地在排列1中，将选择器27、36切换到各个端子的a，将选择器25、28、32、33分别切换至端子的b。因此，在运算器21中使信号值S32扩大成2倍，通过选择器28、36输入加法器41。信号值S12通过选择器27、33输入到加法器38。信号值S34通过选择器25、32输入到加法器38。因此，通过加法器38输出信号(S12+S34)。最后通过加法器41，输出信号(2XS32+S12+S34)，该值为在内插部Y的R信号。
在排列2，将选择器25、28、36切换到各个端子的a；将选择器27、32、33切换至各个端子的b。因此，信号值S33在运算器20中扩大至2倍，经由选择器28、36输入加法器41。信号值S13经过选择器27、33l输入加法器38。信号值S31经过选择器25、32输入加法器38。因此，通过加法器38输出信号(S13+S31)。最终通过加法器41输出信号(2XS33+S13+S31)，该值为在内插部Y的R信号。
在排列3，选择器24、32、33切换至各个端子的a，选择器26、29、36切换至各个端子的b，因此，信号值S22在运算器23中扩大到2倍，经选择器29、36输入加法器41。信号值S24经选择器26、33，输入加法器38。信号值S42经选择器24、32输入加法器38。因此，从加法器38输出信号(S24+S42)。最后，从加法器41输出信号(2XS22+S24+S42)，该值为在内插部Y的R信号。
在排列4，选择器26、29、32、33切换至各个端子的a，选择器29、36切换至各个端子的b。因此，信号值S23在运算器22中扩大到2倍，经选择器29、36输入加法器41。信号值S21经选择器26、33输入加法器38。信号值S43经选择电路24、32输入加法器38。从而，从加法器38输出信号(S21+S43)。最后，从加法器41输出信号(2XS23+S21+S43)，该值为内插部Y的R信号。
下面说明B信号的产生程序。
产生在内插部Y的B信号时，使用共计3个象素的B信号，即包围内插部Y的象素中的1个象素，和位于与该象素同一行或同一列的最外周的12个象素中的2个象素。就是说，在排列1中，如图10D所示，在来自象素P23的B信号上授号″12″的加权系数，在来自象素P21、P43的B信号上授予″1″的加权系数。在来自这三个象素的B信号上分别乘各个加权系数，再相加这些乘积，计算出内插部Y的B信号。
同样，在排列2，如图11D所示，在象素P22的B信号上授予″2″的加权系数，在象素P24、P42的B信号上授予″1″的加权系数。在来自这三个象素的B信号上乘各个加权系数，使这些乘积相加，算出内插部Y的B信号。
在排列3，如图121D所示，在来自象素P33的B信号上授予″2″的加权系数，在象素P13、P31的B信号上授予″1″的加权系数。在来自这三个象素的B信号上乘各个加权系数，再相加这些乘积，算出内插部Y的B信号。
在排列4，如图13D所示，在来自象素P32的B信号上授予″2″的加权系数，在来自象素P12、P34的B信号上授予″1″的加权系数。在来自这三个象素的B信号上乘各个加权系数，使这些乘积相加、算出内插部Y的B信号。
这样，在利用加权处理及加法处理算出B信号时，使用由包括在色分离电路8中的全部1个时钟脉冲延时器、运算器20、21、22、23，选择电路24、25、26、27、28、29、34、35、37以及加法器39、42组成的2因次3抽头滤色器。
具体地在排列1中，选择电路26、29、34、35切换至各个端子的a，选择电路24、37切换至各个端子的b。因此，在运算器22中信号值S23扩大到2倍，经选择器29、37输入加法器42。信号值S21经选择器26、35输入加法器39。信号值S43经选择器25、34输入加法器39。所以，通过加法器39，输出信号(S21+S43)。最后，通过加法器42输出信号(2XS23+S21+S43)，该值为内插部Y的B信号。
排列2中，将选择电路24、34、35切换至各个端子的a，将选择电路26、29、37切换至各个端子的b。因此，在运算器23中使信号值S22扩大到2信，经选择电路29、37输入加法器42。信号值S24经选择电路26、35输入加法器39。信号值S42经选择电路24、34输入加法器39。因此，通过加法器39，输出信号(S24+S42)。最后，通过加法器42输出信号(2XS22+S24+S42)，该值为内插部Y的B信号。
在排列3中，选择电路25、28、37切换至各个端子的a，选择电路27、34、35切换至各个端子的b。因此，信号值S33在运算器20中扩大到2倍，经选择电路28、37输入加法器42。信号值S13经选择电路27、35输入加法器39。信号值S31经选择电路25、34输入加法器39。从而，通过加法器39输出信号(S13+S31)。最后，通过加法器42输出信号(2XS33+S13+S31)，该值为在内插部Y的B信号。
在排列4中，选择电路27、37切换至各个端子的a，选择电路25、28、34、35切换至各个端子的b。因此，信号值S32在运算器21中扩大到2信，经选择电路28、37输入加法器42。信号值S12经选择电路27、35输入加法器39。信号值S34经选择电路25、34输入加法器39。因此，通过加法器39输出信号(S12+S34)。最后，通过加法器42输出信号(2XS32+S12+S34)，该值为在内插部Y的B信号。另外，在对上述R、G、B信号的内插处理中，其构成也可以是相对各排列的色信号值用加权系数之和的4去除的平均加权。
这样，即使CCD1上任意4×4象素单元的排列是4种排列之中的任一种情况下，在色分离电路8中也可算出在象素单元内插部Y的R、G、B三原色信号。
在某4×4象素单元内插部Y的色信号产生以后，若通过A/D转换器4输出下面的象素的摄象信号，则对应的象素单元在水平方向移动1个象素，进行同样的处理。利用CCD1的1行移动，该水平移动完成后，则进行内插处理的象素单元在水平方向回到初期位置，同时在垂直方向移动1个象素。
随着该象素单元的移动，内插部Y也依次实施水平移动及垂直移动。最终，如图14所示，算出CCD14个象素交点的R、G、B信号。这里，在图14画斜线的内插部表示CCD1上实际可形成4×4象素单元情况的该象素单元中心点。
即便是斜线以外的部分，在色分离电路中根据依次由CCD1输出的信号也可算出相当于R、G、B信号的值。然而，4×4象素单元由于不能在CCD1上作物理性设定，所以该计算值作为内插用数据没有全部意义。
通常，在CCD1，在左右端及上下端预先配置在监视器上没有映出的非有效象素。从而，只把图14所示的斜线部分的内插部作为有效象素，通过非斜线部分作为非有效象素，只是该有效象素的色信号才是可视的。
另外，在图14，CCD1的象素在说明情况方面，由于是以8×8的等级进行描述的，所以斜线部分比非斜线部分少。然而，CCD1总象素数明显多达530×500，4×4象素单元能设定的个数，即斜线部分占全部象素的一半以上。就是说作为有效象素可使用一半以上的象素。
如上所述，在色分离电路8中，进行色信号内插处理的2因次非循环型数字滤色器的传递函数有以下关系[排列1](G信号水平及垂直方向)H(z)＝∑hmz-m＝1×z-0+1×z-1＝1+z-1(R信号的水平方向)H(z)＝∑hmz-m＝0×z-0+3×z-1+0×0-2+1×0-3＝3z-1+z-2(R信号的垂直方向)H(z)＝∑hmz-m＝1×z-0+0×z-1+3×z-2+0×z-3＝1+3z-2(B信号的水平方向)H(z)＝∑hmz-m＝1×z-0+0×z-1+3×z-2+0×z-3＝1+3z-2(B信号的垂直方向)H(z)＝∑hmz-m＝0×z-0+3×z-1+0×z-2+1×z-3＝3z-1+z-2[排列2](G信号水平及垂直方向)H(z)＝∑hmz-m＝1×z-0+1×z-1＝1+z-1(R信号的水平方向)H(z)＝∑hmz-m＝1×z-0+0×z-1+3×z-2+0×z-3＝1+3z-2
(R信号的垂直方向)H(z)＝∑hmz-m＝1×z-0+0×z-1+3×z-2+0×z-3＝1+3z-2(B信号的水平方向)H(z)＝∑hmz-m＝0×z-0+3×z-1+0×z-2+1×z-3＝3z-1+z-2(B信号的垂直方向)H(z)＝∑hmz-m＝0×z-0+3×z-1+0×z-2+1×z-3＝3z-1+z-2[排列3](G信号的水平及垂直方向)H(z)＝∑hmz-m＝1×z-0+1×z-1＝1+z-1(R信号的水平方向)H(z)＝∑hmz-m＝0×z-0+3×z-1+0×z-2+1×z-3＝3z-1+z-2(R信号的垂直方向)H(z)＝∑hmz-m＝0×z-0+3×z-1+0×z-2+1×z-3＝3z-1+z-2(B信号的水平方向)H(z)＝∑hmz-m＝1×z-0+0×z-1+3×z-2+0×z-3＝1+3z-2(B信号的垂直方向)H(z)＝∑hmz-m＝1×z-0+0×z-1+3×z-2+0×z-3＝1+3z-2[排列4]
(G)信号的水平及垂直方向)H(z)＝∑hmz-m＝1×z-0+1×z-1＝1+z-1(R信号的水平方向)H(z)＝∑hmz-m＝1×z-0+0×z-1+3×z-2+0×z-3＝1+3z-2(R信号的垂直方向)H(z)＝∑hmz-m＝0×z-0+3×z-1+0×z-2+1×z-3＝3z-1+z-2(B信号的水平方向)H(z)＝∑hmz-m＝0×z-0+3×z-1+0×z-2+1×z-3＝3z-1+z-2(B信号的垂直方向)H(z)＝∑hmz-m＝1×z-0+0×z-1+3×z-2+0×z-3＝1+3z-2这样，如图15所示有传递函数的2因次非循环型数字滤色器输出信号的色信号频率特性。图中，曲线Q1表示G信号的水平及垂直方向的特性；曲线Q2表示R及B信号水平及垂直方向的特性。
通过图10B～图13B可知，在形成G信号时所使用的象素，若在水平方向看，常存在于4个纵列中的中央2列上；若从垂直方向看，常存在于横行中的中央2行上，所以在排列1～排列4的任一情况下，都是在乃奎斯特频率附近增益下陷的曲线。
并且在R信号形成中使用的象素加权系数之和，从水平方向看通常4个纵列中的中央2列的任一个列为″3″，隔1列的外侧列为″1″。另一方面，从垂直方向看，通常4个横行中的中央2行任一行为″3″，隔1行的外侧行为″1″。所以，R信号频率特性通常为Q2。
开成B信号时使用的象素的加权系数之和也与R信号一样，从水平方向看，通常4个纵列中的中央2列的任一列为″3″，隔1列的外侧列为″1″。另一方面，从垂直方向看，通常4个横行中的中央2行的任一行为″3″；隔1行的外侧行为″1″。从而B信号频率特性也常为Q2。
如该图15可见，影响亮度的比率在三原色信号中最大的G信号频率特性Q1，通过图8所示的曲线P2也了解到其频率特性是高频区域衰减小，所以可得到高的析象度。
并且在1/2乃奎斯特频率中，R信号和B信号频率特性和G信号的频率特性之差，比起图8所示要小得多，所以抑制了产生假色信号。
因此，根据本发明，对于影响亮度最大的G信号，由于可得到在高频区域衰减小的频率特性，所以获得高析象度。并且1/2乃奎斯特频率中，由于R及B信号的频率特性和G信号频率特性的差别小，所以抑制了假色信号发生。并且各各三原色信号，在所有象素中获得相同的频率特性。
权利要求
1.一种单芯片彩色摄象机，其特征在于，包括固态图像检测部件，它具有三原色R、G、B的滤色器，以对应于各自像素的镶嵌形式排列；色分离部件，用于对来自所述固态图像检测部件的信号进行处理，所述色分离部件包括信号处理部件，用于利用来自一像素块中的一个规定像素的信号上的规定加权系数来执行加权平均处理，以获得分别在该像素块的中心位置处的R、G、B彩色信号分量的加权平均，所述像素块由(m，n)到(m+3，n+3)的4行×4列的16个像素组成，其中m和n都是整数，假设第一值大于第二值，则所述信号处理部件i)在R或B的滤色器被配置在(m+1，n+1)处的像素上时，利用像素(m+1，n+1)的加权系数作为所述第一值，利用像素(m+1，n+3)和(m+3，n+1)的加权系数作为所述第二值，进行所述加权平均处理，ii)在R或B的滤色器被配置在(m+1，n+2)处的像素上时，利用像素(m+1，n+2)的加权系数作为所述第一值，利用像素(m+1，n)和(m+3，n+2)的加权系数作为所述第二值，进行所述加权平均处理，iii)在R或B的滤色器被配置在(m+2，n+1)处的像素上时，利用像素(m+2，n+1)的加权系数作为所述第一值，利用像素(m，n+1)和(m+2，n+3)的加权系数作为所述第二值，进行所述加权平均处理，iv)在R或B的滤色器被配置在(m+2，n+2)处的像素上时，利用像素(m+2，n+2)的加权系数作为所述第一值，利用像素(m，n+2)和(m+2，n)的加权系数作为所述第二值，进行所述加权平均处理。
2.如权利要求1所述的单芯片彩色摄象机，其特征在于，所述第一值等于2，并且所述第二值等于1。
全文摘要
本发明提供一种单板式彩色电视摄象机，对于对亮度影响最大的G信号，可得到高频区域衰减小的频率特性的析象度。对应各象素，处理来自以嵌镶状配置R、G、B三原色滤色器(85)的固体摄象器件(1)的信号，本发明的单板式彩色电视摄象机具有上述功能的色分离电路(8)，其特征在于通过在周围多个象素的色信号成分的内插处理，产生由固体摄象器件上2行2列4个象素构成的象素单元中心部的色信号成分。
文档编号H04N9/04GK1691784SQ200510055850
公开日2005年11月2日 申请日期1996年2月27日 优先权日1995年2月27日
发明者冈田秀史 申请人:三洋电机株式会社