专利名称：对传感器阵列中的像素执行相关双重子采样的方法和电路的制作方法
技术领域：
本发明涉及图像传感器，特别涉及一种能够对有源像素传感器(APS，Active Pixel Sensor)阵列N×M像素区域内动态选择出的多个像素执行相关双重子采样(Correlated Double Sub-Sampling(CDSS)，进行子采样并且接着进行相关双重采样(CDS，Correlated Double Sampling))的方法及电路。
背景技术：
自从20世纪80年代中期以来，最通用的图像拾取装置(图像传感器)是电荷耦合器件(CCD)。随着半导体工业的发展，CCD性能得到了迅速提高，最终发展到当前的小型高性能摄像机。然而，实际上电荷耦合器件CCD是主要的图像拾取装置，数字摄像机的核心，CCD传感器的缺点在于它消耗了比较高的能量，并且并不支持高速操作。鉴于这种情况，已对提供数兆像素(Mps)高清晰度的大型CMOS图像传感器(CIS)进行了大力发展。除了其性能允许以高密度对极为大量的像素进行布局以及以高速进行数据扫描之外，CMOS图像传感器(CIS)消耗很少的能量(大约是现有CCD芯片所消耗的能量的1/5)，而这是优于当今所使用的标准CCD的显著优点。另一个优点是CMOS传感器具有较低的制造成本能够以很低的成本提供甚至较大尺寸的CMOS传感器。利用与MOSFET或CMOS晶体管相同的处理步骤，或在与之相同的芯片上，就能够制造出CMOS图像传感器，从而能够在同一芯片上形成信号处理电路，由此减少互连布线。此外，CMOS传感器需要比CCD更小的驱动电压，并且由于能够将外围电路安装在芯片上，能够有利地缩小其尺寸。由此，预期CMOS传感器将成为在未来大范围应用的数字成像系统中关键的图像传感装置(CCD固态图像拾取装置的替代者)。
CCD传感器和CMOS传感器在图像数据扫描方法中存在着巨大差异。举例来说，对于3兆像素的分辨率，以与从一个人向另一个人传递水桶相同的方式，CCD传感器连续地对三百万个(模拟)电荷进行扫描，而且通常只有在扫描完最后的像素元件之后才进行放大(将电荷转换为电信号)。相反，CMOS传感器，例如有源像素传感器(APS)阵列(参看图1中的APS阵列)，针对每个像素均提供一个放大器(这里，放大器意味着晶体管或将电荷变为电信号的其他转换器)。由此，它能够在每个像素基础上执行信号放大，从而减少传输操作，因此它以更少的能量消耗了来更为快速地扫描数据。
相关双重采样(CDS)CMOS图像传感器中的电荷到电压转换器基本上是具有单个(或多级)电压输出器(voltage follower)(放大晶体管)的电容器，以及将电容器电压预置(“复位”)到“已知的”初始电平处的开关。在最简单的视频系统中，在每个像素读出的开始时关闭该开关，并且这使得电容器电压以及输出电平复位。在将像素电荷包(charge packet)传输给电容器之后，其电压发生改变，并且输出信号表示像素值。例如开关等部件，由于其有限的剩余电导率(conductivity)，其可将电容器预充电达到一未知数值，而这增加了输出信号的误差。幸而有补偿上述预充电不确定性的方法——相关双重采样(CDS)。在该方法中，针对每个像素对输出信号进行两次采样——就在对电容器进行预充电之后以及在添加像素电荷包之后。上述两数值之差排除了由开关所引入的噪声分量(电荷)。
相关双重采样，或CDS，是一种用于改善集成图像传感器的信噪比(S/N)的方法。通过从实际的光感应(light-induced)信号中减去像素的“黑”或“参考”或“复位”输出(电荷)电平，可以从传感器(APS阵列)的输出中有效地去除静态固定图形噪声(FPN，fixed pattern noise)以及多种瞬态噪声。
图2是表示常规相关双重采样(CDS)电路(例如，形成在图1中CDS&ADS方块内)的结构图，该电路适用于对所存储的APS阵列4×4像素区域内同一颜色像素的4个CDS采样像素值进行近似平均。利用行驱动器(例如参看图1)选择出两行，所选择出的两行包含四个将被CDS采样并且接着将被一起平均的像素。
在光传感器(APS)阵列中，通常利用光电二极管(PD)收集光电荷，并可将其存储在每个像素元件内的电容C上。从该电容中读取光电荷，作为该电容的电压(V＝Q/C)。利用CDS过程，将信号电压Vs＝Qs/C与“黑”、“空”、“参考”或“复位”电平电压Vr＝Qr/C相比，电平电压Vr是当将C的所有电荷均引导到固定电势时而(例如预先)获得的。由此，针对每个像素均获得最终输出电压V＝Vs-Vr＝(Qs-Qr)/C。通过在与有源像素传感器(APS)阵列(参考图1中的APS阵列)相同的一块芯片上制造电路可在“芯片上(on-chip)”执行CDS过程，或通过“脱离芯片(off-chip)CDS”而执行CDS过程。通常CDS过程需要存储器(例如，一个电荷存储电容器)，以及针对每一列将要进行CDS采样的像素需要一个减法器。
在图2的电路中，提供四个电容器(50a、51a、50b、51b)用于存储来自四个像素的四个数值，并且提供开关2、21a和21b以便对所存储的四个电荷执行“图像平均处理”。提供每个电容器50a、51a、50b、51b来存储一电荷(Qs-Qr)，以便输出表示一个像素的模拟图像数据的最终输出电压V(V＝Vs-Vr)。提供每个开关21a和21b来一起合并并且划分(平均)所存储的两个像素值(从同一列的不同行中的像素顺序获得的)。例如，当关闭开关21a时，并且每个相同大小的电容器50a和51a中均存储了一个采样像素值(来自列1)时，两个电容器上的电荷合并，均衡，并且在两个电容器50a和51a之间被平均分布(划分)。于是，如此对来自同一列的不同行上的采样像素值进行平均。提供开关2来一起合并并且划分(平均)来自于两个不同列(例如列“1”和“3”)上的采样像素值(或平均采样像素值)。例如，当关闭开关2、21a和21b时，并当每个具有相同大小的电容器50a、51a、50b和51b存储一起平均的采样像素值(来自列“1”和“3”中的像素)时，存储在所有四个电容器(50a、51a、50b和51b)中的电荷合并，均衡，并且在四个电容器之间被平均分布(划分)。于是，如此对来自两个不同行和两个不同列的四个像素(同一颜色的)的采样像素值进行平均。如果当开关2关闭时打开开关21a和21b，则图2的电路将仅对存储在电容器50a和50b中的(来自同一行和两个不同列的)两个像素值一起进行平均。
然后经由放大器54(例如54a和54b)，经由列选择开关(例如晶体管)20和经由公共输出线30，将每个最终平均的CDS采样像素值顺序地传输给模-数转换器(ADC)(未示出)。
图2包括两个相同的电路(“a”和“b”)，每个电路经由采样保持开关42(42a或42b)通过各自的垂直选择线(“CL1”或“CL3”)被连接，用于对两列之一(例如，列“1”或列“3”)上的像素进行CDS采样。利用采样保持开关42，将采样保持电容44可中断地连接到垂直选择线，采样保持电容44用于保持从APS阵列中的像素输出的复位或信号电荷。将参考电压源46(例如46a和46b)与采样保持电容44串联。模拟(电荷)减法器由采样保持电容44(44a或44b)、放大器(例如非反相缓冲器)48(48a或48b)和CDS电容50(50a或50b)组成。将减法器的输出节点(CDS电容50的一端)与输出放大器54的输入端连接。通过关闭箝位开关52能够在CDS电容50中复制(拷贝)在采样保持电容44中保持的电荷，因为相应于由采样保持电容44所存储的电荷数量的非反相缓冲器(放大器)48的电压输出，能够使相等电压(和相等电荷)被存储到CDS电容50中。之后通过打开箝位开关52，能够使CDS电容50具有浮动状态(它存储从采样保持电容44复制的电压/电荷)。
由此，能够将来自给定像素的、最初由采样保持电容44接收并保持的第一电荷(例如“信号”电荷Qs)复制并存储在CDS电容50中，并且接着能够由采样保持电容44接收以及保持来自同一像素的第二电荷(例如“复位”电荷Qr)。
因此，在操作中，首先将信号电压VS(经由垂直选择线例如CL1，来自一像素)施加到减法器的输入端(采样保持电容44的节点)，并且由于关闭了箝位开关52(在ON状态)，来自该像素的信号电压VS对采样保持电容44进行充电，并且也对CDS电容50进行充电。然后，在打开箝位开关52(转为OFF)之后，输出复位电势(电压)VR(经由垂直选择线例如CL1，来自同一像素)，从而将复位电压VR输入给模拟减法器的输入端，并且由采样保持电容44保持。结果，在模拟减法器的输出端(在CDS电容50的一端)产生相应于信号电压VS和复位电压VR之差的差值信号(VS-VR)。由此，有可能获得一个像素的CDS采样的模拟像素数据，其中清除了叠加在信号电压VS和复位电压VR两者上的固定图形噪声分量。当关闭开关20时，可以经由公共输出线30、再经由放大器54、通过开关20，输出该CDS采样的模拟像素数据。
提供每个电容器50a、51a、50b和51b来存储一电荷(例如，Qs或Qr)，以便输出表示一个像素的模拟图像数据的最终输出电压V(V＝Vs-Vr)。
据说“差值信号(VS-VR)”是“由CDS电容50保持的”，于是每个CDS电容(50a、51a、50b、51b)存储四个CDS采样像素的四个完整的差值信号(VS-VR)。然而，实际上很难在改变在采样保持电容44内保持的电荷的同时(以及在改变由非反向缓冲器(放大器)48所输出的电压的同时)，单独在一个CDS电容50(例如50a、51a、50b、51b之一)内保持能准确表示完整的差值信号(VS-VR)的电荷。实际上，CDS电容50(例如50a、51a、50b、51b)可以仅存储与来自给定像素的一个电荷(例如从该像素接收的第一电荷，例如“复位”电荷Qr或“信号”电荷(Qs)中的一个)相关联的电压，而不是与Qs-Qr相关联的完整的差值信号(VS-VR)。
由此，即使在由两个采样保持电容44(44a，44b)之一接收并保持四个像素的“复位”电荷Qr之前，首先将这四个像素中每一个的图像“信号”电荷Qs(而不是“复位”电荷Qr)存储在CDS电容50a、51a、50b、51b之一中，并且接着合并以及在CDS电容50a、51a、50b、51b之间划分这四个(浮动)“信号”电荷Qs(存储在CDS电容50a，51a，50b，51b中)，从放大器54(例如54a或54b)来看的(任一减法器的)结果输出也将仅仅基于从四个像素中的两个像素接收到的两个“复位”电荷(存储在两个采样保持电容44中)。由此，减法器的结果输出(从放大器54来看)将“不”是可顺序地获得以便从图2的电路输出的四个经过CDS采样的像素值(VS-VR)的数学“平均值”。在这种情况下，仅有两个所接收的“复位”电荷/电压与四个所存储的“信号”电荷/电压一起进行“平均”。
由此，图2的电路的一些操作能够将由固定图像噪声分量(例如在四个像素中的一个或两个像素中)产生的误差分配给四个像素(一起平均)，而不是从推测为表示四个像素的平均像素值中完全地删除这种误差。
对数字摄像机中利用像素阵列所捕捉的图像进行子采样的能力，在降低分辨率有益的情况下是有用的，例如，在运动图像(视频)捕捉模式中降低位速率，或者使得能够在降低分辨率的显示器上显示图像。在数字域内进行的子采样(在模-数转换之后)通常需要大容量的存储器以及消耗附加电能的处理时间。
图2中的电路，以及其他用于通过图2的模拟域“平均”操作而执行像素子采样的密切相关的已知电路，仅仅适用于通过对4×4像素区域内每一颜色的四个像素一起进行“平均”，而对拜尔图形阵列(Bayer-pattern array)中经过CDS采样的像素执行子采样。
发明内容
本发明的示例性实施例提供了一种图像传感器，其包括多个以行和列排列的像素，将每一列像素可变换地连接到存储至少两个复位电荷的至少两个复位数据电容器以及存储至少两个图像电荷的至少两个图像数据电容器。
该图像传感器执行对排列在有源像素传感器(APS)阵列的N列和N行上的N2个像素进行子采样的方法，每个像素均适合于输出复位电压和图像信号电压，该方法包括以下步骤在第一电容器中存储第一像素的复位电压作为第一电荷；在第二电容器中存储第二像素的复位电压作为第二电荷；以及将第一和第二电荷合并成平均复位电荷。
对像素进行子采样的方法包括将从APS阵列中L2个像素接收到的L2个模拟像素复位数据电荷存储到第一组N2个电容器中；将从APS阵列中L2个像素接收到的L2个模拟像素图像信号数据电荷存储到第二组N2个电容器中。L的范围可以是从1到N。对存储在第一组N2个电容器中的L2个模拟像素复位数据电荷执行第一平均操作。而且，对存储在第二组N2个电容器中的L2个模拟像素图像信号数据电荷执行第二平均操作。
图像传感器包括与每一列像素相连接的平均及比较单元(ACU)。ACU共同工作以在模拟域内执行平均操作，并且用于从平均信号电荷(来自多个像素)中减去(仍在模拟域内)平均复位电荷(来自相同的多个像素)，以便产生差分电压。图像传感器还将包括模-数转换器(ADC)，用于对差分电压执行模拟到数字的转换。
本发明的另一实施例提供一种对排列在多个行和多个列中的像素阵列进行子采样(子采样比为1∶L2)的方法，每个像素均适合于输出复位电压和图像信号电压，该方法包括以下步骤一起合并从多个(L2)像素输出的多个(L2)模拟复位数据电荷(例如，对存储在第一组存储电容器中的L2个复位电荷进行合并)；并且一起合并从多个(L2)像素输出的多个(L2)模拟图像信号数据电荷(例如，对存储在第二组存储电容器中的L2个图像信号电荷进行合并)。利用合并的(平均的)复位数据电荷和合并的图像信号数据电荷(而不是来自单个像素的复位和图像电荷)来执行相关双重采样(CDS)操作(例如，相关技术已知的)，从而获得差分电压(VS-VR)，该差分电压(VS-VR)表示对同一颜色的L2个像素进行平均的精确的数学“平均值”。
通过对由以下关系(等式)所表示的、在拜尔图形阵列中4×4像素区域内表示一种颜色的四个CDS采样像素值(数量由Qs-Qr确定的电荷)的数学“平均值”的观测(假设减法器中所有电容器均具有相等的容量C并且当与同一Vref相连时都被充电)，可证实由本发明示例性实施例所执行的“平均”(以及子采样)功能的精确性，所述关系(等式)为QAVG=14((QS11-QR11)+(QS13-QR13)+(QS31-QR31)+(QS33-QR33))]]>并且，由于加法的分配和加性逆元素(Distributive and Additive Inverse)特性QAVG=14(QS11+QS13+QS31+QS33)-14(QR11+QR13+QR31+QR33)]]>从上述数学关系中得出，通过从四个像素的四个“信号”电荷的合并QS11+QS13+QS31+QS33中(模拟)减去四个“复位”电荷的合并(四个像素的QR11+QR13+QR13+QR33)，可得到将一起对其进行平均(子采样)处理的四个CDS采样像素值的精确“平均”数值。通过在四个具有相等电容(例如，C)的电容器间(例如，相等地)分布合并后的电荷，就能够用四“除以”四个“信号”电荷的合并(例如，在“减去”合并的“复位”电荷之前)。类似的，之后通过在四个具有相等电容(例如，C)的电容器间(例如，相等地)分布合并后的电荷，就能够用四“除以”四个“复位”电荷的合并(例如，在从合并的“信号”电荷中“减去”之前)。由此，通过执行以下步骤，可获得四个CDS采样像素的“平均”数值将四个关联的“复位”电荷进行合并和划分(平均，子采样)，以便得到平均复位电荷QRAVG；将四个关联的“信号”电荷进行合和划分(平均，子采样)，以便得到平均信号电荷QSAVG；之后通过从平均信号电荷QSAVG中减去平均复位电荷QRAVG来执行一次相关双重采样操作(减法)。这里，将该一般方法称为相关双重子采样(CDSS)，因为该方法的结果是表示四个CDS采样像素的数学平均值的精确子采样像素值。替代如同在相关技术中那样执行四次CDS减法，仅需要对“平均的”(子采样的)“复位”和“信号”电荷，执行一次CDS减法操作。因此，在最终的CDS减法之前，可精确地执行子采样。
在本发明的示例性实施例中，可在以下三个阶段中以子采样率B(自乘到2次幂的整数例如，4，9，16，25…)执行相关双重子采样CDSS，其中B等于四在第一阶段中，在列方向中对两对复位电压(电荷)进行平均，并也在列方向上对两对信号电压(电荷)进行平均；在第二阶段中，在行方向上通过对两对已平均的复位电压进行平均而获得最终(平均)复位电压，并且在行方向上还通过对两对已平均的图像(信号)电压进行平均而获得最终(平均)图像(信号)电压；在第三阶段中，从最终(平均)图像(信号)电压中模拟减去最终(平均)复位电压(例如，通过利用单个的模拟减法器)。这里在示例性实施例中，电荷的“平均”包括将存储在四个电容C中的电荷合并到一个更大的更有效的电容中(例如，4C)，并且还包括在适当数量(例如，相同数目)的相同电容(例如，C)之间对合并的电荷进行划分。
本发明的另一个示例性实施例提供了一种图像传感器(例如，CIS)，其包括排列成若干行和若干列的像素阵列，每行像素中的每个像素都可操作地连接到平均单元，其中每个平均单元包括第一和第二存储电容器，用于存储来自于第一像素和来自第二像素的模拟复位数据；以及第三和第四存储电容器，用于存储来自于第一像素和来自第二像素的模拟图像信号数据。
通过参考其附图对示例性实施例进行具体描述，使本领域技术人员可理解本发明的特征，其中用相同的附图标记表示相同的元件图1是说明包含有源像素(APS)阵列的相关技术的CMOS图像传感器(CIS)的方块图；图2是说明相关技术中、适用于对同一颜色的四个像素进行近似平均的相关双重采样(CDS)电路的方块图；图3是说明根据本发明示例性实施例的CMOS图像传感器(CIS)的方块图，其包括有源像素传感器(APS)阵列及用于执行相关双重子采样(CDSS)的平均及比较电路；图4是说明在图3的CIS单元的有源像素传感器(APS)阵列内的每个像素的示例性结构的电路图；图5是说明图3的有源像素传感器(APS)阵列内的颜色感测像素的拜尔图形分布及其输出的结构图；图6是说明在图3的CMOS图像传感器(CIS)中、位于用于执行相关双重子采样(CDSS)的若干个平均及比较单元(ACU)之间的开关互连的结构图；图7是详细说明在图3的CMOS图像传感器(CIS)中、两个可变换地互连的平均及比较单元(ACU)的电路图；图8A是说明在图3的CMOS图像传感器(CIS)中、在执行相关双重子采样期间所使用的开关信号波形和行选择(SEL)信号波形的时序图；
图8B是说明对来自于图3的CMOS图像传感器(CIS)中平均及比较单元(ACU)的若干个输出平行地执行模拟-数字转换所使用的斜坡电压(ramping voltage)波形和计数器锁存控制信号波形的时序图；图9是说明对来自于图3的CMOS图像传感器(CIS)中若干个平均及比较单元(ACU)的若干个输出平行地执行模拟-数字转换所使用的计数器和锁存电路的结构图；图10是说明位于用于执行相关双重子采样(CDSS)的若干个平均及比较单元之间的另一种开关互连示例性实施例的结构图，用于对在图3的CMOS图像传感器(CIS)的APS阵列内的N2个像素(以大于4的子采样率)进行平均/子采样处理；和图11是详细说明根据本发明另一实施例的、用于对在图3的CMOS图像传感器(CIS)的APS阵列内的N2个像素进行平均/子采样处理的平均及比较单元的电路图。
具体实施例方式
图3是说明根据本发明示例性实施例的CMOS图像传感器(CIS)单元的结构图，其包括有源像素传感器(APS)阵列和用于执行相关双重子采样(CDSS)的平均及比较电路。图4是说明在图3的CIS的有源像素传感器(APS)阵列内的每个像素的示例性结构的电路图。
参考图3和图4，有源像素传感器(APS)阵列可包括在相关技术中已知的若干个像素电路，或最好是图4中的像素电路，其适用于顺序地输出VR(复位)电压和VS(图像信号)电压。通常在APS阵列中的每个像素均包括光电变换器(transducer)(例如，图4中的光电二极管PD)。行驱动器电路通常是相关技术中已知的电路，并且根据本发明的示例性实施例，在这里其适用于在进行相关双重子采样(CDSS)期间，顺序地选择奇数行(1，3…)对然后选择偶数行(2，4…)对。特别地，使用提供用于传输有源行选择信号SEL的若干个线中之一，来选择(激活)有源行。
当对存储在与像素的光电二极管PD相关联的电容中的电荷/电压进行读取时，关闭由信号TX所控制的开关TTX。通常在复位操作期间打开开关TTX。与复位开关TRX一起关闭TTX，从而也可对像素的光电二极管PD的扩散面积(diffusion area)进行复位。本领域技术人员可以识别出，复位信号RX用于控制开关TRX，开关TRX与通过信号TX所控制的开关TTX一起使用，以便将存储在与光电二极管PD相关联的电容中的电荷/电压预置(“复位”)到“复位”电平。
晶体管TAMP是“电压输出器”放大器，用于将存储在与光电二极管PD相关联的电容中的电荷/电压改变成为足够被传输到并被存储在平均及比较电路(参考图3和图4)中的电容器中的相应电压/电流。
在开始读取每个像素时，关闭由复位信号RX控制的开关TRX，并且该关闭对与PD相关联的电容电荷/电压进行复位。与光电二极管PD相关联的电容的“复位”电荷/电压在输出节点OUT处提供输出电压电平VR(在关闭开关TSEL期间)。当将APS阵列暴露给真实图像(光)时，在阵列中每个像素的光电二极管和相关联的电容将发展与落在该像素(PD)上的光强度(亮度)相对应的“图像/信号”电荷(电压)。当关闭开关TTX且打开开关TRX时，将利用放大器TAMP来“放大”实际的感光“图像信号”，并且当关闭开关TSEL时，实际的感光“图像信号”将被作为“图像信号”电压VS传输到并被存储到平均及比较电路的电容器中(参考图3和图4)。
图5是说明图3的有源像素传感器(APS)阵列内的颜色感测像素的拜尔图形分布及其输出的结构图。通过叠加到APS阵列的光电二极管(图4中的PD)上的拜尔图形滤色器阵列(CFA)来实现拜尔图形。本发明的示例性实施例适用于对同一颜色的四个像素的组一起进行“平均”(以及相关双重子采样(CDSS))，例如，设置在4×4像素区域内的红色像素R11，R13，R31，R33，举例来说，在图5中高亮的像素区域。通常将被一起进行CDSS采样的四个像素的组由来自于相同两行和相同两列的同一颜色的像素组成，如同相关领域的数字域子采样那样。由此，将一起对红色像素R11，R13，R31，R33进行CDSS采样；并将一起(同时地)对绿色像素G12，G14，G32和G34进行CDSS采样。之后，将一起对绿色像素G21，G23，G41和G43进行CDSS采样，并也一起对蓝色像素B22，B24，B42，B44进行CDSS采样。这样对四组(红、绿、蓝、绿)同一颜色的像素进行相关双重子采样的结果是产生四个与红色、蓝色和绿色像素相对应的精确“平均”的像素值。由此，在APS阵列的像素区域所执行的相关双重子采样，在校正了静态固定图形噪音(FPN)和多种类型的瞬态噪音的同时，有效地对像素区域进行了子采样(在模拟范畴内)。
顺序地对分别对应于行1和3的行选择信号SEL1和SEL3进行激活。当激活每个行选择信号时，该有源行中的所有像素首先读取出其相应的“复位”电压VR，然后读取出其实际的“图像信号”电压VS(参看例如图8A中的图)。如图5中所提到的，列1中像素的输出次序包括来自于过滤红色(Red-fi1tered)的像素R11的信号(VR11，之后VS11)，接下来是来自于过滤红色的像素R31的信号(VR31，之后VS31)。同时，列3中像素的输出次序包括来自于过滤红色的像素R13的信号(VR13，之后VS13)，接下来是来自于过滤红色的像素R33的信号(VR33，之后VS33)。在可替换的实施例中，可对行1和行3的激活次序进行颠倒。并且，虽然图5中并未示出(但在图6中示出)，列2中像素的同时输出包括来自于过滤绿色的像素G12的信号(VR12，之后VS12)，接下来是来自于过滤绿色的像素G32的信号(VR32，之后VS32)；并且列4中像素的同时输出包括来自于过滤绿色的像素G14的信号(VR14，之后VS14)，接下来是来自于过滤绿色的像素G34的信号(VR34，之后VS34)。直到对行1和3中所有的像素值均已进行过CDSS采样为止，才输出行2和4中的像素值。
图6是说明在图3的CMOS图像传感器(CIS)中位于用于执行相关双重子采样(CDSS)的若干个平均及比较单元之间的开关互连的结构图。在APS阵列的列中的每一像素均与垂直传输线(通过其相应的TSEL开关)以及一个平均及比较单元(ACU)相连。由此，图6中所示的四个相邻的平均及比较单元相应于APS阵列中四个相邻的像素列(1，2，3，4)。从而，在读取操作期间的任意时刻，ACU-1和ACU-3对从同一颜色像素处所接收到的模拟像素数据进行接收(例如，首先从过滤红色的像素R11和R13处接收；之后从过滤红色的像素R31和R33处接收；之后从过滤绿色的像素G21和G23处接收；再从过滤绿色的像素G41和G43处接收)。由此，为了有效地对所接收到的、与同一颜色像素有关的模拟像素数据进行“平均”(在模拟域内一起合并)，通过第一平均开关Savg将ACU-1和ACU-3彼此(可变换地)相连。类似的，通过第二平均开关Savg将ACU-2和ACU-4彼此(可变换地)相连。在对更具体地示出ACU-1和ACU-3的图7的详细电路图的论述中，将对“平均”开关Savg的功能进行更为详细的解释。
现在将参考图7和8A，对在图3的CMOS图像传感器(CIS)中的平均及比较单元(ACU)的结构以及操作方法进行描述。
图7是说明在图3的CMOS图像传感器(CIS)中、两个可变换地互连的平均及比较单元(ACU)的详细电路图。图8A是说明在图3的CMOS图像传感器(CIS)中执行相关双重子采样期间、用于ACU的开关信号波形和行选择(SEL)信号波形的时序图。
通过每个像素相应的TSEL开关，将在(图3的)平均及比较电路中的每个ACU(例如，ACU-1，ACU-2，ACU-3)与特定行中的所有像素可变换地连接(经由垂直传输线)。由此，将ACU-1与在第一像素列(列1)中的每个像素——包括像素R11和R31——可操作地相连。同样，将ACU-3与在第三像素列(列3)中的所有像素——包括像素R13和R33——可操作地相连。通常，将APS阵列各个列中的每个像素与垂直传输线(通过其相应的TSEL开关)以及一个平均及比较单元(ACU)可操作地相连。在操作期间，经由与APS阵列一行上所有像素相连的(水平)线，通过行选择(SEL)控制信号来激活APS阵列各个列中的一个像素。如果在APS阵列的行上的像素数量(整数)是W，则在平均及比较电路中ACU的数量也将是W。(在本发明可替换的实施例中，可能可变换地连接多于W个(例如，2W)的ACU，以便用于W个列)。由此如先前提到的，在操作期间，包括由ACU-1和ACU-3的所有ACU将同时接收来自于设置在APS阵列同一行上像素的模拟像素数据。
如图8A所示，首先激活行1(通过SEL1)，之后激活行3(通过SEL3)。由此，在操作期间，ACU-1和ACU-3一起捕捉(并存储)模拟像素数据，包含来自于同一颜色四个像素中的每一个像素(例如，R11，R31，R13和R33)的“复位”电压以及“图像信号”电压。由于通过开关Savg将ACU-1与ACU-3进行连接，因此ACU-1和ACU-3能够共享从同一颜色四个像素(例如，R11，R31，R13和R33)处所获得的模拟像素数据。具体地，ACU-1和ACU-3适用于对从同一颜色四个像素处所获得的各种类型(“复位”和“图像信号”)的像素数据进行合并和划分(平均，子采样)，以便产生出“复位”电荷/电压VR的“平均”值以及“图像信号”电荷/电压VS的“平均”值。每个ACU(例如ACU-1和ACU-3)还适用于从“图像信号”电荷/电压的“平均”值中“减去”“复位”电荷/电压的“平均”值，以便在经过CDS采样之后输出表示出四个像素的精确数学平均值的最终模拟像素数据，从而消除了静态固定图形噪音(FPN)。
每个ACU均包括模拟减法器(例如，减法器-1和减法器-3)，和用于接收并传输模拟减法器的输出的放大器AMP1。放大器AMP1可以被实施为非反相缓冲器(例如，Vref＝0)，或者如前面优选实施例中那样，被实施为依赖于与随后的并行模拟-数字转换器(ADC)结合使用的参考电压Vref的差分放大器(differential amplifier)。这种设置允许偏置源(Vramp)在平均操作期间处于第一电压电平，而在ADC操作期间处于第二电压电平，第一电压电平不同于第二电压电平。缓冲器电容器(CA)和第二输出放大器AMP2是可选的，并且它们包含在优选的示例性实施例中(图7中所示)，以便为ADC的分辨率而增加增益。在每个ACU内的模拟域减法器的输出通过放大器1进行感测，并通过可选的电容器CA进行缓冲，以及对于模拟-数字转换，通过可选的第二放大器AMP2进一步放大，输出为表示平均的VR-VS的电压信号(例如，VCD1或VCD3)。
在优选的示例性实施例中的每个模拟域减法器(例如，减法器-1)均包括，并且可以基本上包括，多个彼此在一个公共节点处相连的数据存储电容器(例如，ACU-1中的CS11，CS31，CR11，CR31)，该节点位于通过开关S1与ACU所适用于的行中的像素(例如，ACU-1所适用于的行1中的像素)相连的垂直传输线上。在每个ACU内的四个数据存储电容器的每一个中均填充并存储了从与ACU(例如，ACU-1)相连的一个像素(例如，从相同列的第一行中的像素，或从相同列的第三行中的像素)处所接收到的预定模拟像素数据电荷(例如，“复位”或“信号”数据)，该ACU是由通过若干个开关(例如S1，S2，S3，S4，SS，SR)进行的开关连接的次序所确定的。同时地打开或关闭在每个ACU(以及ACU之间，例如，Savg)中的相应开关(例如S1，S2，SS，SR，S3，S4)。彼此相配合地，并且与如图8A的时序图中所示的行选择信号(例如，SEL)配合地，打开或关闭在每个ACU中的开关(例如S1，S2，SS，SR，S3，S4)。
通过操纵开关S1，S2，S3，S4，SS和SR，控制像素、四个存储电容器(例如，CS11，CS31，CR11，CR31)以及其他电流路径之间的连接，可按以下顺序用模拟像素数据来填充四个存储电容器存储电容器CR11存储来自于R11(列1，行1)的“复位”电荷；存储电容器CS11存储来自于像素R11(列1，行1)的“信号”电荷；存储电容器CR31存储来自于像素R31(列1，行3)的“复位”电荷；存储电容器CS31存储来自于像素R31(列1，行3)的“信号”电荷。
可替换的，在ACU的非CDSS模式期间(例如，在标准CDS模式期间)，将从一个像素处所接收到的模拟像素数据装载到在每个ACU(ACU-1和AUC-3中的每一个)内的CR“复位”数据存储电容器之一(例如，CR11或CR31；或者有效地合并成一个电容器的CR11和CR31)中，然后装载到CS“信号”数据存储电容器之一(例如，CS11或CS31；或者有效地合并成一个电容器的CS11和CS31)中。由此，将仅来自于一行像素的全部的“复位”和“信号”模拟像素数据加载到(并存储到)多个ACU中。在对ACU内的数据存储电容器(CR和CS)进行装载的该方法期间，对APS阵列的单个行(例如，第一行)中的所有像素(例如，对像素R11，G12，R13，G14…)，同时执行标准(非子采样)相关双重采样(CDS)。然后，基于激活了哪一个行选择线，ACU接下来的操作(在非CDSS模式期间)是对APS阵列的单个行(例如，第二行)中的所有像素(例如，对像素G21，B22，G23，B24…)执行标准(非子采样)相关双重采样(CDS)。在ACU的非CDSS模式期间(例如，在标准CDS模式期间)，不需要对开关SS，SR和Savg进行操作(例如，能够保持打开状态)。
在操作ACU的CDSS(子采样)模式期间，一旦将来自于四个像素R11，R31，R13，R33的模拟(“复位”和“信号”)像素数据填充到一对可变换地连接的ACU(例如，ACU-1和ACU-3)中的八个存储电容器中，为了对从四个像素(R11，R31，R13，R33)处所接收到的、同一类型(“复位”或“数据”)的所有四个像素数据的电荷一起进行“平均”(合并和划分)，顺序地关闭开关SS，SR和Savg(与开关S1，S2，S3，S4相配合)。
然而，在ACU的CDSS操作(CDSS子采样模式)方法的优选实施例中，通过并利用关闭平均开关Savg，(例如，甚至在将模拟像素数据填充到所有数据存储电容器中之前)，在可变换地连接的ACU(不同列的，例如列1和列3)中的相应数据存储电容器之间，对各个类型(“复位”或“信号”)的模拟像素数据进行“平均”(合并和划分)。由此，例如，当将来自于像素R11的“信号”数据装载到数据存储电容器CS11时，数据存储电容器CR11(和数据存储电容器CR13)将存储像素R11的“复位”数据与像素R13的“复位”数据的“平均值”，而不是仅存储像素R11的“复位”值。
图8A的时序图中示出了用于在装载每个ACU中四个存储电容器的过程中执行平均的开关——特别是平均开关Savg——的操作方法，其中高电平表示关闭的开关。基本上，(在所有ACU中)关闭开关S1，以便将来自于由激活的行选择线(例如，行1的SEL1)所确定的行中像素的预定类型(例如，“复位”)的模拟像素数据装载到对应组的数据存储电容器中，例如CR11，CR12(未示出)，CR13，CR14(未示出)，并且接着打开开关S1，然后关闭平均开关Savg。(同时，基于每个ACU中的四个数据存储电容器中哪一个被预定为接收该特定模拟像素数据，在所有ACU中打开或关闭开关S2，S3，S4，SS和SR)。
例如，在图8A中可见，在时间(1)处，在打开平均开关Savg的同时关闭开关S1(用于将“复位”数据装载到电容器CR11和CR13中)。然后，在时间(2)处，打开开关S1(在完成将“复位”像素数据装载到电容器CR11和CR13中之后)，并且关闭平均开关Savg，以便对那些先前刚存储到电容器CR11和CR13中的模拟像素数据(电荷)进行合并和划分。由此，在由所有ACU中每个已选择出的数据存储电容器(例如，CR11，CR12，CR13，CR14…)接收到模拟像素数据(例如，“复位”数据)之后，打开开关S1(指示已完成对数据存储电容器的装载操作)，并接着关闭在ACU之间的平均开关Savg，以便对来自于同一像素行中的同一颜色像素的同一类型的相应电荷(例如，来自于像素R11和R13的“复位”电荷)一起进行平均(合并和划分)。由此，将从同一行上相同颜色两个像素接收到的同一类型(例如，“复位”)的模拟像素数据平均(合并和划分)到并存储在各个预定对的数据存储电容器的每一个中(例如，在CR11和CR13中)。重复执行这种同行平均方法(当打开开关Savg时关闭开关S1，例如在时间(3)，(5)和(7)处；以及之后当关闭开关Savg时打开开关S1，例如在时间(4)，(6)和(8)处)，以便装载其余三对数据存储电容器(例如，CS11和CS13，之后CR31和CR33，再之后CS31和CS33)中的每一个，使得在可变换连接的ACU(例如，ACU-1和ACU-3)中相应的四对数据存储电容器中的每一个都将包含从同一行中相同颜色两个像素处所接收到的“复位”或“信号”数据的“平均”数值。
然后，执行用于对从同一列像素(来自于不同行上的像素)处所接收到的同一类型的像素数据进行同列平均(合并和划分)的操作。通过关闭开关SS(例如，在时间(9)处)使存储在每个ACU中一对CS数据存储电容器(例如，ACU-1中的CS11和CS31)中的“信号”数据电荷均衡，以及关闭开关SR使存储在每个ACU中一对CR数据存储电容器(例如，ACU-1中的CR11和CR31)中的“复位”数据电荷均衡，来简单地对来自于不同行(同一列)中像素的数据执行同列“平均”(合并和划分)。依据这个最终的同列“平均”步骤，在可变换地连接的ACU(例如，ACU-1和ACU-3)上的四个CS数据存储电容器(例如，CS11，CS13，CS31，CS33)中的每一个均保持了相同的平均“信号”电荷，该平均“信号”电荷表示从同一颜色四个像素(例如，R11，R13，R31和R33)处所接收到的四个(信号)电荷的精确的数学平均值。并且，相似地，依据这个最终的(同列)“平均”步骤，在可变换地连接的ACU(例如，ACU-1和ACU-3)上的四个CR数据存储电容器(例如，CR11，CR13，CR31，CR33)中的每一个均保持了相同的“平均”“复位”电荷，该平均“复位”电荷表示从同一颜色四个像素(例如，R11，R13，R31和R33)处所接收到的四个(复位)电荷的精确的数学平均值。
参考表示在时序8A中所指示的时间((1)到(9))处的电荷的如下等式，更具体地解释在相关双重子采样模式(用于对像素R11，R13，R31和R33执行CDSS)中，在两个可变换连接的ACU上的八个数据存储电容器(例如，CR11，CR13，CR31，CR33；和CS11，CS13，CS31，CS33)中所执行的数据装载和“平均”操作。在这些等式中，Q表示在下标所示的数据存储电容器中的电荷，并且“＝”符号表示假定电容(同一类型CS或CR的所有数据存储电容器的电容)相等时电荷相等；下标形式的电压符号，例如VRESET11表示与电压“VR11”相同的含义；下标形式的有关电容的符号，例如CCR11/CR31，表示下标所示的电容器(在该例子中是CR11和CR31)虽然是临时的但却是有效地并联连接的(以便形成附加的合并电容器)在时间(1)处，分别对像素R11和R13的“复位”电压(VR11和VR13)进行采样，并将其分别装载到数据存储电容器CR11和CR13中R11像素QCR11＝QCR31＝CCR11/CR31(VRESET11-Vref)，R13像素QCR13＝QCR33＝CCR13/CR33(VRESET13-Vref)在时间(1)处，也对电容器CS11，CS13，CS31和CS33进行充电，但是稍后将由从预定像素处所接收到的适当的(图像信号)像素数据替代这些初始电荷。
在时间(2)处，在电容器CR11和CR13之间(平均开关Savg是关闭的)，分别对像素R11和R13的“复位”电压(VR11和VR13)进行“平均”(合并和划分)
QCR11=QCR31=QCR13=QCR33=CCR11/CR31/CR13/CR33(VRESET11+VRESET132-Vref)]]>在时间(3)处，分别对像素R11和R13的“图像”(信号)电压(VS11和VS13)进行采样，并将其分别装载到数据存储电容器CS11和CS13中R11像素QCS11＝QCS31＝CCS11/CS31(VSIGNAL11-Vramp)，R13像素QCS13＝QCS33＝CCS13/CS33(VSIGNAL13-Vramp)在时间(3)处，打开开关S3和S4(用于存储“复位”电压的电容器CR11，CR13，CR31和CR33处于浮动状态)，并且用于存储“复位”电压的电容器CR11，CR13，CR31和CR33正在保持它们先前的电荷QCR11＝QCR31＝QCR13＝QCR33(参看上面的时间(1))。
在时间(4)处，在电容器CS11和CS13之间(平均开关Savg是关闭的)，分别对像素R1 1和R13的图像(信号)电压(VS11和VS13)进行“平均”(合并和划分)QCS11=QCS31=QCS13=QCS33=CCS11/CS31/CS13/CS33(VSIGNAL11+VSIGNAL132-Vramp)]]>在时间(5)处，分别对像素R31和R33的“复位”电压(VR31和VR33)进行采样，并将其分别装载到数据存储电容器CR31和CR33中R31像素QCR31＝CCR31(VRESFT31-Vref)，R33像素QCR33＝CCR33(VRESET33-Vref)在时间(5)处，因为开关SS是打开的(用于存储“信号”电压的电容器CS11和CS13处于浮动状态)，并且开关SR也是打开的(用于存储“复位”电压的电容器CR11和CR13处于浮动状态)，所以电容器CS11，CS13，CR11和CR13分别保持它们先前的电荷。
在时间(6)处，在电容器CR31和CR33之间(平均开关Savg是关闭的)，分别对像素R31和R33的“复位”电压(VR3 1和VR33)进行“平均”(合并和划分)QCR31=QCR33=CCR31/CR33(VRESET31+VRESET332-Vref)]]>在时间(7)处，分别对像素R31和R33的图像(信号)电压(VS31和VS33)进行采样，并将其分别装载到数据存储电容器CS31和CS33中R31像素QCS31＝CCS31(VSIGNAL31-Vramp)，R33像素QCS33＝CCS33(VSIGNAL33-Vramp)
在时间(8)处，在电容器CR31和CR33之间(平均开关Savg是关闭的)，分别对像素R31和R33的“图像”(信号)电压(VS31和VS33)进行“平均”(合并和划分)QCS31=QCS33=CCS31/CS33(VSIGNAL31+VSIGNAL332-Vref)]]>在时间(9)处，执行(对四个“复位”电荷和四个“信号”电荷的)最终平均。(当关闭开关SR时)将存储在每个ACU中的两个(同行)“平均复位”电压平均为一个“平均复位”电荷QRAVG；并且(当关闭开关SS时)将存储在每个ACU中的两个(同行)“平均信号”电压平均为一个“平均信号”电荷QSAVGQRAVG＝QCR11＝QCR31＝QCR13＝QCR33；并且QRAVG=CCR11/CR13/CR13/CR33(VRESET11+VRESET13+VRESET31+VRESET334-Vref)]]>QSAVG＝QCS11＝QCS31＝QCS13＝QCS33；并且QSAVG=CCS11/CS31/CS13/CS33(VSIGNAL11+VSIGNAL13+VSIGNAL31+VSIGNAL334-Vref)]]>由此，通过关闭开关SS和SR，(例如从QSAVG和QRAVG)得到同一颜色四个像素的最终的“平均”和子采样的“电压差”(VS-VR)。在最终的平均之后(例如，在时间(9)之后)，存储在列1和3的ACU-1和ACU-3中相应的CS和CR数据存储电容器中的电荷，存储着从四个像素得到的相同的“平均”电荷。由此，能够使用将输出VCD1或VCD3中任意一个，来读取表示同一颜色的四个CDSS采样像素的最终“电压差”(VS-VR)(用于模拟-数字转换)。
图8B是说明对来自于图3的CMOS图像传感器(CIS)中若干个平均及比较单元(ACU)的若干个输出并行地执行模拟-数字转换所使用的斜坡电压波形和计数器锁存控制信号波形的时序图。在最终的“平均”之后(例如，在图8A和8B中所示的时间(9)之后)，利用在ACU内的模拟域减法器(例如，ACU-1中的减法器-1)，对存储在ACU-1和ACU-3中相应CS和CR数据存储电容器中的“平均复位”和“平均信号”电荷进行比较，以便得到APS阵列的四个CDSS采样像素的单一(子采样的)数值。将包含有串联连接的CS和CR电容器的减法器(例如，减法器-1)连接在Vramp和放大器AMP1的输入端之间。由此，在AMP1输入端的电压表示Vramp+VS+(-VR)之和，因为存储在CR电容器上的VR电荷的极性被(串联)连接到存储在CS电容器上的VS电荷的极性的对立极性上。这样，在AMP1输入端的电压是通过(平均的)VS-VR而被箝位升高的Vramp。计数器启动信号(CE)(参看图3)可以被定时成在最终的平均之后(在关闭开关SS和SR后)开始计数。由此，当在初始化计数器(例如，在图3的数字信号输出电路中)的计数的同一瞬间时，通过以已知(例如，预定的)比率，或至少以固定比率，使电压Vramp向上倾斜，当AMP1的输入(来自于减法器的输出)超过预定的阈电压电平(例如，Vref)时通过锁存该计数，能够将VS-VR的值从模拟值转换为量化的数字值。VS-VR的值越大，使AMP1的输入达到阈电压(Verf)的时间(计数)越短。
当AMP1的输入达到阈电压(Verf)时，ACU的信号VCD(例如，ACU-1的VCD1)将从低值转变为高值。由此，可以将来自于每个ACU的VCD信号(例如，VCD1，VCD2，VCD3…)作为计数锁存控制信号，输出给闩锁电路(参看图9)。
图9是说明对来自于图3的CMOS图像传感器(CIS)中若干个平均及比较单元(ACU)的若干个输出并行地执行模拟-数字转换所使用的计数器和锁存电路的结构图。当激活计数器启动信号(CE)时(例如，在CDSS模式中通过ACU操作对四个像素进行“最终的平均”后；或在标准CDS模式期间仅将一个像素的数据装载到每个ACU中之后)，计算器输出了数字计数开始。锁存电路包括若干个并行的计数锁存器(每个ACU都有一个)，用于在由相应ACU所输出的相应VCD信号所表示的时刻，锁存由计数器输出给所有锁存器的计数。可以使用由每个ACU所输出的VCD信号来控制为每个ACU所提供的(在锁存电路中)相应的计数锁存器，以便当VCD信号(例如，ACU-1的VCD1)从低值转变为高值时，在该(计数)时刻，为ACU所提供的相应计数锁存器存储该计数数值。因此，当计数器到达其计数的结束时，已经对来自于多个ACU中减法器的所有(独立的)输出并行地进行了模拟-数字转换。可以将锁存电路中多个锁存器(为每个ACU存储计数器数值)的内容输出给数字信号处理器(DSP)，以便对来自于ACU的(子采样或非子采样的)像素数据作为数字像素数据，进行进一步的精炼或存储或传输。
图10是说明位于用于执行相关双重子采样(CDSS)的若干个平均及比较单元之间的另一种开关互连示例性实施例的结构图，用于对在图3中CMOS图像传感器(CIS)的APS阵列内的N2个像素(例如，以大于4的子采样率)进行平均/子采样处理。图10中的平均及比较电路(参见图3)与图6中的类似，除了图10中在多个平均及比较单元(NACU)之间的开关互连更灵活，其中能够同时连接不同列上的多于两个的(例如，N个)ACU。在图6中多对ACU相连的情况，该增强的互连特性支持对来自多于两列的像素的电荷(例如，复位和信号)进行平均“合并和分配”。由此，通过将N个NACU(而不是2个ACU)连接在一起，每个NACU均包含有N个CR数据存储电容器和N个CS数据存储电容器(而不是2个CR数据存储电容器和2个CS数据存储电容器)，能够对2N×2N范围内的拜尔图形像素区域进行向下子采样，直到获得表示一个“平均”像素的三种颜色(RGB)的数据。由此，图10中的互连系统支持对图3中CMOS图像传感器(CIS)的2N×2N像素区域进行相关双重子采样(CDSS)，其中N可以在从1(非子采样)到任何整数(例如，在图6和7电路的情况下为2)的范围内。
图11是详细说明根据本发明另一实施例的增强的平均及比较单元(NACU)的电路图，该NACU用于对图3中CMOS图像传感器(CIS)的APS阵列内的2N×2N像素区域内同一颜色的多达N2个像素进行CDSS平均/子采样处理。图11中所示的NACU与图7中所示的ACU类似，除了图11的NACU中模拟-数字减法器包括2N个模拟像素数据存储电容器(例如，2N＝6，8，10)，而不是仅有4个模拟像素数据存储电容器(以及附加的开关，例如，SSN)。附加的数据存储电容器(以及控制它们的加载以及平均的附加开关)支持对布置在APS阵列的2N×2N像素区域内的N个不同列和N个不同行中的同一颜色的N2个像素进行CDSS模式平均/子采样。利用来自于与NACU相连的列的像素的(复位)电压(VR)，从CRN到CR1，充电(加载)NACU的减法器(例如，N减法器-1)中的CR(复位)数据存储电容器。利用来自于与NACU相连的列的相同像素的(图像信号)电压(VS)，从CSN到CS1，充电(加载)NACU的减法器(例如，N减法器-1)中的CS(图像信号)数据存储电容器。
因为每个像素列均需要一个NACU以便进行CDSS平均/子采样，所以，例如，以在图10中所示的方式，图11中的NACU将被与至少N-1个类似的其他NACU可变换地互连。事实上，因为图11的NACU也能够对布置在其列中的1，2，3或更少整数L个像素(少于N个像素，例如，L＝1，2，3)执行CDSS平均/子采样，可以用图10所示方式将在CIS中的所有其他(例如，奇数)NACU可变换地互连。然而，可独立地或动态地对每个“平均”开关Savg进行控制，以便禁止在所有其他(例如，奇数)NACU(含有L个奇数NACU)的第一块中的NACU与所有其他(例如，奇数)ACU(含有另外的L个奇数ACU)的相邻第二块中的NACU之间出现“平均”连接。以那种方式，在对L个或N个可变换互连的NACU中的每一块进行CDSS模式操作期间，仅仅应当对来自于相同的2N×2N(或2L×2L)像素区域内的像素一起进行平均。
通过动态地控制开关Savg，S1，S2，S3，S4和(SS1，SS2…SSN)及(SR1，SR2，…SRN)，能够将本实施例中的NACU用于对布置在方形(或非方形)像素区域内的同一颜色的动态选择出的数量L2(从l2到N2)个像素执行子采样。
如上所述，本发明中的至少一个实施例提供了一种用于执行相关双重子采样(CDSS)的方法及装置，包括“平均”(在模拟域内)从若干个像素处所接收的“复位”数值和平均(在模拟域内)“信号”数值的步骤，之后是从“平均”信号数值中减去(在模拟域内)“平均”复位数值的步骤，从而产生CDSS采样模拟数据数值，该数值表示同一颜色的四个经过通常CDS采样的像素的精确数学平均值。由此，本发明中至少一个实施例提供了一种在模拟域内对有源像素传感器(APS)阵列中若干个像素直接、精确地进行子采样的性能，同时还清除静态固定图形噪音(FPN)。
通过以上对本发明示例性实施例的描述，可以理解，由附属的权利要求所限定的本发明并不受在上述示例性实施例中所阐述的具体细节所限制，因而在不违背如所请求保护的本发明的精神和范围的情况下，其任何明显的变化均是可能的。在所附权利要求中，L和N表示整数，其中L的范围是从1到N，包含N；而“第N个”表示数字N；2N表示N的两倍；“第2N个”表示N的两倍。
权利要求
1.一种图像传感器，包括多个以行和列排列的像素，每一行像素与用于存储至少两个复位电荷的至少两个复位数据电容器以及用于存储至少两个图像电荷的至少两个图像信号数据电容器可变换地相连。
2.权利要求1中所述的图像传感器，进一步包括平均电路，用于利用至少两个复位电荷执行第一平均操作，以便产生平均复位电荷。
3.权利要求1中所述的图像传感器，其中，平均电路还用于利用至少两个图像电荷来执行第二平均操作，以便产生平均图像电荷。
4.权利要求3中所述的图像传感器，其中，在模拟域内执行第一和第二平均操作。
5.权利要求3中所述的图像传感器，进一步包括模拟减法器，用于从平均的信号电荷中减去平均的复位电荷，以便产生差分电压。
6.权利要求5中所述的图像传感器，进一步包括模拟-数字转换器(ADC)，用于对差分电压执行模拟到数字的转换。
7.权利要求6中所述的图像传感器，其中，平均电路和ADC由同一个偏置源共同偏置。
8.权利要求7中所述的图像传感器，其中，偏置源在第一和第二平均操作期间处于第一电压电平处，并且在ADC操作期间处于第二电压电平处，第一电压电平与第二电压电平不同。
9.权利要求2中所述的图像传感器，其中，第一平均操作包括对排列在相同行中的像素的复位数值进行平均的第一步，以及对排列在相同列中的像素的复位数值进行平均的第二步。
10.权利要求2中所述的图像传感器，其中，在执行平均的第二步之前执行平均的第一步。
11.权利要求2中所述的图像传感器，其中，平均电路包括设置在至少两个复位数据电容器之间的开关。
12.权利要求3中所述的图像传感器，其中，平均电路进一步包括设置在至少两个图像数据电容器之间的开关。
13.权利要求1中所述的图像传感器，其中，图像传感器是CMOS类型。
14.一种对在有源像素传感器(APS)阵列中的像素进行子采样的方法，该方法包括在第一组N2个电容器中，存储从APS阵列中L2个像素处所接收到的L2个模拟像素复位数据电荷。
15.权利要求14中所述的方法，进一步包括在第二组N2个电容器中，存储从APS阵列中L2个像素处所接收到的L2个模拟像素图像信号数据电荷。
16.权利要求14中所述的方法，进一步包括对存储在第一组N2个电容器中的L2个模拟像素复位数据电荷，执行第一平均操作。
17.权利要求16中所述的方法，其中，在模拟域内执行第一平均操作。
18.权利要求16中所述的方法，其中，第一平均操作包括将所有的L2个模拟像素复位数据电荷进行合并。
19.权利要求16中所述的方法，其中，将所有的L2个模拟像素复位数据电荷进行合并包括将在第一组N2个电容器中的至少两个电容器彼此并联连接。
20.权利要求18中所述的方法，进一步包括对存储在第二组N2个电容器中的L2个模拟像素图像信号数据电荷，执行第二平均操作。
21.权利要求19中所述的方法，其中，第二平均操作包括将所有的L2个模拟像素图像信号数据电荷进行合并，并进一步包括将在该组N2个电容器中的至少两个电容器彼此并联连接。
22.权利要求21中所述的方法，进一步包括在模拟域内的减法操作，其中通过将第一组N2个电容器中的至少一个电容器与第二组N2个电容器中的至少一个电容器串联连接，而获得差分电压。
23.权利要求22中所述的方法，进一步包括对来自于减法操作所得的差分电压，执行模拟到数字的转换(ADC)。
24.权利要求23中所述的方法，其中，通过由单一偏置源所偏置的电路，执行对差分电压的平均操作以及ADC。
25.权利要求23中所述的方法，其中，单一偏置源在平均操作期间处于低电压电平处，并且在ADC期间处于高电压电平处。
26.权利要求2 1中所述的方法，其中，L等于N，并且N等于四。
27.权利要求26中所述的方法，其中，将四个像素排列在两行和两列上，并且第一平均操作包括获得来自于第一行上第一对像素的两个复位电荷的第一同行平均值，获得来自于第二行上第二对像素的两个复位电荷的第二同行平均值；并之后将第一同行平均值和第二同行平均值进行平均。
28.一种图像传感器，包括以多个行和多个列排列的像素的阵列，每一列像素中的每个像素可操作地与平均单元相连，其中每个平均单元包括用于存储来自于第一像素和来自于第二像素的模拟复位数据的第一和第二存储电容器，以及用于存储来自于第一像素和来自于第二像素的模拟图像信号数据的第三和第四存储电容器。
29.权利要求28中所述的图像传感器，其中，将来自于第一像素和来自于第二像素的模拟复位数据存储为电荷。
30.权利要求28中所述的图像传感器，进一步包括第一平均开关，用于执行第一平均操作，该第一平均操作包括对存储在至少两个平均单元中的模拟复位数据进行平均。
31.权利要求30中所述的图像传感器，其中，第一平均开关还用于执行第二平均操作，该第二平均操作包括对存储在至少两个平均单元中的模拟图像信号进行平均。
32.权利要求31中所述的图像传感器，其中，在模拟域内执行第一和第二平均操作。
33.权利要求28中所述的图像传感器，其中，每个平均单元进一步包括第N个存储电容器，用于存储来自于第N个像素的模拟图像信号数据。
34.权利要求28中所述的图像传感器，其中，每个平均单元进一步包括第2N个存储电容器，用于存储来自于第N个像素的模拟复位数据。
35.权利要求28中所述的图像传感器，进一步包括每一列的模拟-数字转换器(ADC)，用于对来自于平均单元的多个输出执行模拟到数字的转换。
36.权利要求35中所述的图像传感器，其中，每个模拟-数字转换器(ADC)适用于对来自平均单元的多个输出并行地执行模拟到数字的转换。
37.权利要求28中所述的图像传感器，其中，平均单元和ADC由同一个偏置电压共同偏置。
38.权利要求28中所述的图像传感器，其中，偏置源在平均操作期间处于第一电压电平处，并且在ADC操作期间处于第二电压电平处，第一电压电平与第二电压电平不同。
39.权利要求31中所述的图像传感器，其中，第一平均操作包括对排列在相同行中的像素的模拟复位数据进行平均。
40.权利要求32中所述的图像传感器，其中，第二平均操作包括对排列在相同行中的像素的模拟图像信号数据进行平均。
41.权利要求28中所述的图像传感器，其中，每个平均单元进一步包括设置在第一和第二存储电容器之间的复位-平均开关，用于对在相同列中的像素的模拟复位数据进行平均。
42.权利要求28中所述的图像传感器，其中，每个平均单元进一步包括设置在第三和第四存储电容器之间的图像信号-平均开关，用于对在相同列中的像素的模拟图像信号数据进行平均。
43.权利要求28中所述的图像传感器，其中，图像传感器是CMOS类型。
44.权利要求28中所述的图像传感器，进一步包括数字信号处理器。
45.一种对以多个行和多个列排列的像素的阵列进行子采样的方法，每个像素均适用于输出复位电压和图像信号电压，该方法包括以下步骤在第一组存储电容器中，存储由多个像素所输出的多个复位电压；在第二组存储电容器中，存储由多个像素所输出的多个图像信号电压；将存储在第一组存储电容器中的多个复位电压进行合并；并且将存储在第二组存储电容器中的多个图像信号电压进行合并。
46.权利要求45中所述的方法，进一步包括将在第一组存储电容器中的至少一个存储电容器与在第二组存储电容器中的至少一个存储电容器串联连接。
47.权利要求45中所述的方法，进一步包括对通过第一和第二组存储电容器中串联连接的存储电容器的电压进行检测。
48.权利要求45中所述的方法，进一步包括对通过第一和第二组存储电容器中串联连接的存储电容器的电压进行数字量化。
49.一种对排列在有源像素传感器(APS)阵列的N列和N行中的N2个像素进行子采样的方法，每个像素适用于输出复位电压和图像信号电压，该方法包括以下步骤在第一电容器中，将第一像素的复位电压存储为第一电荷；在第二电容器中，将第二像素的复位电压存储为第二电荷；和将第一和第二电荷合并成平均复位电荷。
全文摘要
本发明涉及一种对有源像素传感器(APS)阵列中的像素执行相关双重子采样(CDSS)的方法和电路。每个像素输出复位电压以及图像信号电压。通过以下步骤对多个(L
文档编号H04N5/374GK1681290SQ200510074158
公开日2005年10月12日 申请日期2005年3月16日 优先权日2004年3月16日
发明者林秀宪 申请人:三星电子株式会社