专利名称：用于将串行数据流转换到数据通道的方法
技术领域：
本发明涉及一种在通信接口中将串行数据流转换为并行数据流的方法，其中将所述串行数据流多路分解到给定数目的通道，并为至少一个数据通道的至少一个数据块预设一个同步报头。
背景技术：
SERDES成帧器接口(SFI)定义了SONET/SDH成帧器(同步光网络/同步数字系列成帧器)(或其它设备，例如向前纠错(FEC)处理器)与高速并串/串并(SERDES)逻辑之间的电子接口。将第一芯片接收到的串行数据转换为并行数据信号，并行地传送给第二芯片。芯片之间的传输线(其传送每个通道的数据)可能具有不同的长度，因此通道之间的传输时间可能不同。在第二芯片中必须将并行数据再次串行化，将所接收到的并行数据排列为正确顺序。由于传输时间不同，并行信号之间会发生错位(skew)。为了检测这种错位并能够以正确顺序连接并行信号，目前对于所有通道的所有数据块采用具有比特序列01的固定的2比特同步报头。
例如，根据SERDES成帧器接口级别4(SFI-4)阶段2标准，将光数据流中的数据扰乱并且以循环方式将穿过接收数据总线的4比特通道的64比特数据块去掉。将接收到的第一个64比特写入到与RXDATA[3]相关联的缓冲器中，并将最后一个64比特写入到与RXDATA
相关联的缓冲器中。缓冲器用作在输入时域与接收接口时域之间进行桥接的一组FIFO(先进先出存储器)。在每个64比特数据块上预设同步报头01以在发送之前即在从第一芯片发送到第二芯片之前构造一个66比特数据块。
在将固定的同步报头01与64比特数据块一起使用时，每64比特中就周期性地出现一次比特序列01。在第二芯片中必须识别同步报头。遗憾的是，比特序列01出现得相当频繁并且因此不能确定所识别的序列01是否对应于一个同步报头。为了减轻这一问题，可在发送前将数据扰乱。此外，如果错位大于32比特，就有可能产生模糊现象。因此，根据现有技术，只能检测和纠正较小的错位。
发明内容
本发明的目的是提供一种用于在对高比特率信号进行并行数据互连时将串行数据流信号转换为并行信号的方法。
这一目的通过前述类型的方法来实现，其中对于至少一个通道，给定或生成包含一个或多个比特但不包含作为固定同步报头的字01的同步字，并且将该同步字用作为至少一个数据块预设的同步报头。特别地，有利的做法是在为多个数据块预设的多个同步报头上展开该同步字。这样就可以选择现有技术中公知的较长同步字。采用较长的同步字，可以避免模糊现象，并且可以检测大得多的错位并相应地对信号进行纠错。此外，2比特同步字可以与1比特同步报头结合使用，其中0和1交替出现，即第一数据块将比特0预定为同步报头，并且同一通道的下一数据块将比特1预定为同步报头。因此，对于64比特数据块，周期增大为2×65比特即130比特，可以准确地检测更大的错位。因此，增大了可检测的错位的范围。显然，主要的优点在于采用较长的同步字，即具有3比特的长度或更大长度的同步字，其中该同步字的长度决定了可准确检测的错位。可以根据应用和期望的错位来选择同步字的长度。优选地，为每个通道的每个数据块预设同步报头。
在本方法的一个优选变型中，例如通过为每个数据块预设1比特的同步字，在一个或多个同步报头上展开该同步字。由此，可以避免模糊现象。
在本方法的又一个变型中，该同步报头可以包含多个同步报头块，每个块包含给定比特数的同步字。作为替代，每个块可以包含整个同步字。
在本发明方法的一个特别优选的变型中，该同步字是伪随机比特序列。伪随机比特序列可以由线性反馈位移寄存器生成。当采用伪随机比特序列时，由于伪随机比特序列出现在数据块中的概率极低，因此可以不再扰乱数据，于是将一部分数据块错误地识别为同步报头的概率较低。因此，即使没有将信号扰乱，对同步字的检测仍会更加可靠。根据伪随机同步字的长度，可检测的错位范围可以增大几个量级。优选地，同步字非常长，例如为223-1＝8388607比特。
如果在所有通道中采用相同的同步字，则本方法将特别容易实现。但是，如果在不同的通道中采用不同的同步字，则同步字可以与某一通道相关联并且因此数据块可以与某一通道相关联。因此，可以为至少两个通道给定或生成不同的同步字。这些同步字可以由一个或多个同步字发生器给定或生成。
在本方法的又一个变型中，对于特定通道的每个数据块可以采用相同的同步报头。作为替代，至少对于一个通道中彼此相继的两个数据块可以采用不同的同步报头。例如，如果同步字只包括2比特，则对于特定通道的数据块，可以将0和1交替地用作同步报头。此外，对于一个通道的四个连续数据块，可以采用例如01、10、11、00作为同步报头。因此，可以采用不同的动态的同步报头。
本发明还涉及一种接口，特别是SERDES源接口，包括一个用于将串行数据流并行化(deserializing)的转换器(gearbox)和多个包括用于为数据块预设同步报头的装置的数据通道，其中提供为至少一个通道生成同步字的同步字发生器。同步字发生器可以为所有通道提供同步字。可以为用于为数据块预设同步报头的装置上游的数据块提供缓冲器，其中由用于从同步字中得到同步报头的装置从同步字中得到同步报头。
优选地，将同步字发生器实现为生成作为同步字的伪随机比特序列。对于每个通道，提供单独的同步字发生器。有利的是，在接收并行数据的芯片上提供用于报头提取和错位校正(de-skewing)的装置，在发送前已经为该并行数据预设了从同步字中得到的同步报头。
从说明书和附图中可以提炼出本发明的更多优点。根据本发明，可以单独地或以任意的组合形式共同地使用上述特征和下述特征。所提到的实施例不应理解为穷尽的列举，而应理解为具有用于描述本发明的示例性特征。
附图中示出了本发明。
图1示意性地示出了SFI接口。
图2以高度示意性的方式示出了串行数据流到并行数据流的转换。
图3示出了采用交替的比特序列作为同步报头的实施例。
具体实施例方式
图1中示出了SFI接口1的通用功能框图。接口1是SERDES组件2、向前纠错(FEC)处理器3和成帧器4之间的接口。光学设备到系统(optics-to-system)方向上的数据流和系统到光学设备(system-to-optics)方向上的数据流分别由箭头5和箭头6表示。通过并行信号RXDATA[3:0](接收信号)完成SERDES组件2和FEC处理器3之间以及FEC处理器3和成帧器4之间的数据传送。同样，通过并行信号TXDATA[3:0](发送信号)完成反方向的数据传送。
图2中示出了SFI接口的一部分，例如在SERDES组件2中实现的那部分。将输入串行数据流输入到转换器10中，其中以循环方式将串行数据流多路分解到接收数据总线15的4比特通道11-14。通道11-14包括固定长度的特别是64比特的数据块。在每个通道11-14中，由同步报头预设装置16-19为每个数据块预设一个同步报头。一个同步报头可以是一个同步字或一个同步字的一部分。在图2中，示出了每个通道11-14的四个数据块20-23。同步报头(一个同步字或一个较长同步字的一部分，例如一个同步字的各个比特位)由数字24-27表示。在这一实施例中，从在同步字发生器28中作为伪随机比特序列而生成的同步字中得到同步报头24-27。转换器10接收到的串行信号在输入到转换器10之前可以先被扰乱。在转换器10之后可以将数据块存储在缓冲器中，特别是存储在FIFO寄存器中。
图3的实施例与图2的实施例的不同之处在于，将从转换器10中的串行数据流中提取的数据块缓存在缓冲器30-33中。然后，由同步报头预设装置34-37为数据块预设交替的比特作为同步报头。因此，为通道42的数据块38、40预设比特0作为同步报头43、45，并为数据块39、41预设比特1作为同步报头44、46。
权利要求
1.一种在通信接口中将串行数据流转换为并行数据流的方法，其中将所述串行数据流多路分解到给定数目的通道(11-14、42)，并为至少一个通道(11-14、42)的至少一个数据块(20-23、38-41)预设一个同步报头(24-27、43-46)，所述方法的特征在于对于至少一个通道(11-14、42)，给定或生成包含一个或多个比特但不包含作为固定同步报头的字01的同步字，并且将所述同步字的至少一部分用作对至少一个数据块(20-23、38-41)预设的同步报头(24-27、43-46)。
2.根据权利要求1所述的方法，其特征在于所述同步字在一个或多个同步报头(24-27、43-46)上展开。
3.根据权利要求1所述的方法，其特征在于所述同步报头包含多个同步报头块，每个块包含所述同步字的给定数目的比特或者每个块包含所述同步字。
4.根据权利要求1所述的方法，其特征在于所述同步字是伪随机比特序列。
5.根据权利要求1所述的方法，其特征在于在所有通道(11-14、42)中采用相同的同步字。
6.根据权利要求1所述的方法，其特征在于对于至少两个通道(11-14、42)，特别是对于每个通道(11-14、42)，给定或生成不同的同步字。
7.根据权利要求1所述的方法，其特征在于对于特定通道(11-14、42)的每个数据块(20-23、38-41)采用相同的同步报头。
8.根据权利要求1所述的方法，其特征在于至少对于一个通道(42)中彼此相继的两个数据块(38-41)采用不同的同步报头。
9.一种接口，特别是SERDES源接口，包括一个用于将串行数据流并行化的转换器(10)和包括用于为数据块(20-23、38-41)预设同步报头(24-27、43-46)的装置的多个数据通道(11-14、42)，所述接口的特征在于提供为至少一个通道(11-14、42)生成同步字的同步字发生器(28)，其中还提供用于从同步字中得到同步报头的装置。
10.根据权利要求9所述的接口，其特征在于所述同步字发生器(28)是伪随机比特序列发生器。
11.根据权利要求9所述的接口，其特征在于为每个通道(11-14、42)提供一个同步字发生器(28)。
全文摘要
一种在通信接口中将串行数据流转换为并行数据流的方法，其中将所述串行数据流多路分解到给定数目的通道(11－14)，并为至少一个通道(11－14)的至少一个数据块(20－23)预设一个同步报头(24－27)，对于至少一个通道(11－14)，给定或生成包含一个或多个比特但不包含作为同步报头的固定字01的同步字，并将所述同步字的至少一部分用作为至少一个数据块(20－23)预设的同步报头(24－27)。这样就可以改善错位校正。
文档编号H04J3/06GK1832380SQ200510127200
公开日2006年9月13日 申请日期2005年11月29日 优先权日2005年3月9日
发明者贝特霍尔德·韦丁 申请人:阿尔卡特公司