专利名称：短距离无线扩频通信系统的制作方法
技术领域：
本实用新型涉及一种短距离无线扩频通信系统，特别涉及一种短距离无 线扩频通信系统的接收、发送装置。
背景技术：
扩展频谱技术又称扩频技术是近年发展非常迅速的一种技术，将其用于 无线局域网中，必将使系统的各项性能得到改善，已成为无线局域网中不可 缺少的一种技术。它不仅在军事通信中发挥出了不可取代的优势，而且广泛 地渗透到了通信的各个方面，如卫星通信、移动通信、微波通信、无线定位 系统、无线局域网、全球个人通信等。扩频技术就是把要传送的窄带信号扩展到比原频带宽很多的频带上，使 其功率谱密度大大降低，将信号淹没在噪声中，在接收端，用相关接收的方 法将宽带信号恢复成窄带信号。对干扰或其它信号，由于不相关，在接收机 中被展宽到很宽的频带上，使之进入接收机通带内的干扰功率非常小，从而 抑制掉干扰，准确、安全的完成通信。扩频通信的理论基础是通信理论中具有重要意义的香农公式，它可以表示为C = B Log2 (1+ S/N)。式中C是信道容量、单位为比特每秒(bps ), 它是在理论上可接受的误码率(BER)下所允许的最大数据速率；B是要求 的信道带宽，单位是Hz; S/N是信噪比。C表示通信信道所允许的信息量，
也表示了所希望得到的性能，带宽(B)则是付出的代价，因为频率是一种有限的资源，S/N表示周围的环境或者物理特性(障碍物、干扰发射台、冲突等)。当用于恶劣环境(噪声和干扰导致极低的信噪比)时，从上式可以看出需要提高信号带宽(B)来维持或提高通信的性能,甚至于信号的功率 可以低于噪声基底。扩大传输带宽可以增大信道容量，但是扩大传输频带宽 度也不可能使信道容量无限增加。扩频通信与一般无线电通信系统相比，主要是在发送端增加了扩频调 制，而在接收端增加了扩频解调的过程。在发送端利用一组速率远高于信号 速率的伪随机噪声码对原信号码进行扩频调制， 一般是将信号展宽到几兆的 频带上，然后将扩频后的信息调制到空间传输的栽频上进行发送。在接收端 利用相同的伪随机码进行解扩，把铺开的信号能量从宽带上收拢回来。凡是 与伪随机码码相关的宽带信号经解调还原为原来的窄带信号，而其它与伪随 机码码不相关的宽带噪声仍然维持宽带。解调以后的窄带信号再经过窄带滤波后，分离出有用信号，这样使信噪比得以大大提高，误码率则降低。与规则的窄带技术相比，由于扩频占用更宽的频带，浪费了有限的频率资源。然而，所占用的频带可以通过多用户共享同 一扩大了的频带得到补偿，多个用户只要配对^f吏用自己的扩频编码，就可以互不干4t的同时使用同一频率通信，从而实现了频率复用。但是，现有的短距离无线通信系统在数据发送和接收不够稳定、不可靠的，而且系统功耗大、成本高。实用新型内容本实用新型要解决的技术问题是提供一种能稳定、可靠地发送和接收数 据的短距离无线扩频通信系统。本实用新型是通过以下技术方案实现的 一种短距离无线扩频通信系统，包含接口控制单元，用于实现外部MCU和内部控制信号的传递和交互； 与接口控制单元相连的中央控制单元，控制发射机单元和接收机单元的 信号；与中央控制单元相连的发射机单元； 与中央控制单元相连的接收机单元；与中央控制单元相连的功率控制单元，动态调整系统的功率； 与中央控制单元相连的射频控制单元，对射频电路时序的配置和动态调 整射频电路内部寄存器的参数。 其中，所述发射机单元包括与中央控制单元相连的帧处理和CRC校^r单元，用于判别数据帧和控 制帧；与帧处理单元相连的巻积编码单元； 与巻积编码单元相连的块交织单元； 与块交织单元相连的串并转换单元，输出两i 各数据流； 两路数据流与伪码发生器的码信号相加的信号扩频单元；和 接收扩频信号的成形滤波器。 所述伪码发生器的码信号是63位Gold码信号。 所述接收机单元包括 用于实现同步的匹配滤波器；选择Gold码与接收码流相加实现解扩的伪码发生器； 从两输入端输入相加后信号的并串转换单元；与并串转换单元相连的解交织单元；与解交织单元相连的译码单元；与译码单元、中央控制单元相连的解帧和CRC校验单元；和与中央控制单元相连的同步模块，控制匹配滤波器和伪码发生器的同步。外部射频电路与射频控制单元相连。本实用新型通过基带部分使用FPGA的电路设计，直接与MCU进行数 据传输据，能够稳定和可靠的完成短距离无线室内信道的数据发送和接收。 经实地测试，通信距离达到100米，误码率低于1(T6。
图1是无线扩频通信系统的系统框图；图2是无线扩频通信系统的电路框图；图3是无线扩频通信系统的串并转换单元系统框图；图4是无线扩频通信系统的Gold码发生器示意图。
具体实施方式
在实际的扩频通信系统设计中，为了以后的升级方便以及考虑芯片的通 用性，将基带部分和射频部分分开设计。请参阅图1,射频部分使用专门的 射频芯片，比如MAXIM公司推出的2.4G频段的宽带射频芯片MAX2820 系列。基带部分使用FPGA的电路设计，直接与MCU进行数据传输据，这 样面向用户的PC界面，既可方便的进行数据的传输，还可以不考虑通信的媒介。在基带部分的FPGA的设计，主要完成基带信号的直接序列扩频处理功能。其中的发射机单元部分主要包括了巻积编码、块交织、PN扩频以及QPSK 调制等；接收机单元部分主要包括数字下变频(解调)、PN码同步与解扩、 自动频率控制、解交织以及维特比译码等部分。请参阅图2，在无线扩频通信系统中，首先是芯片的初始化信号 mcu_reset。 MCU在一上电后，先向SOC芯片发一个一定宽度的复位脉冲 mcu—reset信号 接口控制单元的主要功能是实现MCU和FPGA控制信号的传递和交 互。elk—mcu, en—mcu, data—mcu由单片才几输入，才莫块输出en—soc, data—soc，cts—soc至单片机。具体信号的赋值见中央控制单元。中央控制单元是本扩频系统的核心控制部分，主要完成对整个发送和接收系统的信号控制和协议实现，具体工作流程如下1当斥企测到mcu—reset上电平有效的脉冲信号时，SOC芯片进行初始化 (en—soc=l,data—soc=l,cts=0);并将指定的控制字(PAC )送给射频端。完 成对射频端的初始化(EN—PA=0)。2. 初始化后，SOC芯片处于空闲状态，将Rx—EN置高，Tx—EN置低， 允许MCU向SOC芯片发信息帧(称为MCU发送允许)，也允许在信道 上进行监听(称为RF接收允许)。3. 如果检测到en—mcu有上升沿触发，关掉RF接收允许，将Rx一EN置低，在时钟clk_mcu的引导下，将data—mcu的数据接收到一寄存器中。当 接受曼的时候fifo—fiill拉高。此时，由空闲状态转为发送状态。 1) 如果为频道切换指示(cfgjome为高)，则改变频段控制字(PAC), 使射频端工作在指定的频段；2) 如果为数据帧或控制帧，当检测fifo—fiill有上升沿触发时，进入加密 模块，进而经过编码、交织、扩频调制后，输出基带信号，同时将Tx—EN 拉高。传送完一帧后，将Tx—EN置低，将Rx—EN置高。以end—send, csb—end, pow一end为标志4立，由发送状态转回空闲状态。4.如果检测模块检测到有信号接收到(en—decode=l ),关掉MCU发送 允许，由空闲状态转为接收状态。通过同步，解扩，译码，解密后，接收数 据帧，满一帧后放到一个寄存器中，向MCU发送该帧，然后打开MCU发 送允许。以rec—send为标志位，由接收状态转回空闲状态。本发明的发射机单元包括如下单元模块帧处理和CRC校验单元，如 果检测为数据帧，则取帧长为128字节；如为控制帧，则取帧长18字节。巻积编码单元，编码部分主要的输入数据包括clk是系统时钟，clk一data 是数据时钟，时钟信号均由扩频模块统一产生，由主时钟分频产生。Mcu—reset 是来自控制模块的系统复位信号，用来控制编码的使能。Fif(^fUll信号来自 控制模块，向编码器表明fifo中的控制帧或数据帧已经放满，可以取走进行 编码工作。Fifo—empty信号同样来自控制模块，告知编码器fifo中的数据已 经取完。Typej信号来自控制模块，表明当前发送的是控制帧还是数据帧。 End—send信号来自于扩频部分，表明数据发送已经完成，可以结束编码工作。 以上的信号均为控制信号，编码的数据信号是fifo—out这是一个8比特的并 行数据，来自控制模块，是编码的数据来源。编码器一上电就检测中央控制单元的mcu—reset信号是否为高，如果为 高的话检测中央控制单元的fifo是否写满，如果写满的话开始读取数据进行编码，直到fifo_empty信号为高表示现在已经没有数据需要取出了 ，编码时 检测end—encode是否为高，为高则结束编码。编码时拉高en—dsss是后面的 扩频部分进行工作。编码内部第一步，控制模块的fifo数据收集满了之后，由使能信号告知 编码器工作。数据进入编码模块，在encode jnput_part—all中进行数据整合， 并串变化。输入数据整合器的输入包括elk—data, mcu一reset， fifo—foil, fifo—emtpy等控制信号和控制模块输送的8bit并行数据流fifo—out,但并不符 合后端巻积编码器的要求，所以这里做了 8bit_to_lbit的并串变换，使得数 据符合要求，输出为encode—in,另外产生read信号反馈给控制模块，表示 已经开始读取fifo。 en—encode输出给巻积器，表示巻积器的使能。End—encode 输出给巻积器表示结束巻积编码。第二步分别进行巻积，convoler由两级编码器convoler—1和convoler_2 组成，convolerl模块使输入数据进入移位寄存器，保证运算正确进行； convoler2模块对数据进行计算。在今后改进中这两个模块不需要改进，只需 要相应增大convolerl中的移位寄存器数量和改变convoler2中的运算公式即 可完成编码器的改进。块交织单元，该单元紧接编码模块进行，输入为编码的输出序列。该过 程主要用到两个存储单元交替读写，完成数据换序工作；因此，数据流可以 实现抵抗信道突发噪声的影响。存储单元的大小应实际情况可以改变，变化 的同时也影响到纠正突发错误的性能。交织器的输入信号包括了 elk—data, mcu—reset, con—out2和con—valid2，输出信号是2bit数据信号encode—out和lbit控制信号int—valid作为后续模块的使能信号。
编码/交织器的输出模块，用以消除块交织器产生的延时影响。输入信号有clk， elk—data, mcu—reset, type—t， int一valid和end—send,输出信号有endsss 作为扩频端的使能信号和end—encode作为控制端的反馈信号。串并转换单元，输入码流在时钟clk一data作用下，奇数位送入I路形成 数据data—i—out,以及偶数位送入Q路data—q_out,请参阅图3。上述两路码流data帧长1235位，分别加了 300位同步头，然后与伪码 发生器产生的63位GOLD码相加，实现扩频。请参阅图4，本发明中的伪码发生器产生63位GOLD码，由生成多项 式,(力=1 + 1 + 16生成。伪码发生器的时钟elk—code为data时钟的63倍，就 是说一位data码子通过的时间段内，生成了 63个GOLD码。在使能信号 mcu—reset置0时开始运4亍，扩频结束后mcu—reset置1清0。扩频后的序列的时钟频率变为原来的63倍，而在进入成形滤波之前， 要先进行信号的窄化，使之近似于冲激信号，便于成形。具体是使1变为 00010000， 0变为000- 10000,此后时钟频率变为原来的63*8倍。然后通 过成形滤波器做成形。扩频后的信号送入成形滤波器。该滤波器选择了平方根滚降升余弦滤波 器，采用查询表法设计，将成形后的基带波形的49个样本值存储起来。扩 频窄化后的信号chong—i—out和chong—q_out分别与之作巻积，得到成形后的 信号Tx—I和Tx一Q,继而混频输出。成形滤波器的时钟信号elk—code—eight 与输入的扩频序列一致。当信号帧到时，使能端mcu—reset至0， 一帧信号 成形结束，mcu—reset至1 。经过成形滤波器输出到数模转换器D/A,最后由射频电路通过无线信道
发送出去。功率控制帧经过中央控制单元的帧处理后，通过功率控制单元，对整个 系统的功率进行动态调整。配置帧经过中央控制单元的帧处理后，通过射频控制单元，完成对射频 电路时序的配置，动态的调整射频电路内部的寄存器的相关参数。这三路数 据流基本上完成了本系统的上行链路。本发明的接收机单元包括如下单元模块在接收端，先经过匹配滤波器实现同步，所谓匹配滤波器是，就是与信 号相匹配的滤波器，它能在多种信号或者干扰当中把与之匹配的信号检测出 来。对于视频矩形脉冲序列来说，无源匹配滤波器就是抽头延迟线再加上加 法累加器，有时称为横向滤波器。匹配后的信号在同步模块的控制下与收端伪码发生器生成的GOLD码 相加，实现解扩。同步才莫块，与中央控制单元相连对其他;漠块进行控制， 一方面，它可以 通知扩频解扩模块传输信号的类型type—r，后者因而知道用哪组扩频码。另 一方面，它控制伪码发生器的时钟周期，用来捕获和跟踪同步信号，63位 GOLD码bendiA与接收信号RX—I或RX一Q作内积，即对应位置相乘而后 总得相加，于门限作比较，如果没有打到门限，则认为未捕获同步，它就控 制码流时钟clk—mainl移动一位，继续作比较，直到实现同步。接收端伪码发生器，与发送端一致，在同步后使能信号buhuo置1,根 据信号类型type_r选择一组GOLD码与接收码流RX—I相加，得到 jiekuoA—out,完成解扩，而后使能端置O,等待下一个信号帧。
并串转换单元，在时钟elk—data作用下，把I， Q两路信号jiekuoA—out 和jiekuoB—out分别置入输出端的奇数位置和偶数位置，形成待解码的码流 decode—in 。解交织单元，主要分两部分，包括解交织和解码。解交织部分的输入信号包括elk—data作为工作时钟，mcu—reset作为系 统使能信号，en一decode作为工作使能信号，type—r表示当前接收的是数据 帧还是控制帧，decode—in是2bit数据信号，是解码部分的处理数据。由于 本项目中交织器与解交织器采用了同样的结构和算法，这里不作赘述。译码单元，输入为解交织输出的比特流。方法采用Viterbi译码，译码 的主导思想是"加-比-选，，，所以viterbi—distance模块主要负责"加，，的工 作，viterbi模块主要负责"比-选"的工作。viterbi—distance模块用于计算接 收到的序列与已存储的所有可能序列之间的码距，viterbi用于进行码距判断 和取舍。其输出信号是lbit的decode—out,该信号传入中央控制单元进行解 校验的工作，另一个输出信号decode—valid是对中央控制单元接收的使能信 号，告知其开始接收有效的解码数据。解帧和CRC校验单元，输入为解码输出后的数据，经过解校验后得到 最终数据。然后将数据流回传给中央控制单元，由中央控制单元来决定对接收到数 据流的处理，并通过接口和控制模块将必要的数据回传给上层。从实用的角度出发，本系统基于IEEE802.11b协议，舍去不必要的功能，对留下的部分再简化，突出了这款无线通信芯片所针对的目标网络的主要功 能，信道效率较高。从开发的角度来看，开发效率较高。
权利要求1、一种短距离无线扩频通信系统，其特征在于，包含接口控制单元，用于实现外部MCU和内部控制信号的传递和交互；与接口控制单元相连的中央控制单元，控制发射机单元和接收机单元的信号与中央控制单元相连的发射机单元；与中央控制单元相连的接收机单元；与中央控制单元相连的功率控制单元，动态调整系统的功率；与中央控制单元相连的射频控制单元，对射频电路时序的配置和动态调整射频电路内部寄存器参数。
2、 如权利要求1所述的一种短距离无线扩频通信系统，其特征在于， 所述发射机单元包括与中央控制单元相连的帧处理和CRC校验单元，用于判别数据帧和控 制帧；与帧处理单元相连的巻积编码单元； 与巻积编码单元相连的块交织单元； 与块交织单元相连的串并转换单元，输出两路数据流； 两路数据流与伪码发生器的码信号相加的信号扩频单元；和 接收扩频信号的成形滤波器。
3、 如权利要求1所述的一种短距离无线扩频通信系统，，其特征在于， 所述接收机单元包括用于实现同步的匹配滤波器； 选择Gold码与接收码流相加实现解扩的伪码发生器； 从两输入端输入相加后信号的并串转换单元； 与并串转换单元相连的解交织单元； 与解交织单元相连的译码单元；与译码单元、中央控制单元相连的解帧和CRC校验单元；和与中央控制单元相连的同步模块，控制匹配滤波器和伪码发生器的同步。
4、如权利要求1所述的一种短距离无线扩频通信系统，其特征在于， 外部射频电路与射频控制单元相连。
专利摘要一种短距离无线扩频通信系统，其特征在于，包含接口控制单元，用于实现外部MCU和内部控制信号的传递和交互；与接口控制单元相连的中央控制单元，控制发射机单元和接收机单元的信号；与中央控制单元相连的发射机单元；与中央控制单元相连的接收机单元；与中央控制单元相连的功率控制单元，动态调整系统的功率；与中央控制单元相连的射频控制单元，对射频电路时序的配置和动态调整射频电路内部寄存器的参数。
文档编号H04B1/69GK201042007SQ200520046950
公开日2008年3月26日 申请日期2005年11月25日 优先权日2005年11月25日
发明者田维成, 颐 董 申请人:田维成;董 颐