专利名称：一种虚级联链路处理方法和系统的制作方法
技术领域：
本发明涉及电通信技术，尤其涉及一种虚级联链路处理方法和系统。
背景技术：
随着数据业务的急剧增长，对传送网提出了新的需求，SDH(Synchronous Digital Hierarchy，同步数字体系)/SONET(Synchronous Optical Network，同步光纤网)使用虚级联、链路容量调整方法，可以解决数据业务高带宽、带宽灵活调整的需求，虚级联带宽的调整需要源端和收端根据链路容量调整方法(LCASLinkCapacity Adjustment Scheme)协议的状态机进行信息交互来完成。在现有技术中，虚级联LCAS收端主要通过提取H4/K4字节，获得复帧指示(MFIMultiframe Indication)信息，然后根据MFI获取控制域(CTRLControl Field)和序列号指示域(SQSequence Indicator)中的信息，对同一逻辑通道的各成员进行排序，根据排序结果形成解映射关系，在这种技术方案中为每个逻辑通道提供一块缓存，用于存储排序的内容，当某个时隙到TS1来时(假定该时隙属于逻辑通道LC1)，根据LC1的通道映射表来实现数据的解映射；如此类推，假定LC2的时隙TS2到来，则根据LC2的通道映射表实现数据的解映射，这样，根据得到的解映射关系将同步数字体系SDH/SONET数据解映射到逻辑通道，现有技术需要为每个逻辑通道提供一块RAM来存储排序的内容，当逻辑通道数目较多时，所需要的芯片资源相应地就很大，会导致系统成本较高。
发明内容
本发明的目的在于提供一种低成本的虚级联链路处理方法和系统，以解决现有技术中所需芯片资源大、成本高的问题。
本发明所采用的虚级联链路处理方法，应用于同步数字体系或同步光纤网，其特征在于它包括如下步骤A、提取数据流中的开销字节，获得复帧指示MFI信息，根据复帧指示MFI信息获取控制域CTRL和序列号指示域SQ；B、对虚级联LCAS帧中同一逻辑通道的成员进行排序，产生相应的通道表，将通道表中的有效时隙写入解映射表，根据所述解映射表将SDH/SONET数据解映射到逻辑通道。
所述的步骤B中，所述的解映射表中包括主链、备链和垃圾链，所述的主链用于相应逻辑通道的解映射，所述的备链用于相应逻辑通道的排序，所述的垃圾链为无效链。
所述的步骤B包括如下步骤B1、按照控制域CTRL和序列号指示域SQ信息，对同一逻辑通道中的成员进行排序，产生相应逻辑通道的通道表；B2、所述通道表内容中的有效时隙作为备链写入该解映射表中；B3、在下一个LCAS帧边界，将解映射表中对应逻辑通道的备链转变为主链，且根据该主链将同步数字体系SDH/SONET数据解映射到逻辑通道。
所述步骤B3前还包括在下一个LCAS帧边界，判断解映射表中是否有主链，如果有，将主链转变为垃圾链，否则直接执行步骤B3。
在所述的步骤B1中，所述的通道表只能被一个逻辑通道占用；对于每个LCAS帧，一个逻辑通道只能占用所述通道表一次。
所述的步骤B2中，所述的解映射表中包括地址ADDR、对应次位地址NXT_ADDR、时隙号TS和逻辑通道号LC，对于同一个逻辑通道，将有效时隙依次按照指示域SQ的顺序相连。
所述的解映射表中，对于同一个逻辑通道，所述ADDR为SQ(n)对应的有效时隙的存放地址，所述NXT_ADDR内容为该逻辑通道SQ(n)对应的有效时隙的下一个有效时隙的存放地址，其中，n为非负整数。。
逻辑通道最后一个有效时隙的存放地址ADDR的NXT_ADDR栏，其内容为另一逻辑通道第一个有效时隙的存放地址ADDR。
所述的步骤B3包括如下步骤B31、根据是否接收到下一个LCAS边界，进行如下操作B311、若未接收到下一个LCAS边界，返回上述步骤B31；B312、若已接收到下一个LCAS边界，在解映射表中查找是否有对应逻辑通道的主链，进行如下操作B3121、若有对应逻辑通道的主链，则将该主链转变为垃圾链，继续如下步骤B32；B3122、若没有对应逻辑通道的主链，继续如下步骤B32；B32、在解映射表中查找是否有对应逻辑通道的备链，进行如下操作
B321、若有对应逻辑通道的备链，对应逻辑通道的备链转变为主链，根据该主链将同步数字体系SDH/SONET数据解映射到逻辑通道，同时，返回上述步骤B31；B322、若没有对应逻辑通道的备链，返回上述步骤B31。
这种虚级联链路处理系统，应用于同步数字体系或同步光纤网，包括提取模块，所述的提取模块提取数据流中的开销字节，获得复帧指示MFI信息，其特征在于还包括排序模块、链接模块和解映射模块，其中，所述的排序模块根据提取模块的处理信息产生通道表；所述的链接模块保存有解映射表，该链接模块将所述通道表的有效时隙写入所述解映射表中，并对其中内容作相应转换、更新处理；所述的解映射模块根据链接模块的解映射表将SDH/SONET数据解映射到逻辑通道。
所述的链接模块保存有解映射表，所述的解映射表中包括主链、备链和垃圾链，所述的主链用于相应逻辑通道的解映射，所述的备链用于相应逻辑通道的排序，垃圾链为无效链。
所述链接模块包括存储器、有效时隙读写装置和链表转换装置，其中所述的存储器，用于保存解映射表；所述的有效时隙读写装置，读取排序模块中的通道表中的有效时隙，作为对应逻辑通道的备链写入存储器中的解映射表中；所述的链表转换装置，接收LCAS边界信号，如接收到LCAS边界信号表示到达下一个LCAS边界，将存储器中的解映射表中的备链转变为主链，主链转变为垃圾链。
所述的解映射表的地址数目是相应时隙类型数目的两倍。
本发明的有益效果为在本发明中，对虚级联LCAS帧中同一逻辑通道的成员进行排序，产生相应的通道表，将通道表中的有效时隙写入解映射表，通过对解映射表的主链、备链和垃圾链的设置，根据解映射表中的主链将同步数字体系SDH/SONET数据解映射到逻辑通道，使本发明所需芯片资源小，且实现成本低，其具体体现如下1、在本发明的RAM资源利用中，相对于现有技术，尤其是逻辑通道数目较多时，可以节省大量的RAM，具体地说，可以节省的RAM资源容量为(M-1)*N，其中N为本发明所需要的RAM资源容量，M为逻辑通道数目。
2、在本发明中，在解映射表的更新过程中，不断地对其中的主链进行解映射，因此，对通道表中的排序和解映射实际上形成了交替、紧凑的控制过程，且在解映射表中只写入有效时隙，使本发明取得了较高的工作效率。
3、在本发明中，对通道表中的排序及解映射表的更新等是通过排序模块和链接模块完成，体现为对RAM资源的直接占用、调配，可以准确、及时地捕捉到LCAS边界，正确地实现LCAS协议，而且可以满足LCAS协议的相关性能，可以避免单纯软件处理中时间长，效率低的问题，且在单纯软件处理中不能准确地捕捉到LCAS帧边界，容易导致错误。
图1为本发明系统结构示意图；图2为本发明基本控制流程示意图；图3为本发明具体控制流程示意图；图4为LCAS帧状态示意图。
具体实施例方式
下面根据附图和实施例对本发明作进一步详细说明根据图1，本发明包括提取模块1、排序模块2、链接模块3和解映射模块4，如图1所示，提取模块1提取数据流中的开销字节，即H4/K4字节，获得复帧指示MFI信息并将其发送至排序模块2，排序模块2根据提取模块1的处理信息，按照其中的控制域CTRL和序列号指示域SQ信息，对同一逻辑通道中的成员进行排序产生通道表，链接模块3保存有解映射表，该链接模块3将通道表的有效时隙写入解映射表中，并对解映射表中内容作相应转换、更新处理，具体地，该解映射表包括主链、备链和垃圾链，所述的主链用于相应逻辑通道的解映射，所述的备链用于相应逻辑通道的排序，垃圾链为无效链，通道表内容中的有效时隙作为该逻辑通道的备链写入该解映射表中，其中，因为解映射表中存在主链和备链，解映射表的地址数目是相应时隙类型数目的两倍，例如，以VC-4为例，对于2.5G的带宽，其VC-4数目为16，则解映射表的地址数目为32，如此类推，对于VC-3的解映射表，地址数目是VC-3数目的两倍，对于VC-12/VT1.5的解映射表，地址数目是VC-12/VT1.5数目的两倍，等等。解映射模块4根据链接模块3的解映射表中的主链将同步数字体系SDH/SONET数据解映射到逻辑通道。
具体地说，链接模块3内部包括存储器、有效时隙读写装置和链表转换装置，其中，存储器用于保存解映射表；有效时隙读写装置读取排<p>RNA纯化方法通过旋转柱型RNA纯化装置对RNA纯化的方法下面的表2中，显示了DNA纯化溶液的DNA量和RNA含量，以及RNA纯化溶液的RNA量和DNA含量。对于各种有机溶剂的给定浓度来说，DNA纯化溶液几乎不含RNA，并且，RNA纯化溶液几乎不含DNA，纯化分离出了高纯度的DNA和RNA。
表2
F)验证实验3在含有DNA和RNA的生物材料和离液剂的混合液中添加有机溶剂，仅使DNA不溶，来分离纯化DNA和RNA的方法，可以通过使用各种纯化装置实施。在本实验中，为了评价DNA和RNA的分离纯化效果与各种纯化装置的关系，在使用旋转柱型或芯片型的DNA纯化装置和RNA纯化装置的方法中，通过以下的条件分离纯化DNA和RNA。
生物材料白血球(相当于600μl全血)有机溶剂70％(V/V)2-丙醇水溶液下面的表3中，显示了DNA纯化溶液的DNA量和RNA含有率，以及RNA纯化溶液的RNA量和DNA含有率。在各种方法中，DNA纯化溶液几乎不含RNA，并且，RNA纯化溶液几乎不含DNA，纯化分离出了高纯度的DNA和RNA。
链接模块3将通道表内容中的有效时隙作为该逻辑通道的备链写入该解映射表中。例如对于表2的通道表，其中逻辑通道0的成员5是TS0，但是其CTRL＝0x5(不携带业务)，所以在解映射表中不将其加入，将表2中的有效时隙加入解映射表后，解映射表中的地址ADDR、次位地址NXT_ADDR、时隙号TS、逻辑通道号LC的对应内容例如表3所示。<p>5)按照负极-隔膜-正极-隔膜-负极-… …-隔膜的顺序，将极片、隔膜从下到上依次铺放整齐，共铺放4层正极、4层负极、8层隔膜；利用卷绕机上的标尺使负极极片处在隔膜的正中央，正极片在负极片中央；6)开动卷绕机将叠放好的极片卷绕成型；7)用终端胶带将卷芯外层固定；8)退出卷针；9)将卷绕成型的卷芯装入电池壳体中，将4个负极耳分别与电池负极端连接，将4个正极耳分别与电池正极端连接，将电池帽盖到电池壳上后，采用激光焊接的方式将电池壳帽焊接到一起，至此，电池的组装完成。再将组装好电池按正常的生产工艺进行注液、化成、检测后，电池即制作完成。
在极片的宽度一定的情况下，极片的长度是电池容量的决定性因素，在每片极片长度一定的情况下，通过增加正、负极片的数量就相当于延长极片的长度，进而提高电池的容量。因而，其数量不局限于四片正极片、四片负极片和八片隔膜，只要正负极片的数量相等，并且按照异性极片相邻且每两片相邻的异性极片之间均以隔膜相隔的顺序叠放并卷绕成筒状，即可。
本发明不局限于上述实施方式，例如，如果在一些正极片设置两个正极耳，在一些负极片设置两个负极耳，然后通过相应的极耳将这些正极片和负极片分别串联起来，也可以达到降低单片极片的制备难度，提高电池芯卷绕整齐性的效果。
LiMn2O4和LiCoO2的混合比例不局限于上述实施方式中公开的数值，试验证明，当LiMn2O4的含量在20％～90％，LiCoO2的含量在10％～80％时，该锂离子电池表现出了较好的高温循环性能，而且也表现出了极好的安全性能，达到了动力电池的实用要求。由于LiMn2O4材料的价格大体相当于LiCoO2材料价格的五之一，所以当LiMn2O4的含量在60％～80％，LiCoO2的含量在20％～40％时，该锂离子电池具备相当的价格竞争力。具体试验结果见表1～表5。
表1 电池在高温下的循环性能试验
逻辑通道最后一个有效时隙(SQ最大的有效时隙)的存放地址ADDR的对应次位地址NXT_ADDR栏，其内容可为另一逻辑通道第一个有效时隙(例如，SQ＝0的有效时隙)的存放地址ADDR。
4)在下一个LCAS帧边界，链接模块3将解映射表中对应逻辑通道的主链转变为垃圾链；并且，链接模块3将解映射表中对应逻辑通道的备链转变为主链，解映射模块4根据该主链将同步数字体系SDH/SONET数据解映射到逻辑通道。
如图1和图3所示，就本发明具体控制流程说明如下1.提取模块1提取数据流中的H4/K4字节，获得复帧指示MFI信息。
2.排序模块2按照复帧指示MFI中的控制域CTRL和序列号指示域SQ信息，对同一逻辑通道中的成员进行排序产生通道表，例如产生表4所示的通道表，在该操作中，通道表只能被一个逻辑通道占用，且对于每个LCAS帧，一个逻辑通道只能占用通道表一次，按照时隙的顺序依次占有逻辑通道表，以VC-4为例，比如时隙和逻辑通道关系为
那么通道表依次被逻辑通道0，1，2，5，6，4，7，9，8占用。对于某个逻辑通道，一旦占用了通道表，通过一个内部信号给出指示，在该逻辑通道下一个LCAS帧边界处将该指示清除。有用户操作的话，系统会保存用户数据后自动关机以节能；(4)可识别高速运动物体并可同时识别多个标签，操作快捷方便；(5)能在供应链中对货品提供高效与详尽的控制，提高供应链的透明度，实时追踪定位供应链任何地方的附着标签的物体，消除了以往各环节上的人工错误。
(6)防水、防磁、耐高温、使用寿命长、读取距离大；低功耗、电子抗干扰能力强、实时通讯、通信费用低；可工作于各种恶劣环境；(7)标签上数据可以加密、存储数据容量较大、存储信息更改自如等优点。
具体技术指标
<p> 表6链接模块3中的链表转换装置根据是否接收到下一个LCAS边界，进行如下操作，如图4所示，在逻辑通道0的两个边界之间，当lcas_edge为1，且lcas_lcnum为0时表示为逻辑通道0的LCAS边界41、若未接收到(到达)下一个LCAS边界，则进行等待，返回上述步骤4。
42、若已接收到(到达)下一个LCAS边界，在解映射表中查找是否有对应逻辑通道的主链，进行如下操作421、若有对应逻辑通道的主链，例如表7所示的解映射表，主链以右侧双实线表示，设定到达逻辑通道0的LCAS边界，链接模块3将该主链转变为垃圾链，转变为如表8所示内容，继续如下步骤5。
422、若没有对应逻辑通道的主链，继续如下步骤5。链接模块3中的链表转换装置在解映射表中查找是否有对应逻辑通道的备链，进行如下操作51、若有对应逻辑通道的备链，例如表8所示的解映射表，逻辑通道0的备链转变为主链，转变成如表9所示，则解映射模块4根据表9中逻辑通道0的主链将同步数字体系SDH/SONET数据解映射到逻辑通道，同时，返回上述步骤4。
52、若没有对应逻辑通道的备链，则进行等待，返回上述步骤4。
表7 表8
表9在本实施例中，为便于说明，以首先查找主链，再查找备链加以阐述，在实际应用中，可以以相反顺序或同时进行，对于本领域技术人员来说，可以不需要付出创造性劳动即可实施，此处不再赘述。
这样，本发明通过上述控制，提取数据流中的相关信息字节，即H4/K4字节，获得复帧指示MFI信息，通过对虚级联LCAS帧中同一逻辑通道的成员进行排序，产生相应的通道表，将通道表中的有效时隙写入解映射表，在下一个LCAS帧边界和下两个LCAS帧边界之间这段时间内，根据解映射表将同步数字体系SDH/SONET数据解映射到逻辑通道。
权利要求
1.一种虚级联链路处理方法，应用于同步数字体系SDH或同步光纤网SONET，其特征在于它包括如下步骤A、提取数据流中的开销字节，获得复帧指示MFI信息，根据复帧指示MFI信息获取控制域CTRL和序列号指示域SQ；B、对虚级联LCAS帧中同一逻辑通道的成员进行排序，产生相应的通道表，将通道表中的有效时隙写入解映射表，根据所述解映射表将SDH/SONET数据解映射到逻辑通道。
2.根据权利要求1所述的虚级联链路处理方法，其特征在于所述的步骤B中，所述的解映射表中包括主链、备链，所述的主链用于相应逻辑通道的解映射，所述的备链用于相应逻辑通道的排序。
3.根据权利要求2所述的虚级联链路处理方法，其特征在于所述的步骤B包括如下步骤B1、按照控制域CTRL和序列号指示域SQ信息，对同一逻辑通道中的成员进行排序，产生相应逻辑通道的通道表；B2、所述通道表内容中的有效时隙作为备链写入该解映射表中；B3、在下一个LCAS帧边界，将解映射表中对应逻辑通道的备链转变为主链，且根据该主链将SDH/SONET数据解映射到逻辑通道。
4.根据权利要求3所述的虚级联链路处理方法，其特征在于所述步骤B3前还包括在下一个LCAS帧边界，判断解映射表中是否有主链，如果有，将主链转变为垃圾链，否则直接执行步骤B3。
5.根据权利要求3所述的虚级联链路处理方法，其特征在于在所述的步骤B1中，所述的通道表只能被一个逻辑通道占用；对于每个LCAS帧，一个逻辑通道只能占用所述通道表一次。
6.根据权利要求3所述的虚级联链路处理方法，其特征在于所述的步骤B2中，所述的解映射表中包括地址ADDR、对应次位地址NXT_ADDR、时隙号TS和逻辑通道号LC，对于同一个逻辑通道，将有效时隙依次按照指示域SQ的顺序相连。
7.根据权利要求6所述的虚级联链路处理方法，其特征在于所述的解映射表中，对于同一个逻辑通道，所述ADDR为SQ(n)对应的有效时隙的存放地址，所述NXT_TDDR内容为该逻辑通道SQ(n)对应的有效时隙的下一个有效时隙的存放地址，其中，n为非负整数。
8.根据权利要求6所述的虚级联链路处理方法，其特征在于逻辑通道最后一个有效时隙的存放地址ADDR的NXT_ADDR栏，其内容为另一逻辑通道第一个有效时隙的存放地址ADDR。
9.根据权利要求3-8中任意一项所述的虚级联链路处理方法，其特征在于所述的步骤B3包括如下步骤B31、根据是否接收到下一个LCAS边界，进行如下操作B311、若未接收到下一个LCAS边界，返回上述步骤B31；B312、若已接收到下一个LCAS边界，在解映射表中查找是否有对应逻辑通道的主链，进行如下操作B3121、若有对应逻辑通道的主链，则将该主链转变为垃圾链，继续如下步骤B32；B3122、若没有对应逻辑通道的主链，继续如下步骤B32；B32、在解映射表中查找是否有对应逻辑通道的备链，进行如下操作B321、若有对应逻辑通道的备链，对应逻辑通道的备链转变为主链，根据该主链将同步数字体系SDH/SONET数据解映射到逻辑通道，同时，返回上述步骤B31；B322、若没有对应逻辑通道的备链，返回上述步骤B31。
10.一种虚级联链路处理系统，应用于同步数字体系或同步光纤网，包括提取模块，所述的提取模块提取数据流中的开销字节，获得复帧指示MFI信息，其特征在于还包括排序模块、链接模块和解映射模块，其中，所述的排序模块根据提取模块的处理信息产生通道表；所述的链接模块保存有解映射表，该链接模块将所述通道表的有效时隙写入所述解映射表中，并对其中内容作相应转换、更新处理；所述的解映射模块根据链接模块的解映射表将同步数字体系SDH/SONET数据解映射到逻辑通道。
11.根据权利要求10所述的虚级联链路处理系统，其特征在于所述的链接模块保存有解映射表，所述的解映射表中包括主链、备链和垃圾链，所述的主链用于相应逻辑通道的解映射，所述的备链用于相应逻辑通道的排序，垃圾链为无效链。
12.根据权利要求11所述的虚级联链路处理系统，其特征在于所述链接模块包括存储器、有效时隙读写装置和链表转换装置，其中所述的存储器，用于保存解映射表；所述的有效时隙读写装置，读取排序模块中的通道表中的有效时隙，作为对应逻辑通道的备链写入存储器中的解映射表中；所述的链表转换装置，接收LCAS边界信号，如接收到LCAS边界信号表示到达下一个LCAS边界，将存储器中的解映射表中的备链转变为主链，主链转变为垃圾链。
13.根据权利要求10-12中任意一项所述的虚级联链路处理系统，其特征在于所述的解映射表的地址数目是相应时隙类型数目的两倍。
全文摘要
一种涉及电通信技术的虚级联链路处理方法和系统，应用于SDH/SONET，包括如下步骤A.提取数据流中的相关信息字节，获得复帧指示MFI信息，根据复帧指示获取控制域和序列号指示域，B.对虚级联LCAS帧中同一逻辑通道的成员进行排序，产生通道表，将其中的有效时隙写入解映射表，根据该表将SDH/SONET数据解映射到逻辑通道，该系统包括提取模块，其特征在于还包括排序模块、链接模块和解映射模块，其中，排序模块根据提取模块的处理信息产生通道表，链接模块保存有解映射表，该链接模块将通道表的有效时隙写入解映射表中，并对其中内容作相应转换、更新处理，解映射模块根据解映射表中的主链将同步数字体系SDH/SONET数据解映射到逻辑通道，本发明成本低，效率高。
文档编号H04J3/16GK1859053SQ20061003410
公开日2006年11月8日 申请日期2006年3月2日 优先权日2006年3月2日
发明者樊进国, 陈利 申请人:华为技术有限公司