专利名称：通信系统中发送/接收数据的装置和方法
技术领域：
本发明一般涉及在通信系统中发送/接收数据的装置和方法，尤其涉及在使用结构化低密度奇偶校验检查(LDPC)码的多天线通信系统中发送/接收数据的装置和方法。
背景技术：
当前，由于通信技术的高速发展，通信系统发展成高速、高容量系统，能够处理和发送各种信息，例如图像和无线电数据，超过了传统的面向语音的业务。高速，高容量通信系统的发展不仅向有线网络扩展还向无线网络扩展。结果，需要发展能够发送高容量数据的技术，其中使得无线网络的这种能力接近有线网络的能力。
为了满足高速，高容量通信系统的需要，通信系统使用一种用于数据发送/接收的合适的信道编码方案来增加系统发送效率，有助于改善系统性能。
然而，移动通信系统由于它的特性不可避免要遭受到由于根据数据发送过程中的信道环境的噪音，干扰和衰退导致的差错。因此，移动通信系统由于这些差错导致了信息数据的丢失。为了降低信息数据丢失，移动通信系统根据信道特性使用多种差错控制方案，因此来改善系统可靠性。差错控制方案中，基于差错校正码的差错控制方案是最常用的。
在下一代移动通信系统中，由于期望以高速接收更多数据的用户的数量增多而导致需要增加数据速率。为了满足用户的需求，对于使用多个发送/接收天线的多天线通信系统，也就是，对多输入多输出(MIMO)通信系统已经进行积极探索。
参考图1的示意图，现在说明普通MIMO通信系统中的发送器的结构。
参考图1，发送器包括编码器110、空间映射器120和多个天线的信号映射单元130，其连接到包括第一个发送天线TxANT#1到第M个发送天线TxANT#M。信号映射单元130包括M个信号映射器即包括第一个信号映射器130-1到第M个信号映射器130-M。
编码器110根据预定的编码速率将输入信息数据编码为经编码的符号，并将生成的经编码的符号输出到空间映射器120。
空间映射器120将从编码器110输出的串行符号空间上映射成M并行信号，其中M是天线的数目。空间映射器120将并行信号分别输出到它们相应的信号映射器130-1到13O-M。例如，空间映射器120将从编码器110输出的经编码的符号根据它们的输出次序依次并行转换为M信号，并将M信号分别输出到第一个映射器130-1到第M个信号映射器130-M。
信号映射单元130根据在每个信号映射器130-1到130-M中预定的信号映射方案对从空间映射器120中输出的并行信号进行信号映射，并将经信号映射的信号输出到它们相应的发送天线。也就是，第一信号映射器130-1到第M个信号映射器130-M中的每一个根据其中预设的格局对从空间映射器120中输出的信号进行信号映射，并将产生的信号输出到它相应的发送天线。
例如，如果输入信号的比特数目n是1(n＝1)，第一信号映射器130-1到第M个信号映射器130-M中的每一个使用二进制相移键控(BPSK)来对它的输入信号进行信号映射，而如果输入信号的比特数目n是3(n＝3)，使用关于8(8-ary)正交幅度调制(8QAM)来对它的输入信号进行信号映射。
假设输入到图1的发送器的信息数据的比特数目由k来定义，发送器的编码速率R是R=M*kn]]>，其中M表示发送天线的数目。
参考图2的示意图，现在说明普通MIMO通信系统中的接收器的结构。
参考图2，接收器包括连接到包括第一接收天线RxAnt#1到第P个接收天线RxAnt#P的多个天线的检测器210、空间解映射器220，解码器230和空间映射器240。
发送器发送天线的数目可以等于或不同于接收器的接收天线的数目。接收器经由包括第一接收天线RxAnt#1到第P个接收天线RxAnt#P的P个接收天线来接收信号。经由第一接收天线RxAnt#1到第P个接收天线RxAnt#P接收的信号输入到检测器210。
检测器210检测经由第一接收天线RxAnt#1到第P个接收天线RxAnt#P接收的信号，并将检测的信号输出到空间解映射器220。
空间方映射器220根据与在发送器中空间映射器所用的空间映射方案相对应的空间方映射方案来空间解映射由检测器210检测的信号，并将获得的信号输出到解码器230。
解码器230根据与在发送器中所用的编码方案相关的解码方案来解码从空间解映射器220输出的信号。当从解码器230输出的信号在无线信道环境中没有遭受差错时，能够正常恢复为由发送器发送的原始数据。然而，当输出信号在无线信道环境遭受差错时，它为了可靠解码需要迭代解码输出信号。
为了执行迭代解码，解码器230将以与发送器中用的编码方案相应的解码方案来解码的信号输出到空间映射器240。
空间映射器240将从解码器230输出的信号用与在发送器中所用的空间映射方案相应的空间映射方案来进行空间映射，并将获得的信号返回到检测器210来执行迭代解码。
迭代解码有助于增加恢复信息数据的可靠性。在通过将接收的信号解码成可靠的信号之后，解码器230输出解码的可靠信号作为最后的信息数据信号。
典型的差错校正码包括turbo码和LDPC码。众所周知，在高速数据发送期间在性能方面turbo码优于通常用于差错校正的卷积码。Turbo码的优点是能够有效校正在发送信道产生的噪声所引起的差错，因此增加了数据发送的可靠性。LDPC码能够使用基于要素图(factor graph)中的和-积算法的迭代解码算法被解码。因为用于LDPC码的解码器使用基于和-积算法的迭代解码算法，所以它比用于turbo码的解码器简单。另外，用于LDPC码的解码器比用于turbo码的解码器容易实现并行处理解码器。
香农信道编码法则说明了可靠通信仅在数据速率不超过信道容量的情况下是可能的。然而，香农信道编码法则没有提出能支持数据速率高达信道容量限制的详细信道编码/解码方法。虽然，具有很大块的随机码呈现了接近香农信道编码法则的信道容量限制的性能，而实际上由于它的繁重的计算负担而不能实现最大后验(MAP)或最大似然(ML)解码方法。
Turbo码由Berrou，Glavieux和Thitimajshima在1993年提出，并具有接近香农信道编码法则的信道容量限制的优异性能。Turbo码的提出启动了迭代解码和图形化符号码的研究，由Gallager在1962年提出的LDPC码最近在研究中得到重视。在turbo码和LDPC码的要素图中存在循环，众所周知，出现了循环的LDPC码的要素图中的迭代解码是次最佳的。此外，实验证明LDPC码通过迭代码具有优异的性能。具有最高性能公知的LDPC码在误码率(BER)为10-5时使用了块大小为107时，呈现了在香农信道编码法则信道容量限制处仅仅约0.04[dB]的差异的性能。另外，虽然在q＞2的Galois域(GF)，也就是，GF(q)定义的LDPC码增加了解码过程的复杂性，但性能优于二进位码。然而，没有提供对用于在GF(q)中定义的LDPC码的迭代解码算法成功解码的满意的理论说明。
Gallager提出的LDPC码由奇偶校验检查矩阵来定义，在该矩阵中多数元(element)的值是零而除了值为零的元以外的少数元的值是非零，例如，也就是，1。为了方便，假设非零值是1。
例如，(N，j，k)LDPC码是码字长为N的线性块码，由稀疏奇偶校验检查矩阵定义，在该矩阵中每列具有j个值为1的元，每行具有k个值为1的元，而除了值为1的元以外的其它所有元的值都为0。
LDPC码被称为“规则LDPC码”，其中奇偶校验检查矩阵中的每个列的权重固定为‘j’而奇偶校验检查矩阵中的每个行的权重固定为‘k’。在这，“权重”指组成生成矩阵和奇偶校验检查矩阵的元之中的具有非零值的元的数目。不像规则LDPC码，其中奇偶校验检查矩阵中的每个列的权重和奇偶校验检查矩阵中的每个行的权重是不固定的LDPC码被称为“不规则LDPC码”。众所周知，不规则LDPC码性能优于规则LDPC码。然而，在不规则LDPC码中，因为奇偶校验检查矩阵的每个列的权重和每个行的权重不固定，因此奇偶校验检查矩阵的每个列的权重和每个行的权重必须适当地调整来保证优异的性能。
参考图3的示意图，现在说明作为(N，j，k)LDPC码例子的(8，2，4)LDPC码的奇偶校验检查矩阵。参考图3，(8，2，4)LDPC码的奇偶校验检查矩阵H包括8列4行，其中每个列的权重固定为2而每个行的权重固定为4。因为奇偶校验检查矩阵中的每个列的权重和每个行的权重是规则的，因此图3所示的(8，2，4)LDPC码是规则LDPC码。
到目前为止，(8，2，4)LDPC码的奇偶校验检查矩阵是参考图3来说明的。接着，将参考图4中的图来说明结合图3来说明的(8，2，4)LDPC码的要素图。
参考图4，(8，2，4)LDPC码的要素图包括8个可变节点x1400，x2402，x3404，x4406，x5408，x6410，x7412和x8414和4个检查节点416，418，420和422。当值为1，也就是，非零值的元出现在(8，2，4)LDPC码的奇偶校验检查矩阵的第i列和第j行的相互交叉点时，在可变节点xi和一个jth校验节点之间建立一个分支。图4的可变节点被认为以一对一映射到(8，2，4)LDPC码字c＝[c1，c2，c 3，c4，c5，c6，c7，c8]。也就是可以认为将码字c1映射到可变节点x1，将码字c2映射到可变节点x2，将码字c 3映射到可变节点x3，将码字c4映射到可变节点x4，将码字c5映射到可变节点x5，将码字c6映射到可变节点x6，将码字c7映射到可变节点x7，将码字c8映射到可变节点x8。因此，能够通过要素图中的可变节点和检查节点通过传递消息来解码(8，2，4)LDPC码，以及能够基于可变节点的消息来估计码字。
因为，LDPC码的奇偶校验检查矩阵具有如上所述的很小的权重，所以即使在具有相对长度的块码中也能够通过迭代的解码来执行解码，它表现出接近香农信道编码法则例如turbo码的信道容量限制的性能，同时持续增加块码的块大小。MacKay和Neal证明了使用流传送方案的LDPC码的迭代解码过程在性能上接近了turbo码的迭代解码过程。
为了产生高性能LDPC码，下面的环境必须满足。
(1)LDPC码的要素图中的循环必须考虑。
术语“循环(cycle)”指的是由将LDPC码的要素图中的可变节点连接到检查节点的边形成的环(loop)，循环的长度由组成环的边的数目来确定。长的循环意味着在LDPC码的要素图中将可变节点连接到检查节点形成环的边数目很大。相反，短的循环意味着在LDPC码的要素图中将可变节点连接到检查节点形成环的边数目很小。
当LDPC码的要素图中的循环变得长时，由于下面的原因LDPC码的性能有效性增加。也就是，当LDPC码的要素图中产生长循环时，可能防止性能恶化，例如当太多的短长度的循环出现在LDPC码的要素图中时出现差错底(floor)。
(2)LDPC码的有效编码应该考虑对于LDPC码与传统码或turbo码比较由于它的编码复杂性高，承受实时编码是很困难的。为了降低LDPC码的编码复杂性，提出了重复累积(accumulate)(RA)码。然而，RA码在降低LDPC码的编码复杂性上也有限制。因此，LDPC码的有效编码应该考虑。
(3)LDPC码的要素图中的等级分布应该考虑通常，不规则LDPC码的性能优于规则LDPC码，因为不规则LDPC码具有各种等级。术语“等级”指的是LDPC码的要素图中连接可变节点和检查节点的边的数目。另外，LDPC码的要素图中短语“等级分布”指的是具有具体等级的节点数目与节点总数的比例。Richardson证明了具有特定等级分布的LDPC码在性能上更优异。
参考图5的示意图，现在说明结构化LDPC码的奇偶校验检查矩阵。
在说明图5前，应该注意到结构化LDPC码是新的LDPC码，对于它不仅需要考虑奇偶校验检查矩阵的有效编码也要考虑有效存储和性能改进，而结构化LDPC码是通过产生规则LDPC码的结构来扩展LDPC码。
参考图5，结构化LDPC码的奇偶校验检查矩阵被分成多个局部(partial)的块，以及置换(permutation)矩阵被映射到每个局部块。其中，通过将每个局部块用1替代置换矩阵而获得的矩阵被称作基础矩阵。也就是，结构化LDPC码的奇偶校验检查矩阵能够被认为是通过将置换矩阵映射到1在基础矩阵中所在的点处而获得的矩阵。然而，通常组成结构化LDPC码的奇偶校验检查矩阵的矩阵不限于置换矩阵。在图5中，‘P’代表具有NS*NS大小的置换矩阵，而置换矩阵P的上标apq满足0≤apq≤NS-1或apq＝∞。
另外，‘p’指出相应置换矩阵位于奇偶校验检查矩阵的局部块的第p行，而‘q’指出相应置换矩阵位于奇偶校验检查矩阵的局部块的第q列。也就是，Papq指出了置换矩阵位于包括多个局部块的奇偶校验检查矩阵的第p行和第q列交叉处的局部块中。也就是，‘p’和‘q’分别代表了奇偶校验检查矩阵中的局部快的行数和列数。
图6是说明图5的置换矩阵P的示意图。如图6所示，置换矩阵P是具有NS*NS大小的方型矩阵，组成置换矩阵P的NS列的每一个具有1的权重而组成置换矩阵P的NS行的每一个也具有1的权重。其中，虽然置换矩阵P的大小由NS*NS来表示，为了方面也用NS来表示，因为置换矩阵是方形矩阵。
在图5中，具有上标apq＝0的置换矩阵P，也就是，置换矩阵P0表示了单位矩阵INS*NS，而具有上标apq＝∞的置换矩阵P，也就是，置换矩阵P∞表示了零矩阵。其中，INS*NS表示大小是NS*NS的单位矩阵。
在图5所示的结构化LDPC码的整个奇偶校验检查矩阵中，因为行的总数是NS×p而列的总数是NS×q(对于p≤q)，当结构化LDPC码的整个奇偶校验检查矩阵是满秩(full rank)时，不考虑局部块的大小，编码速率能够表示为公式(1)。
R=NS*q-NS*pNS*q=q-pq=1-pq.........................(1)]]>
如果对于所有p和q，apq≠∞，那么与局部块相应的置换矩阵是非零矩阵，而局部块组成规则LDPC码，其中在与局部块相应的每个置换矩阵中的每个列的权重值和每个行的权重值分别是p和q。其中，与局部块相应的每个置换矩阵被称为“局部矩阵”。
因为(p-1)从属行出现在整个奇偶校验检查矩阵中，编码速率大于由公式(1)计算的编码速率。在结构化LDPC码的情况下，如果组成整个奇偶校验检查矩阵的每个局部矩阵的第一行的权重位置被确定，那么剩下的(NS-1)行的权重位置也能被确定。因此，与权重被不规则地选择来存储整个奇偶校验检查矩阵的信息相比，所需存储器的大小降低为1/NS。
如上所述，术语“循环”指的是由将LDPC码的要素图中的可变节点连接到检查节点的边形成的环，循环的长度由组成环的边的数目来确定。长的循环意味着在LDPC码的要素图中将可变节点连接到检查节点形成环的边数目很大。当LDPC码的要素图中的循环变长时，LDPC码的性能有效性增加。
相反，当LDPC码的要素图中的循环变短时，LDPC码的差错校正容量增加了，因为性能退化例如出现差错底。也就是，当在LDPC码的要素图中有很多短长度的循环时，属于该短长度循环的特定节点上的信息，从那开始，在少数几个反迭代后返回。随着迭代数目的增加，信息更加频繁地返回到相应节点，因此该信息不能被正确地更新，从而在LDPC码的差错校正能力上导致退化。
图7示意性说明了其中奇偶校验检查矩阵包括4个奇偶校验矩阵的结构化LDPC码的循环结构。
图7中所示的结构化LDPC码的奇偶校验检查矩阵包括4个奇偶校验块，斜线代表值为1的元所在的位置，除开斜线部分代表值为0的元的所在位置。另外，‘P’代表与结合图6所说明的置换矩阵相同的置换矩阵。
为了分析图7中的结构化LDPC码的循环结构，位于局部矩阵Pa的第i行值为1的元被定义为参考元，第i行值为1的元被称为“0-点”。在这，“局部矩阵”指的是与局部块相应的矩阵。0-点位于局部矩阵Pa的第(i+a)列。
局部矩阵Pb中与0-点同行的值为1的元被称为“1-点”。与0-点同样的理由，1-点位于局部矩阵Pb的第i+b列。
接着，局部矩阵Pc中与1-点位于同一列的值为1的元被称为“2-点”。因为局部矩阵Pc是通过相对模Ns将单位矩阵I的每个列右移c而获得的矩阵，所以2-点位于局部矩阵Pc的第i+b-c行。
另外，局部矩阵Pd中与2-点同行的值为1的元被称为“3-点”。3-点位于局部矩阵Pd的第i+b-c+d列。
最后，局部矩阵Pa中与3-点同列的值为1的元被称为“4-点”。4-点位于局部矩阵Pa的第i+b-c+d-a行。
在如图7所示的LDPC码的循环结构中，如果循环长度是4，则0-点和4-点位于同样的位置。也就是，0-点和4-点之间的关系由公式(2)来定义i≌i+b-c+d-a(modNs) 或i+a≌i+b-c+d(modNs)……………..(2)公式(2)可以重写为公式(3)a+c≌b+d(modNs)……………..(3)因此，当公式(3)的关系满足时，则产生了长度为4的循环。通常，当0-点和4-点最初相同时，获得了i≌i+p(b-c+d-e)(modNs)的关系，以及下面在公式(4)中的关系满足。
p(a-b+c-d)≌0(mod Ns) ……………..(4)换句话说，对于给定的a，b，c和d，如果在满足公式(4)的正整数中具有最小值的正整数被定义为‘P’，长度为4p的循环成为在图7所示的结构化LDPC码的循环结构中具有最小长度的循环。
总之，如上所述，对于(a-b+c-d)≠0，如果满足gcd(NS，a-b+c-d)＝1，则p＝Ns。因此，长度为4 Ns的循环成为具有最小长度的循环。
如上所述，众所周知LDPC码连同turbo码在高速数据传输中具有高性能并有效校正由发送信道中产生的噪音所导致的差错，从而增加了数据传输的可靠性。
同时，前述结构化奇偶校验检查矩阵设计为满足奇偶校验检查矩阵的设计条件来保证优异的性能。因此，当LDPC码被设计为结构化奇偶校验检查矩阵时，它不仅满足前述条件而且便利了编码/解码过程，增加了对结构化LDPC码的关注。在多天线通信系统中的结构化LDPC码的使用不仅能保证高速数据速率而且能保证高可靠性。建立使用结构化LDPC码的通信系统的研究已经进行。
使用结构化LDPC码的当前通信系统逐个比特地发送/接收结构化LDPC码。例如，在多天线通信系统中，为了结构化LDPC码的逐个比特地发送，需要设计结构化LDPC码的基于比特的检查矩阵从而设计保证高性能的结构化LDPC码。
当使用了结构化LDPC码时，可以改变局部块的大小来支持可变的长度。在这种情况，如果结构化的LDPC码映射到多个天线，认为不同的映射方法用来为不同的长度保证优异的性能。也就是，需要为每个长度来构建具有不同矩阵的可变长度结构化LDPC码。
为了解决这些问题，与逐个比特地发送/接收结构化LDPC码相比，需要能够有效发送/接收结构化LDPC码的发送器。另外，需要将结构化LDPC码用于被认为是下一代通信系统之一的多天线系统。
发明内容
因此，本发明的目的是提供在使用结构化LDPC码的通信系统中有效发送/接收数据的装置和方法。
本发明的另一个目的是提供在使用结构化LDPC码的通信系统中通过多个天线发送/接收数据的装置和方法。
本发明的另一个目的是在使用结构化LDPC码的通信系统中提供比逐个比特地编码/解码结构化LDPC码更有效的发送/接收数据的装置和方法。
根据本发明的第一个方面，提供了在使用结构化低密度奇偶校验码检查(LDPC)码的通信系统中发送数据的方法，该方法包括使用结构化LDPC码对输入信息数据执行结构化LDPC编码；和在具有预定大小的组的各单元中并行变换通过执行结构化LDPC编码而产生的结构化LDPC码字，并发送数据。
根据本发明的另一个方面，提供了在使用结构化低密度奇偶校验码检查(LDPC)码的通信系统中接收数据的方法，该方法包括接收多个并行数据流；在具有预定大小的组的各单元中串行变换所接收的并行数据流；和使用结构化LDPC码对所串行接收的数据逐个组地执行结构化LDPC解码。
根据本发明的再一个方面，提供了在使用结构化低密度奇偶校验码检查(LDPC)码的通信系统中发送数据的装置，该装置包括结构化LDPC编码器，用于使用结构化LDPC码对输入信息数据执行结构化LDPC编码；和组串并(S/P)变换器，用于在具有预定大小的组的各单元中并行变换通过执行结构化LDPC编码而产生的结构化LDPC码字，并发送数据。
根据本发明的又一个方面，提供了在使用结构化低密度奇偶校验码检查(LDPC)码的通信系统中接收数据的装置，该装置包括并串(P/S)变换器，用于接收多个并行数据流和在具有预定大小的组的各单元中串行变换所接收的并行数据流；和结构化LDPC解码器，用于使用结构化LDPC码对被串行变换的数据逐个组地执行结构化LDPC解码。
本发明上述的和其他的目的，特征和优点随着结合附图的详细说明而更加清楚，其中图1是表示普通MIMO通信系统中的发送器的结构的示意图；图2是表示普通MIMO通信系统中的接收器的结构的示意图；图3是表示普通(8，2，4)LDPC码的奇偶校验检查矩阵的示意图；图4是表示图3的(8，2，4)LDPC码的要素图的示意图；图5是表示普通结构化LDPC码的奇偶校验检查矩阵的示意图；图6是表示图5的置换矩阵P的示意图；图7是表示奇偶校验检查矩阵包括4个局部矩阵的结构化LDPC码的循环结构的示意图；图8是表示根据本发明第一个实施例的使用结构化LDPC码的发送器的结构的示意图；图9是表示根据本发明第二个实施例的使用结构化LDPC码的接收器的结构的示意图；图10是表示根据本发明第三个实施例的使用结构化LDPC码的发送器的结构的示意图；图11是表示根据本发明第四个实施例的使用结构化LDPC码的接收器的结构的示意图；图12是表示根据本发明的使用结构化LDPC码的发送器的操作过程的流程图；图13是表示根据本发明的使用结构化LDPC码的接收器的操作过程的流程图；和图14是表示了根据本发明使用结构化LDPC码的多天线系统中的性能曲线图。
具体实施例方式
参照附图详细说明本发明的优先实施例。在下面的说明中，为了清楚和简明，将略去其中包含的已知功能和配置的详细说明。
本发明提供了在使用结构化低密度奇偶校验检查(LDPC)码的通信系统中发送/接收数据的装置和方法。为了这个目的，本发明使用结构化的LDPC码来编码输入信息比特，根据天线的数目逐个比特地并行转换编码的结构化LDPC码字，并发送数据。接收数据的接收器根据一个组将经由多个天线接收的数据串行变换，并执行与对串行变换的数据的结构化LDPC编码相应的结构化LDPC解码。另外，为了数据发送/接收，将使用组交织方案的结构化LDPC码用于多天线通信系统。
现在说明由多天线通信系统，例如多输入多输出(MIMO)通信系统中的逐个组地发送/接收结构化LDPC码的装置和方法。现在参考使用正交频分复用(OFDM)方案来发送/接收数据的通信系统来说明本发明。然而，本发明不限于使用OFDM方案发送数据的通信系统。
结构化LDPC码的奇偶校验检查矩阵H和结构化LDPC码的码字c之间的关系被定义为公式(5)H·cT＝0………….(5)如果结构化LDPC码的块列的数目由n来表示，奇偶校验检查矩阵H和结构化LDPC码的码字c能够用下面的公式(6)所示的组的形式来展现。
H＝[H1，H2，H3，…，Hn]c＝[c1，c2，c3，…，cn] ………….(6)在以组的形式表达码字的方法中，组ci是映射到结构化LDPC码的块列Hi的码字比特集合，其中i代表具有值1到n的整数的下标。因此，随着公式(6)的使用，公式(5)能够表达结构化LDPC码的奇偶校验检查矩阵的一组块列和结构化LDPC码字，如下面的公式(7)所示。
H1·c1T+H2·c2T+,...,+Hn·cnT=0.............(7)]]>现在说明经由多个天线发送包括n个块列的结构化LDPC码的通信系统。参考图8，说明逐个组地发送/接收数据并使用结构化LDPC码的多天线通信系统。图8是表示根据本发明一个实施例的使用结构化LDPC码的发送器的结构的示意图。
参考图8，发送器包括结构化LDPC编码器801、组交织器803、组串/并转换器805、交织单元807、信号映射单元809和反快速傅立叶变换(IFFT)单元811。单元807、809和811都具有并行结构。
结构化LDPC编码器801将输入信息数据编码为结构化LDPC码，并将结果输出到组交织器803。在这，结构化LDPC编码器801将输入信息数据编码为具有编码速率为K/N的结构化LDPC码，并将编码的结构化LDPC码输出到组交织器803。对于编码速率K/N，K代表输入信息比特也就是输入信息数据的长度，而N代表码的长度，也就是，输出码位的长度。另外， 结构化LDPC码字c包括如同结合公式(6)所示的几个组。
组交织器803逐个组地组交织在结构化LDPC编码器801中编码的结构化LDPC码字。例如，如果结构化LDPC码的奇偶校验检查矩阵的列块的数目n是n＝8，结构化LDPC码字c能够表示为c＝[c1，c2，c3，c4，c5，c6，c7，c8]。在这，ci代表码字c的第i个组，而组中单元的数目等于属于结构化LDPC码的块列的列的数目，并与块列i相应。如果组交织器803的组交织顺序是[4，6，3，8，7，1，5，2]，组交织器803的输出数据c_int能够表示为[c4，c6，c3，c8，c7，c1，c5，c2]。随后详细说明组交织器803。组交织器803对结构化LDPC码字执行逐个组地交织，并将结果输出到组S/P转换器805。组交织器803是可选单元，而结构化LDPC编码器801可以将结构化编码器输出到组S/P变换器805而不需通过组交织器803。
组S/P变换器805接收从组交织器803输出的经组交织的数据。组S/P变换器805根据天线数目并行变换经组交织的结构化LDPC码字。组S/P变换器805向包括多个交织器的交织单元807输出经并行变换的结构化LDPC码字。并行变换的数据在下面的公式(8)中说明，作为例子。当组交织器803未使用时，组S/P变换器805逐个组地并行变换从结构化LDPC编码器801输出的结构化LDPC码字，并将结果输出到交织单元807。
c=c4c7c6c1c3c5c8c2.............(8)]]>公式(8)表示组S/P变换器805的输出数据，以及输出数据能够由如公式(8)所示的Nt*N矩阵来表达，其中Nt表示发送天线数。在公式(8)中，同一列的数据在相同的时间或频率发送，在同一行的数据经由相同的天线发送。
交织单元807包括从第一个交织器807-1到第Nt个交织器807-Nt共Nt个交织器，使用预定的交织方法交织组S/P变换器805的输出，并将结果输出到信号映射单元809。
信号映射单元809包括从第一个信号映射器809-1到第Nt个信号映射器809-Nt共Nt个信号映射器，使用预定空间映射方法对交织单元807的输出数据执行信号映射，并将空间映射的信号输出到IFFT单元811。
IFFT单元811包括从第一个IFFT模块811-1到第Nt个IFFT模块811-Nt共Nt个IFFT模块，对信号映射单元809的输出数据执行IFFT来将数据变换为OFDM符号，并将OFDM符号经由多个发送天线发送。
下面说明设计如图8所示的组交织器803的方法。
LDPC MIMO的设计条件包括1)码字组映射到奇偶校验检查矩阵的要素图中的低等级列；2)码字组映射到奇偶校验检查矩阵的要素图中的属于短循环集合的可变节点；3)码字组映射到奇偶校验检查矩阵的要素图中的属于嵌填集合(stopping set)的可变节点；4)码字组映射到奇偶校验检查矩阵的要素图中的连接到同一检查节点的可变节点。
如果可能，属于四种条件的码字组不经由同一天线或同时或同频发送。
在LDPC码的情况下，当具有低可靠性的可变节点和具有高可靠性的可变节点一起连接到一个检查节点时，具有低可靠性的可变节点可以通过具有高可靠性的可变节点来增加它的可靠性。换句话说，如果具有不同可靠性的可变节点连接到一个检查节点，具有低可靠性的可变节点可以增加它的可靠性。
因此，可变节点能够通过连接到检查节点的其他可变节点来增加可靠性。结果，与具有高等级的可变节点相比，具有低等级的可变节点很难增加可靠性。因此，映射到具有比其他可变节点低等级的可变节点的码字组使用不同的天线来发送。
在LDPC码的情况下，可变节点与连接到检查节点的其他可变节点交换信息。在这种情况下，几个可变节点形成了闭环，以及当映射到连接到短循环的可变节点的所有码字组经历坏的信道，它们不能从其他可变节点接收更多信息，不能再改变任何可靠性。结果，连接到短循环的可变节点应该设置为能够获取不同信息，因此它们能够将信息从具有好信息的可变节点发布到具有坏信息的可变节点。因此，能够通过由不同的天线来发送映射到与短循环连接的可变节点的码字组而改进解码性能。
映射到不仅属于短循环也属于嵌填集合(stopping set)的可变节点的码字组不使用相同空间-时间-频率来发送。作为可变节点集合的一种类型，即嵌填集合，是其中属于该集合的所有元与连接这些元的检查节点两两或两两以上地相连的集合。因此，就像该循环一样，在属于该嵌填集合的可变节点之间形成一个闭合环路。结果，当映射到属于同一嵌填集合的可变节点上的码字组使用相同空间-时间-频率时，它们同时通过严重衰减的信道，引起性能的降低。
另外，连接相同检查节点的可变节点直接提供信息。因此，如果映射到相同检查节点连接的可变节点上的所有码字组已经经历过严重的衰减信道后，连接于检查节点的码字组就很难恢复了。
下面提供一种设计交织的方法。首先，映射到可变节点的低级码字组不使用相同的空间-时间-频率。第二，映射到属于短循环的可变节点的码字组不使用相同空间-时间-频率来发送。第三，映射到属于嵌填集合的可变节点的码字组不使用相同空间-时间-频率来发送。第四，映射到连接到检查节点的可变节点的码字组不使用相同空间-时间-频率来发送。
现在说明具有多个并行交织器的交织单元807。组S/P变换器805输出经并行变换的数据经由多个天线中的每一个来发送。经由每个天线发送的数据包括映射到高等级可变节点的比特，映射到低等级可变节点的比特，具有高解码性能的比特和具有低解码性能的比特。信号映射单元809产生用于经由每个天线发送上述比特的信号。具有比关于16正交幅度调制(16QAM)更高等级的信号可以根据比特而有不同的可靠性。例如，如果组成16QAM信号的4个比特被表示为b1，b2，b3和b4，而b1和b2组成实际值，而b3和b4组成想象值。b1和b3比特代表+或-，而b2和b4比特代表信号映射比特的幅度。即，与b1和b3相比，b2和b4具有较低的可靠性。因此，具有高解码性能的比特组成b2和b4，具有低解码性能的比特组成b1和b3。
在具有组成结构化LDPC码的奇偶校验检查矩阵的置换矩阵的大小的组的各单元中，以这种方式发送的比特被映射到天线。因为结构化LDPC码的所有矩阵逐个组地被映射到天线，仅仅结构化LDPC码的奇偶校验检查矩阵的基础矩阵是考虑了经由多个天线发送的每个独立的组中的比特而设计的。
当使用了结构化LDPC码时，可以改变并行组的大小来支持可变长度。对于传统的逐个比特地的映射，对于不同的长度应该考虑不同的映射方法，但是用多个天线来执行映射的方法对于具有可变长度的结构化LDPC码能够用来保证优异的性能。也就是，当具有可变长度的结构化LDPC码经由多个天线逐个组地发送时，设计为仅仅基础矩阵能够获得最大收益。
结构化LDPC码能够被组编码/解码。也就是，为了编码/解码，逐个组地执行数据输入/输出。当在经由天线的发送期间执行逐个比特地的映射时，那么需要额外的模块。然而，当逐个组地来执行编码/解码时，不需要额外的模块，并对多个天线的映射是容易的。因此，结构化LDPC码被映射到天线，从而通过考虑组成结构化LDPC码的比特之间的关系根据使用了发送器结构的结构化LDPC码的奇偶校验检查矩阵而获得最大码增益。
图9是表示根据本发明的使用结构化LDPC码的接收器的结构的示意图。
参照图9，接收器包括第一快速傅立叶变换(FFT)单元901，MIMO信号处理器903，信号解映射单元905，解交织单元907，组并/串(P/S)变换器909，组解交织器911和结构化LDPC解码器913。单元901，905和907具有并行结构。
由从第一个FFT模块901-1到第Nr个FFT模块901-Nr共Nr个FFT模块组成的FFT单元901接收由发送器经由多个天线发送的多个OFDM符号。FFT单元901根据接收天线的数目对接收的OFDM符号执行与发送器中所用的IFFT相应的FFT，从而将PFDM符号映射到OFDM符号之前的值上，并将结果输出到MIMO信号处理器903。
MIMO信号处理器903对从IFFT单元901输出的信号执行MIMO信号处理，并通过执行MIMO信号处理而被检测的信号输出到信号解映射单元905。
检测由发送器发送的信号有多种可能的方法，在这将不作详细说明。
信号解映射单元905包括从第一个解映射器905-1到第Nt个解映射器905-Nt共Nt个解映射器，对MIMO信号处理器903的输出数据执行与发送器的信号映射单元所使用的映射相应的解映射，也就是，估计信号映射的比特，并将结果输出到解交织单元907。换句话说，信号解映射单元905为每个比特求出对数似然比(LLR)的值。
信号解交织单元907包括从第一个解交织器907-1到第Nt个解交织器907-Nt共Nt个解交织器，对信号解映射单元905的输出数据执行与发送器的信号交织单元所使用的交织相应的解交织，并将解交织的数据输出到组P/S变换器909。
组P/S变换器909将解交织的并行数据变换为串行数据信号，并将串行数据信号输出到组解交织器911。
组解交织器911对串行数据信号执行组解交织，并将生成的信号输出到结构化LDPC解码器913。根据发送器的组交织器是否被使用，像发送器的组交织器一样可选用组交织器911。因此，当发送器使用组交织器对结构化LDPC码字执行组交织时，接收器也使用组解交织器911来执行组解交织。
结构化LDPC解码器913解码由结构化LDPC编码器编码的信号。编码的数据能够被输入回MIMO信号处理器903来接受迭代解码，使得能够建立可靠的接收器。接收器的结构是根据发送器的结构来构成的。
参考图10和11，现在说明与图8和9所示的收发器的结构不同的收发器的结构。在图10和11的所示部分中，与图8和9种所示的结构类似或相同的结构不示出。
图10是表示根据本发明另一个实施例的使用结构化LDPC码的发送器的结构的示意图。
参考图10，发送器包括结构化LDPC编码单元1001，组交织单元1003，组天线交织器1005，交织单元1007，信号映射单元1009和IFFT单元1011。
结构化LDPC编码单元1001包括从第一个结构化LDPC编码器1001-1到第Ns个结构化LDPC编码器1001-Ns共Ns个结构化LDPC编码器，对并行输入信息数据执行结构化LDPC编码，并将结果输出到组交织单元1003。
组交织单元1003包括从第一个组交织器1003-1到第Ns个组交织器1003-Ns共Ns个组交织器，接收从结构化LDPC编码单元1001输出的信号。组交织单元1003对接收的信号执行组交织，从而能够根据前述条件经由多个天线将其发送，该条件是以这样的事实为基础，即经由多个天线发送的信号具有如上所述不同的可靠性。
因为不同于图8的发送器的这个发送器执行独立结构化LDPC编码，使得能将组映射到保证在独立编码的比特中有高可靠性的可变节点，以及将组映射到具有低可靠性的可变节点来共享相同的时间或频率。因此，编码的比特这样被输出，如果第一个组交织器1003-1的输出比特是被映射到具有高等级的可变节点的比特，那么最后的第Ns个组交织器1003-Ns的输出比特是被映射到具有低等级的可变节点的比特。在经历上述组交织之后，组交织单元1003的输出被输入到组天线交织器1005。
组天线交织器1005对组天线交织单元1003的输出执行组天线交织，以致获取当每个LDPC码经由多个天线发送时能够获得的天线分集。如果没有构建组天线交织器1005，具有独立结构的结构化LDPC编码单元1001的输出数据经由相同的天线被发送，因此不能获得天线分集(diversity)。因此，随着组天线交织器1005的使用，一个结构化编码器的输出比特经由不同的天线被发送，获取天线分集。组天线交织器1005的输出数据被输入到交织单元1007。
交织单元1007包括从从第一个交织器1007-1到第Nt个交织器1007-Nt共Nt个交织器，根据信号映射单元输出比特的位置考虑输入数据具有不同的可靠性这一事实对输入数据执行交织，并将执行交织的数据输出到信号映射单元1009。
信号映射单元1009包括从第一个信号映射器1009-1到第Nt个信号映射器1009-Nt共Nt个信号映射器，使用预定空间映射方案对交织单元1007的输出数据执行空间映射，并将空间映射的信号输出到IFFT单元1011。
IFFT单元1011包括从第一个IFFT模块1011-1到第Nt个IFFT模块1011-Nt共Nt个IFFT模块，对信号映射单元1009的输出数据执行IFFT来将该输出数据变换为OFDM符号，并将OFDM符号经由多个发送天线发送。
按照这样的方式，发送器将输入信息数据映射到天线，因此考虑组成结构化LDPC码的比特之间的关系基于结构化LDPC码的奇偶校验检查矩阵来获取最大编码增益。
图11是表示根据本发明另一个实施例的使用结构化LDPC码的接收器的结构的示意图。
参考图11，接收器包括FFT单元1101，MIMO信号处理器1103，信号解映射单元1105，解交织单元1107，组天线解交织器1109，组解交织单元1111和结构化LDPC解码单元1113。单元1101，1105，1107，1109，1111和1113具有并行结构。
由从第一个FFT模块1101-1到第Nr个FFT模块1101-Nr共Nr个FFT模块组成的FFT单元1101接收由发送器经由多个天线发送的多个OFDM符号。FFT单元1101根据接收天线的数目对接收的OFDM符号执行与发送器中所用的IFFT相应的FFT，并将结果输出到MIMO信号处理器1103。
MIMO信号处理器1103对从IFFT单元1101输出的信号执行MIMO信号处理，并将通过执行MIMO信号处理而被检测的信号输出到信号解映射单元1105。检测由发送器发送的信号有多种可能的方法，不在这做详细的说明。
信号解映射单元1105包括从第一个解映射器1105-1到第Nt个解映射器1105-Nt共Nt个解映射器，对MIMO信号处理器1103的输出数据执行与发送器的信号映射相应的解映射，也就是，估计信号映射的比特，并将结果输出到解交织单元1107。换句话说，信号解映射单元1105为每个比特求出LLR值。
解交织单元1107包括从第一个解交织器1107-1到第Nt个解交织器1107-Nt共Nt个解交织器，对信号解映射单元1105的输出数据执行与发送器的信号交织单元所使用的交织相应的解交织，并将解交织的数据输出到组天线解交织器1109。
组天线解交织器1109对解交织单元1107的输出数据执行与组天线交织相应的组天线解交织，并将结果输出到组解交织单元1111。
组解交织单元1111包括从第一个组解交织器1111-1到第Ns个组解交织器1107-Ns共Ns个组解交织器，对组天线解交织器1109的输出数据执行组解交织，并将结果输出到结构化LDPC解码单元1113。
结构化LDPC解码单元1113包括从第一个结构化LDPC解码器1113-1到第Ns个结构化LDPC解码器1113-Ns共Ns个结构化LDPC解码器，解码组解交织单元1111的输出信号来恢复编码的信号。被解码的数据被输入回MIMO信号处理器1103来接受交织解码，从而能够构建可靠的接收器。
在根据本发明的发送器和接收器中所用的多天线方案中，用于发送器的天线的数目可以与用于接收器的天线数目相同或不同。
现在说明使用结构化LDPC码逐个组地发送/接收数据的数据发送/接收过程。
图12是表示根据本发明的使用结构化LDPC码的发送器的操作过程的流程图。
参考图12，在步骤1201发送器将输入信息数据编码为结构化LDPC码，并在步骤1203对结构化LDPC码流执行组交织。在组交织过程中，发送器使用组交织规则来执行组交织，因此映射到低等级可变节点的码字组，映射到高等级可变节点的码字组，映射到属于嵌填集合的可变节点的码字组和映射到与同一个检查节点的可变节点的码字组不使用相同的空间-时间-频率。
在步骤1205，发送器逐个组地并行变换交织的串行结构化LDPC码字。发送器通过执行包括结构化LDPC编码和组交织的步骤1201和1203的结构化LDPC编码来产生多个并行编码的比特，因此映射到保证高性能的可变节点的比特和映射到保证低可靠性的可变节点的比特能够共享相同的时间或频率。另外，当并行执行结构化LDPC编码和组交织时，发送器能够执行组天线交织而不需执行组S/P变换，从而能够获得在步骤1205中获取结构化LDPC码字的天线分集。换句话说，发送器对通过执行一个结构化LDPC编码而获得的比特执行组交织来经由不同天线逐个组地发送该比特，从而获得天线分集增益。
在步骤1207，发送器对经组S/P变换的每个结构化LDPC码字执行交织。在步骤1209，发送器根据预定的空间映射方案来对每个交织的信号执行空间映射。在步骤1211，发送器对每个空间映射的信号执行IFFT。在步骤1213，发送器经由多个天线发送IFFT处理的OFDM符号。
图13是表示根据本发明的使用结构化LDPC码的接收器的操作过程的流程图。
参考图13，在步骤1301中接收器接收由发送器经由多个天线发送的数据，也就是，OFDM符号，并在步骤1303对接收的OFDM符号执行FFT来将接收的时域符号变换为接收的频域符号。在步骤1305，接收器执行MIMO信号处理来检测来自FFT处理的信号中的信号。
在步骤1307，接收器对通过MIMO信号处理而检测的信号执行与发送器的进行信号映射相应的信号解映射。其中，信号解映射是估计在发送器的信号映射单元中被信号映射的比特的过程。
在步骤1309，接收器对解映射信号进行解交织，并在步骤1311执行组P/S变换来将并行数据变换为串行数据信号。在步骤1313接收器对串行变换的数据执行组解交织，并在步骤1315对组解交织的编码数据执行结构化LDPC解码。
在步骤1317接收器确定是否对组解交织的编码数据停止执行结构化LDPC解码。如果接收器确定继续执行结构化LDPC解码，则返回到步骤1305来执行迭代解码。然而，如果接收器确定停止结构化LDPC解码，它检测由发送器发送的数据，然后结束流程。当在步骤1307执行迭代解码时，可构成具有高可靠性的接收器。
图8和10的发送器能够可选地使用组交织器。当组交织器没有被使用时，组S/P变换器或组天线交织器根据天线数目逐个组地并行输出经结构化LDPC编码的结构化LDPC码字。
另外，当发送器使用都具有并行结构的结构化LDPC编码单元和组交织单元时，能够使用组天线交织器而不使用组S/P变换器。因此，结合图12所示的步骤1201到1205可以对输入数据并行执行结构化LDPC编码，对每个编码的结构化LDPC码字执行组交织，并根据天线数目执行组天线交织。
接收器根据发送器是否使用组交织单元来确定是否使用组解交织单元。当接收器确定不使用组解交织单元时，允许组S/P变换器，组天线解交织器和结构化LDPC解码单元对结构化LDPC码流逐个组地执行结构化LDPC解码。
然而，如果接收器确定使用组解交织单元而不使用组P/S变换器，则能够同时使用具有并行结构的组解交织单元和结构化LDPC解码单元。因此，结合图13所示的步骤1311到1315根据天线数目执行组天线解交织，对每个被组天线交织的信号执行组解交织，并对每个组解交织的信号执行结构化LDPC解码。
另外，本发明能够在具有组成结构化LDPC码的每个置换矩阵的比特的组的各单元中执行编码/解码过程，能够进行比逐个比特地计算更快的计算。另外，在结构化LDPC码的情况下，能够调整置换矩阵的大小来支持可变的长度，与为了构建具有不同长度码而存储不同的矩阵相比增加了存储器的效率。
图14是表示了根据本发明使用结构化LDPC码的多天线系统中的性能曲线图。
在图14中，结构化LDPC码用于多天线系统。对于收发器的天线，在发送器中使用的发送天线的数目是4以及在接收器中使用的接收天线的数目是4。性能曲线是使用二进制相移键控(BPSK)获得的。该曲线图表示了信息数据被逐个比特地映射到多个天线的情况和信息数据被逐个组地映射到多个天线的另一情况下的比特差错率(BER)和帧差错率(FER)。
曲线图中的虚线代表信息数据逐个比特地被映射到4个发送天线的情况下的性能曲线。具有矩形下标的虚线代表BER，而具有三角形下标的虚线代表FER。图中的实线代表信息数据逐个组地被映射到4个发送天线的情况下的性能曲线。具有矩形下标的实线代表BER，而具有三角形下标的实线代表FER。在这个时候使用的信道是准静噪信道，它对于一个帧时间是静噪的。因此，从图14可以注意到对于10-5的BER，组映射呈现比该比特映射至少高1dB的性能增益。
从前面的说明可以看出，本发明使用结构化LDPC码来执行编码/解码，因此增加了编码/解码效率。另外，本发明提供了将发送信号映射到基于结构化LDPC码的奇偶校验矩阵的多个天线的新方法，充分利用了结构化LDPC码的优点，从而最大化了整个系统的性能。另外，MIMO系统用结构化LDPC码，保证比利用简单的硬件结构更优异的性能。
当参考某些优选实施例说明本发明时，本领域技术人员可以理解只要不脱离如下面的权利要求所说明的精神和范围可以在形式和细节上进行改变。
权利要求
1.在使用结构化低密度奇偶校验码检查(LDPC)码的通信系统中发送数据的方法，该方法包括以下步骤使用结构化LDPC码对输入信息数据执行结构化LDPC编码；和在具有预定大小的组的各单元中并行变换通过执行结构化LDPC编码而产生的结构化LDPC码字，并发送数据。
2.权利要求1的方法，其中组的大小等于结构化LDPC码的置换矩阵的大小。
3.权利要求1的方法，更进一步包括在具有预定大小的组的各单元中对结构化LDPC码字执行组交织，并根据天线数目并行变换经组交织的结构化LDPC码字。
4.权利要求3的方法，其中组交织这样执行，当低等级的码字比特，属于短循环的码字比特和属于嵌填集合的码字比特与连接到同一检查节点的可变节点的条件相对应时，结构化LDPC码字比特不使用相同的空间-时间-频率。
5.权利要求1的方法，其中执行结构化LDPC编码的步骤包括对并行接收的至少两个数据流中的每一个执行结构化LDPC编码；在具有预定大小的组的各单元中，对通过执行结构化LDPC编码而产生的至少两个结构化LDPC码字中的每一个执行组交织；对组交织的结构化LDPC码字执行组天线交织，从而获取天线分集，并并行变换经组天线交织的结构化LDPC码字；和发送并行变换的结构化LDPC码字。
6.权利要求1的方法，更进一步包括使用与发送天线数目相应的交织方案对经逐个组地并行变换的结构化LDPC码字中的每一个执行交织，并发送数据。
7.权利要求1的方法，其中并行变换步骤包括根据天线数目并行变换结构化LDPC码字。
8.权利要求1的方法，其中数据发送步骤包括使用多个天线发送数据。
9.在使用结构化低密度奇偶校验码检查(LDPC)码的通信系统中接收数据的方法，该方法包括以下步骤接收多个并行数据流；在具有预定大小的组的各单元中串行变换所接收的并行数据流；和使用结构化LDPC码对被串行接收的数据逐个组地执行结构化LDPC解码。
10.权利要求9的方法，其中接收步骤包括使用多个天线接收多个并行数据流。
11.权利要求9的方法，其中组的大小等于结构化LDPC码的置换矩阵的大小。
12.权利要求9的方法，更进一步包括串行变换所接收的并行数据流；在具有预定大小的组的各单元中对串行变换的数据执行组解交织；和对组解交织的数据执行结构化LDPC解码。
13.权利要求9的方法，更进一步包括通过对接收的并行数据流执行多输入多输出(MIMO)信号处理来检测信号，并在具有预定大小的组的各单元中串行变换所检测的信号。
14.权利要求13的方法，其中信号检测步骤包括通过使用经结构化LDPC解码的数据来迭代解码接收的信号从而检测信号。
15.权利要求13的方法，更进一步包括解交织通过执行MIMO信号处理所检测的信号，并在具有预定大小的组的各单元中串行变换经解交织的信号。
16.权利要求9的方法，更进一步包括对接收的并行数据流执行与发送数据的发送器的组天线交织方案相应的组天线解交织；在具有预定大小的组的各单元中对经组天线解交织的至少两个并行数据流中的每一个执行组解交织；和对组解交织的并行数据流中的每一个执行结构化LDPC解码。
17.在使用结构化低密度奇偶校验码检查(LDPC)码的通信系统中发送数据的装置，该装置包括结构化LDPC编码器，用于使用结构化LDPC码对输入信息数据执行结构化LDPC编码；和组串并(S/P)变换器，用于在具有预定大小的组的各单元中并行变换通过执行结构化LDPC编码而产生的结构化LDPC码字，并发送数据。
18.权利要求17的装置，其中组的大小等于结构化LDPC码的置换矩阵的大小。
19.权利要求17的装置，更进一步包括组交织器，用于在具有预定大小的组的各单元中对结构化LDPC码字执行组交织。
20.权利要求19的装置，其中组S/P变换器，用于根据天线数目并行变换在组交织器中经组交织的结构化LDPC码字。
21.权利要求19的装置，其中组交织这样执行组交织，当低等级的码字比特，属于短循环的码字比特和属于嵌填集合的码字比特与连接到同一检查节点的可变节点的条件相对应时，结构化LDPC码字比特不使用相同的空间-时间-频率。
22.权利要求17的装置，更进一步包括至少一个交织器，用来使用与发送天线数目相应的交织方案对经逐个组地并行变换的结构化LDPC码字中的每一个执行交织，并发送数据。
23.权利要求17的装置，其中组S/P变换器根据天线数目并行变换结构化LDPC码字。
24.权利要求17的装置，更进一步包括用于发送数据的多个发送天线。
25.权利要求17的装置，其中结构化LDPC编码器包括至少两个结构化LDPC编码器，用来对每个并行输入数据流执行结构化LDPC编码。
26.权利要求25的装置，更进一步包括至少两个组交织器，用于在具有预定大小的组的各单元中，对从结构化LDPC编码器输出的结构化LDPC码字中的每一个执行组交织；和组天线交织器，用于对经组交织器组交织的结构化LDPC码字执行组天线交织，从而获取天线分集，并并行变换经组天线交织的结构化LDPC码字。
27.权利要求26的装置，其中组天线交织器根据天线数目并行变换结构化LDPC码字。
28.在使用结构化低密度奇偶校验码检查(LDPC)码的通信系统中接收数据的装置，该装置包括并串(P/S)变换器，用于接收多个并行数据流和在具有预定大小的组的各单元中串行变换所接收的并行数据流；和结构化LDPC解码器，用于使用结构化LDPC码对被串行接收的数据逐个组地执行结构化LDPC解码。
29.权利要求28的装置，更进一步包括用于接收数据的多个天线。
30.权利要求28的装置，其中组的大小等于结构化LDPC码的置换矩阵的大小。
31.权利要求28的装置，更进一步包括组解交织器，用于在具有预定大小的组的各单元中对从P/S变换器输出的串行变换的数据执行组解交织和给结构化LDPC解码器输出组解交织的数据。
32.权利要求2 8的装置，更进一步包括多输入多输出(MIMO)信号处理器，用于通过对接收的并行数据流执行MIMO信号处理来检测信号，并给组P/S变换器输出所检测的信号。
33.权利要求32的装置，其中MIMO信号处理器使用结构化LDPC解码器的输出信号对接收的并行信号执行交织解码。
34.权利要求32的装置，更进一步包括解交织器，用于解交织在MIMO信号处理器中所检测的信号，并将经解交织的信号输出到组P/S变换器。
35.权利要求28的装置，更进一步包括组天线解交织器，用于对接收的并行数据流执行与发送数据的发送器的组天线交织方案相应的组天线解交织；至少两个组解交织器，用于在具有预定大小的组的各单元中对经组天线解交织中的每一个并行数据流执行组解交织；和至少两个结构化LDPC解码器，用于对在组解交织器中经组解交织的每一个并行数据流执行结构化LDPC解码。
全文摘要
提供一种在使用结构化低密度奇偶校验码检查(LDPC)码的通信系统中发送/接收数据的装置和方法。发送器使用结构化LDPC码对输入信息数据执行结构化LDPC编码，在具有预定大小的组的各单元中并行变换通过执行结构化LDPC编码而产生的结构化LDPC码字，并发送数据。接收器接收多个并行数据流，在具有预定大小的组的各单元中串行变换所接收的并行数据流，使用结构化LDPC码对被串行接收的数据逐个组地执行结构化LDPC解码。
文档编号H04B7/08GK1983861SQ20061014929
公开日2007年6月20日 申请日期2006年6月21日 优先权日2005年6月21日
发明者郑鸿实, 蔡赞秉, 朴东植, 金宰烈, 金泳均 申请人:三星电子株式会社