专利名称：单线双向通信装置和系统的制作方法
技术领域：
本发明涉及实现用单线进行的双向通信的装置和系统。
背景技术：
按照某种数字通信技术，能够由计算机系统将视频数据信号与控制信号一起用1条串行信号线传输(参照专利文献1)。
目前，已知有用单线实现多媒体数据的双向通信的协议。例如，能够举出被确定为数字接口标准HDMI(High-Definition MultimediaInterface高分辨率多媒体接口)中的任选标准的CEC(ConsumerElectronic Control用户电子控制)的通信协议、或欧洲市场上的从TV控制VCR(在SCART端子间的连接)的被称为AV.Link(或Q-link等，以下统称为AV.Link)的通信协议。
以往，例如当实现使用AV.Link通信协议的双向通信时，通常是使用安装在LSI内部的作为外围功能的计时功能、外部中断功能、端口功能，通过CPU的软件处理控制这些功能来实现通信。
当实现发送时，用计时功能对由标准确定的时间进行计数，根据该计时中断，使用端口输出功能，进行“High(高)”和“Low(低)”电平的端口输出。而当实现接收时，用外部中断功能在所输入的AV.Link信号的边沿产生外部中断，根据该外部中断用计时功能进行是否为由标准确定的波形的检查和接收数据的采样。另外，由于AV.Link通信是双向通信，在LSI中必需另外设置用于用发送用的端口输出端子和接收用的端口输出端子这2个端子在LSI外部进行双向通信的电路。而且，在发送时的仲裁监视中，使用计时功能的中断以某个周期来监视LSI中发送用的端口输出端子和接收用的端口输出端子，当两个端子的状态不同时，从发送切换到接收。
专利文献1美国专利第6151334号说明书发明内容但是，在现有技术中，通常是通过在CPU的软件处理中控制安装在LSI内部的作为外围功能的计时功能、外部中断功能、端口功能来实现使用AV.Link通信协议的双向通信，因此，发送时的波形生成和接收时的数据采样等处理必须用软件实现，就连收发数据的译码处理等实现AV.Link通信的大部分处理也必须用软件实现。因此，使CPU的处理负荷增大，成为CPU性能降低的原因。
本发明的目的在于，在连接在用于软件处理的控制器上使用的单线双向通信装置中、和在包括该单线双向通信装置和控制器的系统中，减轻控制器的处理负荷。
按照本发明，不是由软件处理实现全部处理，只是对发送请求、发送数据设定、接收数据的译码(命令的解释和执行)的处理采用软件处理，至于发送时的波形生成、接收时的数据采样、接收地址的译码等的通信处理则全部采用硬件处理。
具体地说，本发明的单线双向通信装置，包括输入同步化电路，根据驱动时钟脉冲使来自单线双向信号线的输入信号与同步化输入信号同步；触发脉冲生成电路，根据来自控制器的发送请求生成发送请求触发脉冲信号；状态确定电路，确定该双向通信装置的动作状态，提供状态信号；发送控制电路，根据响应发送请求触发脉冲信号而改变为表示发送状态的状态信号，提供发送数据输出边沿生成脉冲信号，以便依照来自控制器的发送数据设定来控制发送波形的生成；数据输出电路，根据发送数据输出边沿生成脉冲信号，生成对单线双向信号线的输出信号的波形；仲裁监视电路，发送时进行单线双向信号线的信号的仲裁监视；接收开始检测电路，当根据同步化输入信号识别出接收开始时提供开始检测信号；波形时序判断电路，响应接收开始检测信号后改变为表示接收状态的状态信号，提供接收采样脉冲信号，并检查同步化输入信号的接收波形中的时序；接收控制电路，根据接收采样脉冲信号控制同步化输入信号的数据采样并且对接收地址进行译码；强制LOW发送控制电路，当在接收期间在同步化输入信号中发生了时序违反时，进行用于强制性地对单线双向信号线发送LOW电平的控制；以及中断信号发生电路，从各电路接收中断生成边沿信号，生成对控制器的中断信号，其中，控制器，从接收控制电路取得接收数据和接收地址的译码结果作为观测数据。
按照本发明的双向通信装置，与由以往的软件处理实现双向通信相比，能够大幅度地减轻控制器(CPU)性能的降低。
图1A是表示CEC通信格式的图。
图1B是表示CEC起始位波形时序的时序图。
图1C是表示CEC数据位波形时序的时序图。
图1D是表示AV.Link通信格式的图。
图2是表示本发明的实施方式1的CEC通信装置的结构的框图。
图3是表示本发明的实施方式1的CEC通信装置的状态转移的状态转移图。
图4A是说明本发明的实施方式1的CEC通信装置的动作的时序图，示出发送状态的动作。
图4B是接续图4A的图。
图5A是说明本发明的实施方式1的CEC通信装置的动作的时序图，示出从发送开始等待状态向接收状态转移的动作。
图5B是接续图5A的图。
图5C是与图5A相同的期间的时序图。
图5D是接续图5C的图。
图6是说明本发明的实施方式1的CEC通信装置的动作的时序图，示出从发送状态识别总线损失(bus lost)并向接收状态转移的动作。
图7是说明本发明的实施方式1的CEC通信装置的动作的时序图，示出从接收状态转移到强制LOW发送状态的动作。
图8是说明本发明的实施方式1的CEC通信装置的动作的时序图，示出从发送状态识别来自接收方的强制LOW发送并向IDLE状态转移的动作。
图9是说明本发明的实施方式1的CEC通信装置的动作的时序图，示出从接收状态识别来自其他方的强制LOW发送并向IDLE状态转移的动作。
图10是表示本发明的实施方式2的CEC通信装置的结构的框图。
图11是表示本发明的实施方式3的CEC/AV.Link通信装置的结构的框图。
图12是说明本发明的实施方式3的CEC/AV.Link通信装置的动作的时序图，示出发送状态的动作。
图13A是说明本发明的实施方式3的CEC/AV.Link通信装置的动作的时序图，示出从发送开始等待状态向接收状态转移的动作。
图13B是与图13A相同的期间的时序图。
图14是表示本发明的实施方式4的CEC/AV.Link通信装置的结构的框图。
图15是表示本发明的实施方式5的CEC/AV.Link通信装置的结构的框图。
图16是表示本发明的实施方式6的CEC/AV.Link通信装置的结构的框图。
图17是表示本发明的实施方式7的CEC/AV.Link通信装置的结构的框图。
符号说明100、200 CEC 通信电路101、301、702 驱动块生成电路(CLK)102 输入同步化电路(SYNC)103 触发脉冲生成电路(TRIG)104、504 仲裁监视电路(ARB)
105、205、405 状态确定电路(ST)106、306、406 接收开始检测电路(RSD)107、307、407 波形时序判断电路(TMG)108、208 强制LOW发送控制电路(LOW)109、209、309、409 发送控制电路(TC)110、210、310、410 接收控制电路(RC)111 数据输出电路(OUT)112、212 中断信号发生电路(INT)113 N沟道MOS晶体管开路漏极端子(TR)114、214、314、414、514、703 控制器(CONT)300、400、500、600、701 CEC/AV.Link 通信电路315 追加序列检测电路(SQ)516 仲裁期间调整电路(PER)617 波形恶化检测电路(DEG)618 发送时序设定值调整电路(SET)700 CEC/AV.Link通信系统704 基准时钟脉冲输入端子705 CEC/AV.Link通信输入端子C200 IDLE状态C201 发送开始等待状态C202 发送状态C203 接收状态C204 强制LOW发送状态S101a、S700a 基准时钟脉冲S101b、S702 驱动时钟脉冲S102 同步化CEC输入信号S103a 发送请求信号S103b 发送请求触发脉冲信号S103b’ 发送开始等待开始信号
S104 总线损失检测信号S105 状态信号S106 状态检测信号S107a 波形时序判断信号S107b 接收字节计数信号S107c 接收位计数信号S107d 接收采样脉冲信号S107e 接收数据等待时间结束信号S107f 他人强制LOW发送条件信号S107g 强制LOW发送条件检测信号S108 强制LOW发送开始脉冲信号S109a 发送数据输出边沿生成脉冲信号S109b 发送结束脉冲信号S109c 仲裁期间选通脉冲信号S109d、S309d 发送数据设定信号S110a 地址译码信号S110b ACK输出边沿生成脉冲信号S110c 接收地址数据S110d 接收数据S110e 接收EOM数据S111 CEC输出信号S112a 中断生成边沿信号S112b、S701b 中断信号S113a CEC信号S113b CEC输入信号S114a、S214a、S314a、S414a、S514a、S703 控制数据S114b、S214b、S314b、S701a 观测数据S201 硬件软件处理选择信号S203a 强制LOW发送开始和结束请求信号
S203b 强制LOW发送开始和结束请求触发脉冲信号S209a 发送继续和结束设定信号S209b 接收ACK数据S210a 接收时ACK输出设定信号S212a 中断生成边沿信号(软件处理选择时)S301 CEC/AV.Link通信选择信号S302 同步化CEC/AV.Link输入信号S306a 起始位检测信号S307a 追加序列时序脉冲信号S310a 并行变换后接收数据S313a CEC/AV.Link信号S313b、S700b CEC/AV.Link输入信号S311 CEC/AV.Link输出信号S315a 追加序列检测信号S315b 接收应用识别数据S401 波形时序设定信号S501 仲裁期间设定信号S516 调整后仲裁期间选通信号S617 波形恶化值检测信号S618 调整后发送波形时序设定信号具体实施方式
在示出实施方式之前，首先用图1A～图1D说明CEC通信和AV.Link通信的格式和波形时序。
首先，说明CEC通信。CEC通信格式，如图1A所示，开始时发送被称为起始位的波形，接着发送被称为标题块的9位数据，之后，发送来自接收方的被称为ACK(确认)的数据。此处，标题块的除ACK之外的格式，由开始时的作为发送方地址的前4位的启动程序(initiator)地址、接着的作为接收方地址的目标(destination)地址、最后的表示是继续下一个块的发送还是结束的信息的1位的EOM(End of Message报文结束)数据构成。在发送标题块之后，传送数据块直到EOM数据表示结束为止。对于该数据块，也同样发送9位数据，之后，发送来自发送方的被称为ACK的数据。此处，数据块的除ACK之外的格式，由8位数据和EOM数据构成。另外，在上述目标地址中，当向特定的通信对方发送时，发送接收方的地址(以下称为直接地址发送)，当向所有的通信对方发送时，发送预先确定的地址(以下称为广播地址发送)。在这2种发送中，接收方的ACK发送的含义不同。首先，对于直接地址发送，当接收方正常地接收到发送数据时，ACK发送“0”，如不是这样，则ACK发送“1”。其次，对于广播地址发送，当接收方正常地接收到发送数据时，ACK发送“1”，如不是这样，则ACK发送“0”。
接着，关于上述起始位的波形时序，根据标准确定如图1B所示的波形时序，首先在时刻T1使CEC信号从“High”改变为“Low”。然后在时刻T3使CEC信号从“Low”改变为“High”。此处，时刻T3，表示由标准所确定的用作基准的时刻，在标准中，时刻T2表示CEC信号的上升沿的MIN值，时刻T4表示CEC信号的上升沿的MAX值，确定CEC信号的上升沿必须位于从上述T2到上述T4的范围内。进一步，在时刻T6使CEC信号从“High”改变为“Low”。此处，时刻T6，表示由标准所确定的用作基准的时刻，在标准中，时刻T5表示CEC信号的下降沿的MIN值，时刻T7表示CEC信号的下降沿的MAX值，确定CEC信号的下降沿必须位于从上述T5到上述T7的范围内。
其次，关于上述数据位的波形时序，根据标准确定如图1C所示的波形时序，数据位的波形时序表示1位数据。此处，上侧表示输出“0”时的波形时序，下侧表示输出“1”时的波形时序。
先说明输出“0”时的波形时序。首先，在时刻T8使CEC信号从“High”改变为“Low”。然后在时刻T14使CEC信号从“Low”改变为“High”。此处，时刻T14，表示由标准所确定的用作基准的时刻，在标准中，时刻T13表示CEC信号的上升沿的MIN值，时刻T15表示CEC信号的上升沿的MAX值，确定CEC信号的上升沿必须位于从上述T13到上述T15的范围内。进一步，在时刻T17使CEC信号从“High”改变为“Low”。此处，时刻T17，表示由标准所确定的用作基准的时刻，在标准中，时刻T16表示CEC信号的下降沿的MIN值，时刻T18表示CEC信号的下降沿的MAX值，确定CEC信号的下降沿必须位于从上述T16到上述T18的范围内。另外，在如上述中所示的输出“0”时的CEC波形中，接收方在时刻T12对数据“0”进行采样。
接着，说明输出“1”时的波形时序。首先，在时刻T8使CEC信号从“High”改变为“Low”。然后在时刻T10使CEC信号从“Low”改变为“High”。此处，时刻T10表示由标准确定了的用作基准的时刻，在标准中，时刻T9表示CEC信号的上升沿的MIN值，时刻T11表示CEC信号的上升沿的MAX值，确定CEC信号的上升沿必须位于从上述T9到上述T11的范围内。进一步，在时刻T17使CEC信号从“High”改变为“Low”。此处，时刻T17表示由标准所确定的用作基准的时刻，在标准中，时刻T16表示CEC信号的下降沿的MIN值，时刻T18表示CEC信号的下降沿的MAX值，确定CEC信号的下降沿必须位于从上述T16到上述T18的范围内。另外，在如上述中所示的输出“1”时的CEC波形中，接收方在时刻T12对数据“1”进行采样。
当不满足如上述中所示的数据位的波形时序时，视为违反数据时序，进而当在作为CEC信号的下降沿的标准范围的从上述T16到T18的范围中，在比作为CEC信号的下降沿的MIN值的上述T16短的方向发生了时序违反时，构成要从接收方向发送方进行特殊的发送的条件。此处，所谓特殊的发送，是指接收方在由标准所确定的期间内强制性地发送“Low”(以下称为强制LOW发送)。当发送方识别出上述强制LOW发送时，必须将当前的发送结束并从最起始再次进行发送。
以下，说明AV.Link通信格式。AV.Link通信格式，如图1D所示，首先发送被称为起动序列的序列。该起动序列，首先发送与上述CEC通信格式相同的起始位，其后发送3位固定数据“110”。接着发送被称为应用识别数据的3位数据。之后，与上述CEC通信格式同样地接着发送标题块、数据块直到数据块内的EOM数据表示结束为止。而且，AV.Link通信的直接地址发送、广播地址发送中的ACK的动作方式也与上述CEC通信中的相同。此外，应用识别数据的位数是任意的。
其次，关于AV.Link通信中的起始位和数据位的波形时序，除了上述CEC通信的上述各种时序的实际时间为2倍以外，与上述CEC通信相同。不过，CEC通信的强制LOW发送在AV.Link通信中不存在。
《实施方式1》图2是表示本发明的实施方式1的单线双向通信装置的结构的框图，作为具体的通信，假定CEC通信。
N沟道MOS晶体管开路漏极端子(TR)113，输入输出连接在进行通信的对方侧上的CEC信号S113a。CEC信号S113a，为设有负载电阻的单线的信号线。进一步，N沟道MOS晶体管开路漏极端子113，将CEC信号S113a的High和Low的状态作为CEC输入信号S113b输出，输入到后述的输入同步化电路(SYNC)102。而且，还输入从后述的数据输出电路(OUT)111输出的CEC输出信号S111。此处，当CEC输出信号S111为Low时，从输入输出端子向CEC信号S113a输出“Low”，当为High时，从输入输出端子输出HighZ(高阻抗)，利用负载电阻使CEC信号S113a的状态变为“High”。
驱动时钟脉冲生成电路(CLK)101，被输入基准时钟脉冲S101a，根据该基准时钟脉冲S101a生成驱动时钟脉冲S101b，将其提供到CEC通信电路100内的各电路。
输入同步化电路(SYNC)102，被输入CEC输入信号S113b，根据驱动时钟脉冲S101b进行同步化，输出同步化CEC输入信号S102。
触发脉冲生成电路(TRIG)103，根据作为来自控制器114的控制数据S114a之一的发送请求信号S103a，生成发送请求触发脉冲信号S103b并将其输出。
仲裁监视电路(ARB)104，被输入CEC输出信号S111和同步化CEC输入信号S102，调整这2个信号的时序，在调整为相同的时序后进行这2个信号的比较。作为进行该比较的期间，根据所输入的仲裁期间选通脉冲信号S109c来确定，进一步，使用发送数据输出边沿生成脉冲信号S109a和接收采样脉冲信号107d，用作反映上述比较后的结果的采样点。当上述2个信号的比较结果在该采样点上不相等时，识别为总线损失，输出总线损失检测信号S104。
状态确定电路(ST)105，是确定CEC通信电路100的动作状态的电路，根据来自前述和后述的各电路的输入，确定动作状态，输出状态信号S105。关于状态信号S105，稍后将用图3进行说明。
接收开始检测电路(RSD)106，被输入同步化CEC输入信号S102和状态信号S105，按照状态信号S105的状态，用同步化CEC输入信号S102的边沿，进行内部计数器的复位和数据装入，判断该装入值是否满足由标准所确定的起始位的时序条件，如果满足，则输出开始检测信号S106。
波形时序判断电路(TMG)107，被输入同步化CEC输入信号S102和状态信号S105，按照状态信号S105的状态，用同步化CEC输入信号S102的边沿，进行内部计数器的复位和数据装入，判断该装入值是否是满足由标准所确定的时序条件的波形数据，输出波形时序判断信号S107a。进一步，如在发送或接收状态时在同步化CEC输入信号S102中识别出强制LOW发送，则输出他人强制LOW发送条件信号S107f。另外，如在接收状态时在同步化CEC输入信号S102中识别出上述发送方的异常的波形发送，则输出强制LOW发送条件信号S107g。而当在接收状态中在预先确定的期间内没有接收到下一个数据时，无论正常和异常接受都视为接收结束，输出接收数据等待时间结束信号S107e。而且，根据同步化CEC输入信号S102，用内部计数器输出接收字节计数信号S107b和接收位计数信号S107c、进而输出在对接收数据进行采样的时刻生成的接收采样脉冲信号S107d。
强制LOW发送控制电路(LOW)108，根据所输入的强制LOW发送条件信号S107g和地址译码信号S110a输出强制LOW发送开始脉冲信号S108。
发送控制电路(TC)109，进行发送时的动作控制，按照所输入的状态信号S105的状态，输出发送数据输出边沿生成脉冲信号S109a，以便根据在作为来自控制器114的控制数据S114a之一的发送数据设定信号S109d中设定的数据形成由标准确定的序列和波形。进一步，对于来自接收方的ACK，也用同步化CEC输入信号S102和接收采样脉冲信号S107d进行ACK数据的接收，根据在发送数据设定信号S109d中设定的发送地址状态，判断是直接地址发送或广播地址发送的哪一种发送，据此进行接收ACK数据的判断。而且，还根据在发送数据设定信号S109d中设定的发送EOM数据来进行发送的继续或结束的判断。当根据这2个判断结果结束发送时，输出发送结束脉冲信号S109b。另外，CEC通信是双向通信，存在着多个发送者同时进行发送的情况，因此，在发送时，必须在由标准确定的期间内进行总线仲裁，输出表示该仲裁期间的仲裁期间选通脉冲信号S109c。
接收控制电路(RC)110，进行接收时的动作控制，按照所输入的状态信号S105的状态，由同步化CEC输入信号S102、接收字节计数信号S107b、接收位计数信号S107c和接收采样脉冲信号S107d对数据进行采样，在由标准确定的序列中，输出接收地址数据S110c、接收数据S110d、接收EOM数据S110e，构成对控制器114输入的观测数据S114b的一部分。另外，对接收地址数据S110c中是预先设定的自身的地址或表示连接在CEC信号S113a上的所有CEC通信电路的地址的某一个进行译码，输出地址译码信号S110a。进一步，在ACK发送中，根据接收地址数据S110c和所输入的输出波形时序判断信号S107a，输出ACK输出边沿生成脉冲信号S110b。
数据输出电路(OUT)111，按照所输入的状态信号S105的状态，在发送时的地址数据、数据和EOM数据的发送中，根据所输入的发送数据输出边沿生成脉冲信号S109a和状态信号S105的状态变化的边沿输出CEC输出信号S111，在接收时的ACK发送中，根据所输入的ACK输出边沿生成脉冲信号S110b和状态信号S105的状态变化的边沿来输出CEC输出信号S111，在强制LOW发送中，根据所输入的强制LOW发送开始脉冲信号S108和状态信号S105的状态变化的边沿输出CEC输出信号S111。
中断信号发生电路(INT)112，被输入由CEC通信电路100内的各电路生成的用作未图示的软件处理的触发信号的脉冲信号来作为中断生成边沿信号S112a，生成和输出识别来自各电路的中断生成边沿信号S112a的中断识别信号S112c。该中断识别信号S112c，作为观测数据S114b之一输入到控制器114。另外，还根据来自各电路的中断生成边沿信号S112a，生成和输出对控制器114的用作软件处理的触发信号的中断信号S112b。
控制器(CONT)114，输出控制数据S114a，被输入观测数据S114b。此处，控制数据S114a是用于通过软件处理控制或设定CEC通信电路100内的电路的数据，观测数据S114b是用于通过软件处理对由CEC通信电路内的电路生成的数据进行观测的数据。
以下，用图3的状态转移图说明状态确定电路105中的状态转移。
在CEC通信电路100中，存在着5个动作状态、即“IDLE(空闲)”状态C200、“发送开始等待”状态C201、“发送”状态C202、“接收”状态C203、“强制LOW发送”状态C204。另外，表示该动作状态的状态信号105，作为对控制器114的观测数据S114b之一输入，能够通过软件进行观测。
“IDLE”状态C200，表示CEC通信电路100不进行任何动作的状态。在该“IDLE”状态C200的期间内，当产生了发送请求触发脉冲信号S103b时，在状态确定电路105的内部产生发送开始等待开始信号S103b′，电路状态，转移到“发送开始等待”状态C201。此处，当发送请求触发脉冲信号S103b在“IDLE”状态C200以外的状态中产生时，不产生发送开始等待开始信号S103b′，不进行电路状态的转移。
“发送开始等待”状态C201，表示在CEC信号S113a中确认开始发送前在预定的时间内任何通信都没有进行的状态。在该“发送开始等待”状态C201中，由内部所设有的计数器对预先确定的时间进行计数，当在经过预定的时间之前在CEC信号S113a中发生了变化时，根据由同步化CEC输入信号S102在状态确定电路105的内部生成的CEC输入下降沿信号，电路状态转移到“IDLE”状态C200。当在CEC信号S113a中没有发生变化时，根据状态信号105使电路状态转移到“发送”状态。
“发送”状态C202，表示CEC通信电路进行发送的状态。在该“发送”状态202中，在CEC通信格式内发送标题块中的启动程序地址之前的期间，进行CEC信号S113a的总线仲裁，当在该期间内产生总线损失检测信号S104时，电路状态转移到“接收”状态C203。而当产生发送结束脉冲信号S109b和其他方强制LOW发送条件信号S107f时，电路状态转移到“IDLE”状态C200。
“接收”状态C203，表示CEC通信电路正在进行接收的状态。在该“接收”状态C203中，当产生强制LOW发送开始脉冲信号S108时，电路状态转移到“强制LOW发送”状态C204，当产生接收数据等待时间结束信号S107e或其他方强制LOW发送条件信号S107f时，电路状态转移到“IDLE”状态C200。当在“IDLE”状态C200中产生开始检测信号S106时，电路状态转移到“接收”状态C203。
“强制LOW发送”状态C204，表示CEC通信电路强制地发送LOW的状态。该状态，只从“接收”状态C203进行状态转移。在该“强制LOW发送”状态C204中，在由内部所设有的计数器预先确定的时间内，向CEC信号S113a输出“LOW”，并在经过了预先确定的时间后结束对CEC信号S113a的“LOW”输出，并且，内部状态根据状态信号S105转移到“IDLE”状态。
以下，用图4A和图4B的时序图说明按如上所述的方式构成的CEC通信电路100的“发送”时的动作。
(a)表示作为CEC通信电路100的输出的CEC输出信号S111的波形，(b)表示通信对方侧输出的波形，(c)表示通过N沟道MOS晶体管开路漏极端子113输入CEC通信电路的CEC输入信号S113b的波形。此处，(a)中示出的CEC输出信号S111和(b)中示出的通信对方侧输出接“与”(AND)而构成(c)中示出的CEC输入信号S113b。
首先，在时刻T1，当根据作为来自控制器114的控制数据S114a之一的发送请求信号S103a生成从触发脉冲生成电路103输出的发送请求触发脉冲信号S103b时，如(d)中示出的状态信号S105为“IDLE”，则在状态确定电路105的内部生成(e)中示出的发送开始等待开始信号S103b′。
在时刻T2，根据在时刻T1生成的发送开始等待开始信号S103b′，(d)中示出的状态信号S105变为“发送开始等待”状态。
在时刻T3，从时刻T2起确认(c)中示出的CEC输入信号S113b内没有信号变化并持续地经过了预定的时间后，(d)中示出的状态信号S105变为“发送”状态。
在时刻T4，由于从时刻T3起(d)中示出的状态信号S105转移到“发送”状态，生成(g)中示出的发送数据(下降)输出边沿生成脉冲信号S109a，并从(a)中示出的CEC输出信号S111输出形成表示起始位的开始的下降沿的“Low”。而且，使(j)中示出的发送位计数信号(发送控制电路109的内部信号)复位到0。
在时刻T5，生成(h)中示出的发送数据(上升)输出边沿生成脉冲信号S109a，从(a)中示出的CEC输出信号S111输出形成起始位的上升沿的“High”。
在时刻T6，生成(g)中示出的发送数据(下降)输出边沿生成脉冲信号S109a，从(a)中示出的CEC输出信号S111输出形成表示起始位的结束的下降沿和表示启动程序地址的第1位的数据位的开始的下降沿的“Low”。而且，(j)中示出的发送位计数信号被递增计数。
在时刻T7，生成(h)中示出的发送数据(上升)输出边沿生成脉冲信号S109a，从(a)中示出的CEC输出信号S111输出生成数据位的上升沿的“High”。此处，图4A中示出的上升时刻，表示数据位输出“0”时的情况。
在时刻T8，生成(g)中示出的发送数据(下降)输出边沿生成脉冲信号S109a，从(a)中示出的CEC输出信号S111输出形成表示数据位的结束的下降沿和表示下一个数据位的开始的下降沿的“Low”。而且，(j)中示出的发送位计数信号被递增计数。
在时刻T9，启动程序地址的发送结束，接着开始目标地址的发送。而且，在从作为发送开始的时刻T4到该时刻T9的期间内进行CEC信号的总线仲裁，唯一地确定发送方。
在时刻T10，构成EOM数据前的标题块的数据的发送结束，接着发送来自接收方的ACK。而且，在(b)中示出的通信对方侧输出中输出形成表示ACK发送的开始的下降沿的“Low”。
在时刻T11，用(i)中示出的接收采样脉冲信号S107d对(c)中示出的CEC输入信号S113b进行采样，并作为(k)中示出的接收ACK数据存储。
在时刻T12，标题块的收发结束，生成(g)中示出的发送数据(下降)输出边沿生成脉冲信号S109a，从(a)中示出的CEC输出信号S111输出形成表示接着发送的数据块的第1位的数据位的开始的下降沿的“Low”。而且，为开始下一个数据块的发送，使(j)中示出的发送位计数信号置位为1。
在时刻T13，数据块的收发结束，数据块内的EOM数据为1，意味着发送结束，因此，生成(f)中示出的发送结束脉冲信号S109b，在时刻T4，(d)中示出的状态信号S105转移到“IDLE”状态，使发送结束。
以下，用图5A～图5D的时序图说明从“发送开始等待”状态向“接收”状态转移的动作。
首先，在时刻T1，生成(e)中示出的发送开始等待开始信号S103b′。
在时刻T2，根据在时刻T1生成的发送开始等待开始信号S103b′，(d)中示出的状态信号S105，变为“发送开始等待”状态。
在时刻T3，当(d)中示出的状态信号S105为“发送开始等待”状态时，(c)中示出的CEC输入信号S113b内发生了信号变化，因此生成(f)中示出的CEC输入下降沿信号。
在时刻T4，根据在时刻T3生成的CEC输入下降沿信号，(d)中示出的状态信号S105变为“IDLE”状态。而且，(k)中示出的接收位计数信号S107c，复位到0。
在时刻T5，从(b)中示出的通信对方侧输出发送起始位，当识别出该起始位时，生成(g)中示出的开始检测信号S106。
在时刻T6，根据在在时刻T5中生成的开始检测信号S106，(d)中示出的状态信号S105变为“接收”状态。而且，(k)中示出的接收位计数信号S107c被递增计数，并将(l)中示出的接收字节计数信号S107b复位到0，对(o)和(p)中示出的地址译码信号S110a，也复位到0。
在时刻T7，用(i)中示出的接收采样脉冲信号S107d对(c)中示出的CEC输入信号S113b进行采样，像移位寄存器那样存储到(j)中示出的并行变换后接收数据内。
在时刻T8，(k)中示出的接收位计数信号S107c，根据(c)中示出的CEC输入信号S113b的下降沿被递增计数。
在时刻T9，根据(i)中示出的接收采样脉冲信号S107d、(k)中示出的接收位计数信号S107c和(l)中示出的接收字节计数信号S107b，将此前已存储过的(j)中示出的并行变换后接收数据存储到(m)中示出的接收地址(启动程序)数据S110c内。
在时刻T10，根据(i)中示出的接收采样脉冲信号S107d、(k)中示出的接收位计数信号S107c和(l)中示出的接收字节计数信号S107b，将(j)中示出的并行变换后接收数据存储到(n)中示出的接收地址(目标)数据S110c内。而且，用已存储的地址(目标)数据S110c对是直接地址发送还是广播地址发送进行译码，生成(o)和(p)中示出的地址译码信号S110a。
在时刻T11，根据(i)中示出的接收采样脉冲信号S107d和(k)中示出的接收位计数信号S107c，将(j)中示出的并行变换后接收数据存储到(r)中示出的接收EOM数据S110e内。
在时刻T12，根据图5A～图5D中未示出的输出波形时序判断信号S107a、和(o)和(p)中示出的地址译码信号S110a，确定要发送的ACK的值，生成(s)中示出的输出ACK输出(下降)沿生成脉冲信号S110b，从(a)中示出的CEC输出信号S111输出生成ACK的下降沿的“Low”。此处，示出图5A中所示的ACK输出“0”时的情况。
在时刻T13，生成(t)中示出的ACK输出(上升)沿生成脉冲信号S110b，并从(a)中示出的CEC输出信号S111输出生成ACK的上升沿的“High”。
在时刻T14，根据(c)中示出的CEC输入信号S113b的下降沿，开始下一个数据块的发送，因此使(k)中示出的接收位计数信号S107c置位为1，(l)中示出的接收字节计数信号S107b被递增计数。
在时刻T15，根据(i)中示出的接收采样脉冲信号S107d、(k)中示出的接收位计数信号S107c和(l)中示出的接收字节计数信号S107b，将(j)中示出的并行变换后接收数据存储到(q)中示出的接收数据S110d内。
在时刻T17，由于从时刻T16起在预先确定的时间内没有识别出CEC输入信号S113b的下一个下降沿，视为发送结束，生成(h)中示出的接收数据等待时间结束信号S107e，在时刻T18使(d)中示出的状态信号S105转移到“IDNL”状态，结束接收。
以下，用图6的时序图说明从“发送”状态识别总线损失并向“接收”状态转移的动作。但是，对于进行与此前说明过的动作相同的动作的时刻，将说明省略。
在时刻T1，(d)中示出的状态信号S105为“发送”状态，生成(i)中示出的发送数据(下降)输出边沿生成脉冲信号S109a，从(a)中示出的CEC输出信号S111输出形成表示起始位的开始的下降沿的“Low”。此处，对于(b)中示出的通信对方侧输出，假定也在同一时刻输出形成表示起始位的开始的下降沿的“Low”。而且，使(h)中示出的仲裁期间选通脉冲信号S109c变为有效，开始仲裁监视动作。
在时刻T2，根据(j)中示出的发送数据(上升)输出边沿生成脉冲信号S109a，(a)中示出的CEC输出信号S111变为“High”，(b)中示出的通信对方侧输出也同样地变为“High”。而且，还利用(j)中示出的发送数据(上升)输出边沿生成脉冲信号S109a，进行仲裁监视电路104内的仲裁结果的判断。此处，(a)中示出的CEC输出信号和(b)中示出的通信对方侧输出两者都为“Low”(由于对(a)中示出的CEC输出信号刚刚变化之前的值进行比较，因此两者都为“Low”)，输出完全相同的信号，因而不进行总线损失的识别。
在时刻T3，基于(i)中示出的发送数据(下降)输出边沿生成脉冲信号S109a，(a)中示出的CEC输出信号S111变为“Low”，(b)中示出的通信对方侧输出也同样地变为“Low”。而且，还利用(i)中示出的发送数据(下降)输出边沿生成脉冲信号S109a，进行仲裁监视电路104内的仲裁结果的判断。此处，(a)中示出的CEC输出信号和(b)中示出的通信对方侧输出两者都为“High”(由于对(a)中示出的CEC输出信号刚刚变化之前的值进行比较，因此两者都为“High”)，输出完全相同的信号，因而不进行总线损失的识别。
在时刻T4，利用(k)中示出的接收采样脉冲信号S107d，进行仲裁监视电路104内的仲裁结果的判断。此处，(a)中示出的CEC输出信号S111和(b)中示出的通信对方侧输出两者都输出“0”，都为“Low”，因而输出完全相同的信号，不进行总线损失的识别。
在时刻T5，利用(k)中示出的接收采样脉冲信号S107d，进行仲裁监视电路104内的仲裁结果的判断。此处，(a)中示出的CEC输出信号S111，输出“1”，(b)中示出的通信对方侧输出，输出“0”，因而(c)中示出的CEC输入信号S113b为“0”，因此，在仲裁监视电路104中生成(f)中示出的总线损失检测信号S104，在时刻T6使(d)中示出的状态信号S105转移到“接收”状态，之后与接收时的动作相同。
以下，用图7的时序图说明从“接收”状态向“强制LOW发送”状态转移的动作。但是，对于进行与此前说明过的动作相同的动作的时刻，将说明省略。
在时刻T2，假定借助于(b)中示出的通信对方侧输出而发送从时刻T1起数据位的周期(从下降沿到上升沿的时间)在比MIN值小的方向不满足由标准所确定的时序的波形。此处，生成图7中未示出的强制LOW发送条件信号S107g，进而由强制LOW发送控制电路108生成(f)中示出的强制LOW发送开始脉冲信号S108。
在时刻T3，根据在时刻T2生成的强制LOW发送开始脉冲信号S108，从(a)中示出的CEC输出信号S111输出“Low”，同时，(d)中示出的状态信号S105转移到“强制LOW发送”状态。
在时刻T4，从时刻T3起经过了预先确定的时间后，使(a)中示出的CEC输出信号S111变为“High”，同时，(d)中示出的状态信号S105转移到“IDNL”状态，使强制LOW发送结束。
以下，用图8的时序图说明从“发送”状态识别来自接收方的强制LOW发送并向“IDNL”状态转移的动作。但是，对于进行与此前说明过的动作相同的动作的时刻，将说明省略。
在时刻T1，假定(d)中示出的状态信号S105为“发送”状态，在(b)中示出的通信对方侧输出中输出形成强制LOW发送的下降沿的“Low”。此处，在(c)中示出的CEC输入信号S113b中也输入形成下降沿的“Low”，使波形时序判断电路107的内部计数器复位，开始递增计数。
在时刻T2，由于波形时序判断电路107的内部计数器到达预先确定的时间，识别为强制LOW发送，生成(f)中示出的其他方强制LOW发送条件信号S107f，在时刻T3，使(d)中示出的状态信号S105转移到“IDNL”状态，在时刻T4从(a)中示出的CEC输出信号S111输出“High”(此处，当已输出“High”时，不再进行改变)。而且，在(b)中示出的通信对方侧输出中，在输出“Low”达到规定的期间之后，进行“High”输出。此处，在进行了该通信处理后，作为发送方的CEC的通信电路100，进行同样的数据的再次发送。
以下，用图9的时序图说明从“接收”状态识别来自其他方的强制LOW发送并向“IDNL”状态转移的动作。但是，对于进行与此前说明过的动作相同的动作的时刻，将说明省略。
首先，(c)中示出的通信对方侧输出(其2)，与(b)中示出的通信对方侧输出一样，表示进行CEC通信的对方侧的输出，包括(a)中示出的CEC输出信号S111在内的这3个信号的接“与”(AND)构成(d)中示出的CEC输入信号S113b。而且，图9中示出的通信例，假定从生成(b)中示出的通信对方侧输出的CEC通信电路向生成(c)中示出的通信对方侧输出(其2)的CEC通信电路进行数据发送，并假定在所讨论的CEC通信电路100中进行了无关的数据发送。
在期间T1，从生成(c)中示出的通信对方侧输出(其2)的CEC通信电路向生成(b)中示出的通信对方侧输出的CEC通信电路发送ACK，对于所讨论的CEC通信电路100，由于是无关的数据发送，所以不进行ACK发送，也不进行任何动作。
在时刻T2，从(b)中示出的通信对方侧输出发送用作强制LOW发送条件的异常波形，(c)中示出的通信对方侧输出(其2)输出形成强制LOW发送的下降沿的“Low”。此处，在(d)中示出的CEC输入信号S113b中也输入形成下降沿的“Low”，使波形时序判断电路107的内部计数器复位，开始递增计数。
在时刻T3，由于波形时序判断电路107的内部计数器到达预先确定的时间，识别为强制LOW发送，生成(g)中示出的其他方强制LOW发送条件信号S107f，在时刻T4，使(e)中示出的状态信号S105转移到“IDNL”状态。
在时刻T5，在(c)中示出的通信对方侧输出(其2)中，在输出规定的期间的“Low”之后，进行“High”输出。此处，在进行了该通信处理后，作为发送方的生成(b)中示出的通信对方侧输出的CEC的通信电路，进行同样的数据的再次发送。
如上所述，按照本实施方式1的CEC的通信电路100，触发用于实现CEC通信的中断信号S112b的软件处理，在进行发送时，只是生成用于开始发送的触发信号的发送请求信号S103a并设定发送数据设定信号S109d作为来自控制器114的控制数据S114a，观测作为中断信号S112b的识别信号的中断识别数据S112c作为观测数据S114b；在进行接收时，只是观测作为对控制器114的观测数据S114b而给予的接收地址数据S110c、接收数据S110d、接收EOM数据S110e及中断识别数据S112c，并且解码和执行借助于接收数据S110d而传送的命令，因此，能够大幅度地削减以往所需的软件处理。
而且，由于能以少量的软件处理实现CEC通信，能够将CPU性能的降低抑制到最小限度。另外，还能够将CPU资源有效地分配给CEC通信的命令解码后的应用处理，因此能够处理更多的命令。
另外，由于具有N沟道MOS晶体管开路漏极端子113，不需要用于在LSI外部转换为双向信号的电路，因而具有削减印刷电路板上的零件数量的效果。
《实施方式2》图10是表示本发明的实施方式2的单线双向通信装置的结构的框图，在图10中，与图2相同的符号表示相同或相应的部分。假定CEC通信作为具体的通信。
控制器214输出用于控制CEC通信电路200的控制数据S214a。
作为该控制数据S214a之一，输出硬件软件处理选择信号S201，该硬件软件处理选择信号S201，使实施方式2构成为即使是基于软件的控制也能进行实施方式1中用硬件进行的一部分处理，是用于选择该硬件处理和软件处理中的任何一个的信号。进一步，除控制数据S214a以外，还输出选择软件处理时使用的强制LOW发送开始和结束请求信号S203a、发送继续和结束设定信号S209a、接收时ACK输出设定信号S210a。
另外，将用于观测CEC通信电路200中的处理结果的观测数据S214b输入到控制器214。在该观测数据S214b中，除了在实施方式1中使用过的接收地址数据S110c、接收数据S110d、接收EOM数据S110e以外，还输入接收ACK数据S209b、波形时序判断结果信号S107a。
触发脉冲生成电路203，被输入发送请求信号S103a和强制LOW发送开始和结束请求信号S203a。该强制LOW发送开始和结束请求信号S203a，当在表示CEC通信电路200的动作状态的状态信号S105中通过软件处理控制向“强制LOW发送”状态的转移和从“强制LOW发送”状态向“IDLE”状态的转移时请求。而且，根据该强制LOW发送开始和结束请求信号S203a生成强制LOW发送开始和结束请求触发脉冲信号S203b，请求开始强制LOW发送的触发脉冲，输入到后述的强制LOW发送控制电路208，请求结束强制LOW发送的触发脉冲，输入到后述的状态确定电路205。
状态确定电路205，除与实施方式1中的状态确定电路105相同的输入以外，还被输入硬件软件处理选择信号S201和强制LOW发送开始和结束请求触发脉冲信号S203b中的请求结束强制LOW发送的触发脉冲，当由硬件软件处理选择信号S201选择了软件处理时，状态信号S105，根据所输入的强制LOW发送开始和结束请求触发脉冲信号S203b。进行从“强制LOW发送”状态向“IDLE”状态的转移。
强制LOW发送控制电路208，除强制LOW发送条件信号S107g以外，还被输入硬件软件处理选择信号S201和强制LOW发送开始和结束请求触发脉冲信号S203b中的请求开始强制LOW发送的触发脉冲，当由硬件软件处理选择信号S201选择了软件处理时，根据所输入的强制LOW发送开始和结束请求触发脉冲信号S203b生成和发送强制LOW发送开始脉冲信号S108。
发送控制电路209，除与实施方式1中的发送控制电路109相同的输入以外，还被输入硬件软件处理选择信号S201和发送继续和结束设定信号S209a，进一步，输出接收ACK数据S209b，并作为控制器214的观测数据S214b之一输入。此处，当由硬件软件处理选择信号S201选择了软件处理时，通过控制器214的软件处理，根据发送数据设定信号S109d和接收ACK数据S209b确定下一次发送的继续或结束，由作为控制数据S214a之一的发送继续和结束设定信号S209a进行发送和电路状态转移的控制，由此控制发送结束脉冲信号S109b的生成。
接收控制电路210，除与实施方式1中的接收控制电路110相同的输入以外，还被输入硬件软件处理选择信号S201和接收时ACK输出设定信号S210a。当由硬件软件处理选择信号S201选择了软件处理时，通过控制器214的软件处理，根据接收地址数据S110c、接收数据S110d、接收EOM数据S110e及波形时序判断结果信号S107a，设定要在接收时ACK输出设定信号S210a中发送的ACK的值，进行发送和电路状态转移的控制，由此控制ACK输出边沿生成脉冲信号S110b的生成。
中断信号发生电路212，被输入选择硬件处理时生成的中断生成边沿信号S112a和选择软件处理时生成的中断生成边沿信号(选择软件处理时)S212a，利用这2个信号，根据硬件软件处理选择信号S201生成和输出中断信号S112b和中断识别信号S112c，将中断信号S112b输入到控制器214用作软件处理的开始触发脉冲，中断识别信号S112c，作为观测数据S214b之一输入到控制器214用作中断信号的识别数据。
另外，此处，硬件处理和软件处理的选择，能够自由地以数据通信的标题块或数据块等块为单位进行切换。
如上所述，按照本实施方式2的CEC通信电路200，对强制LOW发送开始结束、发送时的ACK判断和接收时的ACK输出的处理，能够选择硬件处理和软件处理这两种处理，因此，例如当发生异常的通信、而且在两种处理的任一种处理中不能进行正常的处理时，能够切换为另一种处理，因此即使不进行硬件修改也能够进行通信。
另外，关于发送时的ACK判断和接收时的ACK输出，例如，当此后在标准中追加了新的通信协议(例如，与ACK判断有关的追加标准等)时，由于在硬件处理中适应当前的标准，因此会将新的通信协议判断为异常通信，但是，在软件处理中，能够生成依据了新的通信协议的程序，并由软件进行ACK的判断和输出，因此即使不进行硬件修改也能够适应新的通信。
进一步，关于接收时的ACK输出，当想要通过软件处理解释作为在数据块中传送的处理命令的数据并根据该解释结果确定ACK发送时(例如，在系统上当前不能处理该解释后的命令时等)，如果是硬件处理，则只能在数据中抽取并根据所发送的波形时序的结果确定ACK输出，因此，回送ACK并继续通信时无法考虑系统上的处理负荷等，而在软件处理中，能够通过软件处理设定ACK输出，因此数据的命令解释和系统上的处理负荷等都能够考虑并能反映在ACK输出中。
《实施方式3》图11是表示本发明的实施方式3的单线双向通信装置的结构的框图，在图11中，与图2和图10相同的符号表示相同或相应的部分。而且，在本实施方式3中，构成不仅能够实现CEC通信而且还能够适应AV.Link通信的单线双向通信装置，前面示出的N沟道MOS晶体管开路漏极端子113的输入输出信号为CEC/AV.Link信号S313a、CEC/AV.Link输入信号S313b，输入同步化电路102的输出信号为同步化CEC/AV.Link输入信号S302，数据输出电路111的输出信号为CEC/AV.Link输出信号S311，只是为适应2种通信而改变了信号名，作为功能是相同的。
控制器314，输出用于控制CEC/AV.Link通信电路300的控制数据S314a。作为该控制数据S314a之一，输出CEC/AV.Link通信选择信号S301，由该CEC/AV.Link通信选择信号S301将实施方式3构成为对CEC通信或AV.Link通信中的任何一种通信都能适应，是用于选择该CEC通信或AV.Link通信中的任何一种的信号。而且，作为用于观测CEC/AV.Link通信电路300中的处理结果的观测数据S314b之一，接收应用识别数据S315b被追加输入到控制器314。
驱动时钟脉冲生成电路301，被输入CEC/AV.Link通信选择信号S301，在选择了AV.Link通信的情况下，产生周期为选择了CEC通信时产生的驱动时钟脉冲S101b的2倍的驱动时钟脉冲S101b。此处，与CEC通信的波形时序相比，AV.Link通信的波形时序全部规定为2倍的周期，因此，通过使CEC/AV.Link通信电路300的驱动时钟脉冲为2倍的周期，在进行形成相同通信格式的部分处理的电路中，能够由1个电路共享CEC通信和AV.Link通信这2种通信格式。
接收开始检测电路306，被输入CEC/AV.Link通信选择信号S301，在选择了CEC通信的情况下，进行与实施方式1相同的处理，在选择了AV.Link通信的情况下，生成和输出起始位检测信号S306a，并输入到后述的追加序列检测电路(SQ)315。进一步，被输入在由追加序列检测电路315检测出在AV.Link通信格式中追加的起动序列内的3位的数据“110”后产生的追加序列检测信号S315a，根据该追加序列检测信号S315a生成和输出开始检测信号S106。
追加序列检测电路315，被输入起始位检测信号S306a、追加序列时序脉冲信号S307a、接收采样脉冲信号S107d、接收位计数信号S107c、接收字节计数信号S107b、并行变换后接收数据S310a，根据这些信号生成和输出如上所述的追加序列检测信号S315a，在变为“接收”状态后进一步接收在AV.Link通信格式中追加的3位的应用识别数据，输出接收应用识别数据S315b，作为观测数据S314b之一输入到控制器314。
波形时序判断电路307，被输入CEC/AV.Link通信选择信号S301，在选择了CEC通信的情况下，进行与实施方式1相同的处理，在选择了AV.Link通信的情况下，输出表示在AV.Link通信格式中追加的起动序列内的3位数据“110”和3位应用识别数据的时序的追加序列时序脉冲信号S307a，输入到追加序列检测电路315。另外，对于所输出的接收字节计数信号S107b、接收位计数信号S107c，也使用所输入的起始位检测信号S306a以考虑了这些追加序列的形式进行生成和输出。
发送控制电路309，被输入CEC/AV.Link通信选择信号S301，在选择了CEC通信的情况下，进行与实施方式2相同的处理，在选择了AV.Link通信的情况下，追加发送在AV.Link通信格式中追加的3位起动序列内的3位数据“110”，根据在发送数据设定信号S309d中追加输入的发送应用识别数据，发送在AV.Link通信格式中追加的3位应用识别数据。关于其后的发送，与实施方式2中示出的CEC通信同样地按标题块、数据块的顺序进行发送。
接收控制电路310，除实施方式2的动作以外，还进行以下处理，即输出对在上述追加序列检测电路315中为用于接收应用识别数据而输入的采样后的接收数据进行了并行变换的并行变换后接收数据S310a。
以下，用图12的时序图说明按如上述方式构成的CEC/AV.Link通信电路300的选择AV.Link通信时的“发送”期间的动作。但是，对于进行与实施方式1中说明过的动作相同的动作的时刻，将说明省略。
首先，在时刻T1，生成(g)中示出的发送数据(下降)输出边沿生成脉冲信号S109a，并从(a)中示出的CEC/AV.Link输出信号S311输出形成表示起始位的结束的下降沿和表示起动序列内的3位固定数据“110”的第1位的数据(“1”)的开始的下降沿的“Low”。而且，(j)中示出的发送位计数信号被递增计数。
在时刻T2，起动序列内的3位固定数据“110”的发送结束，接着开始3位应用识别数据的发送。此处，(j)中示出的发送位计数信号，随着应用识别数据的发送而置位为1。
在时刻T3，应用识别数据的发送结束，开始启动程序地址的发送，此处，(j)中示出的发送位计数信号，随着启动程序地址的发送而置位为1。另外，之后的发送处理动作进行与实施方式1相同的动作。
以下，用图13A和图13B的时序图说明选择AV.Link通信时的从“发送开始等待”状态转移到“接收”状态的动作。但是，对于进行与此前说明过的动作相同的动作的时刻，将说明省略。
首先，在时刻T1，发送来自(b)中示出的通信对方侧的起动序列内的起始位，当识别出该起始位时，生成(g)中示出的起始位检测信号S306a。而且，使(h)和(i)中示出的追加序列时序脉冲信号S307a复位到0。
在时刻T2，根据在时刻T1生成的起始位检测信号S306a，使(p)中示出的接收字节计数信号S107b复位到0。
在时刻T3，发送来自(b)中示出的通信对方侧的起动序列内的3位固定数据“110”，根据该3位的固定数据，用(m)中示出的接收采样脉冲信号S107d、(o)中示出的接收位计数信号S107c、(p)中示出的接收字节计数信号S107b、(h)和(i)中示出的追加序列时序脉冲信号S307a，装入(n)中示出的并行变换后接收数据S310a，当该装入后的值与3位固定数据“110”一致时，使(h)中示出的追加序列时序脉冲(起动序列)信号S307a置位为1，生成(j)中示出的开始检测信号S106。
在时刻T4，根据在时刻T3生成的开始检测信号S106，状态信号S105变为“接收”状态。而且，(o)中示出的接收位计数信号S107c，为接收作为起动序列应用识别数据而置位为1，对于(s)和(t)中示出的地址译码信号S110a，都复位到0。
在时刻T5，根据(m)中示出的接收采样脉冲信号S107d、(o)中示出的接收位计数信号S107c、(p)中示出的接收字节计数信号S107b、(h)和(i)中示出的追加序列时序脉冲信号S307a。将(n)中示出的并行变换后接收数据S310a存储到(k)中示出的接收应用识别数据S315b内。
在时刻T6，来自(b)中示出的通信对方侧的应用识别数据的发送结束，同时使(i)中示出的追加序列时序脉冲(应用识别数据)信号S307a置位为1。
在时刻T7，(o)中示出的接收位计数信号S107c，为接收启动程序地址而置位为1。而且，关于之后的接收处理动作，进行与实施方式1相同的动作。
如上所述，按照本实施方式3的CEC/AV.Link通信电路300，在CEC/AV.Link通信电路300内的计数器等测量时间的功能中，对于2种通信功能中的共用格式部的处理能够在1个电路中进行，因而只进行与AV.Link通信的追加序列对应的少量的电路变更和电路追加，因此，能以大幅度削减电路规模的形式应对CEC通信和AV.Link通信这2种通信格式。
《实施方式4》图14是表示本发明的实施方式4的单线双向通信装置的结构的框图，在图14中，与图2、图10及图11相同的符号表示相同或相应的部分。作为具体的通信，假定CEC通信和AV.Link通信。
控制器414，输出用于控制CEC/AV.Link通信电路400的控制数据S414a。作为该控制数据S414a之一，输出波形时序设定信号S401。该波形时序设定信号S401是用于独立地设定以下各值的信号，即发送时的起始位波形时序的上升沿(图1B的T3)和下降沿(图1B的T6)、接收时的起始位波形时序的上升沿MIN值(图1B的T2)、上升沿MAX值(图1B的T4)、下降沿MIN值(图1B的T5)和下降沿MAX值(图1B的T7)、发送时的数据位波形时序的输出“0”时的上升沿(图1C的T14)、输出“1”时的上升沿(图1C的T10)和输出“0”和“1”时的下降沿(图1C的T17)、接收时的数据位波形时序的接收“0”输出时的上升沿MIN值(图1C的T13)和上升沿MAX值(图1C的T15)、接收“1”输出时的上升沿MIN值(图1C的T9)和上升沿MAX值(图1C的T11)、接收“0”和“1”输出时的下降沿MIN值(图1C的T16)和下降沿MAX值(图1C的T18)、以及接收采样点(图1C的T12)的时序，进一步，还包含关于进行强制LOW发送的时间、识别强制LOW发送的时刻、等待下一个接收数据的极限时间的时刻设定信号。
状态确定电路405，除实施方式2中示出的输入输出信号以外，还被输入作为来自控制器414的控制数据S414a之一的波形时序设定信号S401。输入到该状态确定电路405的波形时序设定信号S401，所输入的是设定如上所述的进行强制LOW发送的时间的波形时序设定信号S401，由此能够任意地设定从向“强制LOW发送”状态的转移到向“IDLE”状态的转移的时间。
接收开始检测电路406，除实施方式3中示出的输入输出信号以外，还被输入作为来自控制器414的控制数据S414a之一的波形时序设定信号S401。输入到该接收开始检测电路406的波形时序设定信号S401，所输入的是设定如上所述的接收时的起始位波形时序的上升沿MIN值(图1B的T2)、上升沿MAX值(图1B的T4)、下降沿MIN值(图1B的T5)、下降沿MAX值(图1B的T7)的时刻的4个波形时序设定信号S401，由此能够任意地设定起始位接收识别条件。
波形时序判断电路407，除实施方式3中示出的输入输出信号以外，还被输入作为来自控制器414的控制数据S414a之一的波形时序设定信号S401。输入到该波形时序判断电路407的波形时序设定信号S401，所输入的是设定如上所述的接收时的数据位波形时序的接收“0”输出时的上升沿MIN值(图1C的T13)和上升沿MAX值(图1C的T15)、接收“1”输出时的上升沿MIN值(图1C的T9)和上升沿MAX值(图1C的T11)、接收“0”和“1”输出时的下降沿MIN值(图1C的T16)和下降沿MAX值(图1C的T18)、以及接收采样点(图1C的T12)的时刻和关于识别强制LOW发送的时间、等待下一个接收数据的极限时间的时刻的9个波形时序设定信号S401，由此能够任意地设定数据位的波形时序检查条件、强制LOW发送识别条件，而且，能够任意地设定直到从“接收”状态转移到“IDLE”状态为止的时间、即接收数据等待时间结束信号S107e的产生。
发送控制电路409，除实施方式3中示出的输入输出信号以外，还被输入作为来自控制器414的控制数据S414a之一的波形时序设定信号S401。输入到该发送控制电路409的波形时序设定信号S401，所输入的是设定如上所述的发送时的起始位波形时序的上升沿(图1B的T3)和下降沿(图1B的T6)、发送时的数据位波形时序的输出“0”时的上升沿(图1C的T14)、输出“1”时的上升沿(图1C的T10)和输出“0”和“1”时的下降沿(图1C的T17)的时刻的5个波形时序设定信号S401，由此能够任意地设定发送时的起始位和数据位的所有发送时刻。
接收控制电路410，除实施方式3中示出的输入输出信号以外，还被输入作为来自控制器414的控制数据S414a之一的波形时序设定信号S401。输入到该接收控制电路410的波形时序设定信号S401，所输入的是设定如上所述的ACK发送时的数据位波形时序的输出“0”时的上升沿(图1C的T14)的时刻，由此能够任意地设定在ACK发送中输出“0”时的上升沿的时刻。
如上所述，按照本实施方式4的CEC/AV.Link通信电路400，即使是必须与输出不满足标准的波形的对方进行通信时，也能够任意地设定接收时的数据时序检查条件，能够进行由波形时序设定信号S401调整了时序的通信。
另外，即使在发送正常信号的情况下，也会由于与通信对方连接的电缆等而在传输到通信对方之前产生波形恶化等，因此将导致异常的通信，但即使在这种情况下，也能够任意地设定发送时的时序，因此，能够考虑连接环境等，能够进行调整了发送边沿的时序的通信以使得能进行正常的发送。
进一步，今后，即使是通信协议相同但提出了加快通信速度的标准等时，由于能够任意地设定收发的所有的波形时序，因此，例如，当想要以双倍速度进行通信时，也能够将所有的波形时序设定为1/2，据此能够适应新的通信。
《实施方式5》图15是表示本发明的实施方式5的单线双向通信装置的结构的框图，在图15中，与图2、图10、图11及图14相同的符号表示相同或相应的部分。作为具体的通信，假定CEC通信和AV.Link通信。
控制器514，输出用于控制CEC/AV.Link通信电路500的控制数据S514a。
作为该控制数据S514a之一，输出仲裁期间设定信号S501。该仲裁期间设定信号S501，是用于设定从下降沿起不进行仲裁监视处理的期间和从上升沿起不进行仲裁监视处理的期间。
仲裁期间调整电路(PER)516，被输入仲裁期间设定信号S501、同步化CEC/AV.Link输入信号S302和仲裁期间选通脉冲信号S109c，根据仲裁期间选通脉冲信号S109c进行调整，以便从同步化CEC/AV.Link输入信号S302的下降沿起开始内部计数器的递增计数，在达到仲裁期间设定信号S501的设定值之前使仲裁期间无效，并且，从上升沿起开始内部计数器的递增计数，在达到仲裁期间设定信号S501的设定值之前使仲裁期间无效，生成和输出调整后仲裁期间选通脉冲信号S516。
仲裁监视电路504，被输入CEC/AV.Link输出信号S311和同步化CEC/AV.Link输入信号S302，调整这2个信号的时序，在调整为相同的时序后进行这2个信号的比较，进一步，假定所输入的调整后仲裁期间选通脉冲信号S516为有效期间，使上述2个信号的比较结果反映到驱动时钟脉冲S101b的每个脉冲。当这2个信号的比较结果不相等时，识别为总线损失，输出总线损失检测信号S104。
如上所述，在CEC通信中，由标准确定信号的上升沿和下降沿的波形恶化的容许范围，在实施方式4中，与容许范围无关地进行固定采样点的仲裁监视，因此不能对超出容许范围的波形恶化进行总线损失的处理，另外，在超出容许范围的时刻，如果作为CEC/AV.Link通信电路400的输入输出信号的CEC/AV.Link输出信号S311和CEC/AV.Link输入信号S313b的比较为彼此不同时，能够认为是从其他方进行发送，因此，在这种情况下不能识别总线损失，最坏的情况甚至是不能进行仲裁监视，因而有可能使多个发送成立而成为异常通信状态，但是，按照本实施方式5的CEC/AV.Link通信电路500，仅在容许范围内不进行仲裁监视处理，在超出该容许范围的时刻，能够按每个驱动时钟脉冲S101b进行仲裁监视处理，因此能够避免引起如上所述的异常通信。
《实施方式6》图16是表示本发明的实施方式6的单线双向通信装置的结构的框图，在图16中，与图2、图10、图11、图14及图15相同的符号表示相同或相应的部分。作为具体的通信，假定CEC通信和AV.Link通信。
波形恶化检测电路(DEG)617，根据所输入的状态信号S105的状态而被输入CEC/AV.Link输出信号S311和同步化CEC/AV.Link输入信号S302，调整这2个信号的时序，在调整为相同的时序后，检测这2个信号的上升沿和下降沿的差分，输出波形恶化值检测信号S617。
发送时序设定值调整电路(SET)618，输入波形恶化值检测信号S617和波形时序设定信号S401中只设定发送时序的信号，具体地说，是设定发送时的起始位波形时序的上升沿(图1B的T3)和下降沿(图1B的T6)、发送时的数据位波形时序的输出“0”时的上升沿(图1C的T14)、输出“1”时的上升沿(图1C的T10)、输出“0”和“1”时的下降沿(图1C的T17)、进行强制LOW发送的时间的时序设定信号。因此，在所输入的波形恶化值检测信号S617中，从所输入的形成下降沿的波形时序设定值减去下降沿波形恶化值，并且，在所输入的波形恶化值检测信号S617中，从所输入的形成上升沿的波形时序设定值减去上升沿波形恶化值，从而生成调整后发送波形时序设定信号S618并将其输出。
对状态确定电路405，代替实施方式4中输入的波形时序设定信号S401，输入调整后发送波形时序设定信号S618。
对发送控制电路409，代替实施方式4中输入的波形时序设定信号S401，输入调整后发送波形时序设定信号S618。
对接收控制电路410，代替实施方式4中输入的波形时序设定信号S401，输入调整后发送波形时序设定信号S618。
如上所述，按照本实施方式6的CEC/AV.Link通信电路600，能够进行考虑了因与通信对方的连接状况而引起的信号恶化的发送，因而能够使接收方接收的波形为由标准确定的基准的波形，因此能够在各种通信环境下进行最佳的通信。
《实施方式7》图17是表示使用了本发明的实施方式3～6的任一个的单线双向通信装置的系统的结构的框图，作为具体的通信，假定CEC通信和AV.Link通信。
在图17的CEC/AV.Link通信系统700中，从基准时钟脉冲输入端子704接收基准时钟脉冲S700a，并输入到后述的控制器703和驱动时钟脉冲生成电路702。控制器703，也进行所组成的一组系统控制器的动作。
CEC/AV.Link通信输入端子705，通过CEC通信或AV.Link通信总线将CEC/AV.Link输入信号S700b输入到系统内部，并输入到后述的CEC/AV.Link通信电路701。此处，CEC/AV.Link通信输入端子705，实际上是如实施方式3～6所示的双向端子，为方便起见只作为输入端子。
驱动时钟脉冲生成电路702，被输入来自控制器703的控制数据S703作为在实施方式3中说明过的CEC/AV.Link通信选择信号S301，输出驱动时钟脉冲S702，输入到CEC/AV.Link通信电路701。
CEC/AV.Link通信电路701，被输入驱动时钟脉冲S702、CEC/AV.Link输入信号S700b和控制数据S703。该CEC/AV.Link通信电路701，输出观测数据S701a和中断信号S701b，输入到控制器703。
控制器703，根据所输入的基准时钟脉冲S700a，在内部生成驱动该控制器703的时钟脉冲。而且，控制器703，具有多个动作模式，包括通常模式、低速模式、特别是用于实现低功耗的停止模式。另外，还具有根据从CEC/AV.Link通信电路701输入的中断信号S701b从停止模式返回到通常模式或低速模式的功能。
以往，当由软件处理实现通信功能时，由于在接收等待状态下也进行软件处理，必须使控制器总是按通常模式动作，因此，增加了控制器的功耗，但是，按照本实施方式7的CEC/AV.Link通信系统700，只是使CEC/AV.Link通信电路701始终动作，而在接收等待状态下能够使控制器703为停止模式，因此，能够实现功耗的降低。而且，还能够进行利用接收数据的模式返回。
此外，当用实施方式1和2中说明过的只适应CEC通信的电路结构代替CEC/AV.Link通信电路701时，不需要从控制器703到驱动时钟脉冲生成电路702的控制数据S703。
本发明的单线双向通信装置和系统，尤其适用于实现CEC通信和AV.Link通信，而且，能够广泛地应用于具有与其相同的通信格式的通信。
权利要求
1.一种双向通信装置，连接在单线双向信号线上、且连接在用于软件处理的控制器上使用，该双向通信装置包括输入同步化电路，根据驱动时钟脉冲使来自上述单线双向信号线的输入信号与同步化输入信号同步；触发脉冲生成电路，根据来自上述控制器的发送请求生成发送请求触发脉冲信号；状态确定电路，确定该双向通信装置的动作状态，提供状态信号；发送控制电路，根据响应上述发送请求触发脉冲信号而改变为表示发送状态的上述状态信号，提供发送数据输出边沿生成脉冲信号，以便依照来自上述控制器的发送数据设定来控制发送波形的生成；数据输出电路，根据上述发送数据输出边沿生成脉冲信号，生成对上述单线双向信号线的输出信号的波形；仲裁监视电路，发送时进行上述单线双向信号线的信号的仲裁监视；接收开始检测电路，当根据上述同步化输入信号识别出接收开始时提供开始检测信号；波形时序判断电路，响应接收上述开始检测信号后改变为表示接收状态的状态信号，提供接收采样脉冲信号，并检查上述同步化输入信号的接收波形中的时序；接收控制电路，根据上述接收采样脉冲信号控制上述同步化输入信号的数据采样并且对接收地址进行译码；强制LOW发送控制电路，当在接收期间在上述同步化输入信号中发生了时序违反时，进行用于强制性地对上述单线双向信号线发送LOW电平的控制；以及中断信号发生电路，从上述各电路接收中断生成边沿信号，生成对上述控制器的中断信号，其中，上述控制器，从上述接收控制电路取得上述接收数据和上述接收地址的译码结果作为观测数据。
2.根据权利要求1所述的双向通信装置，其特征在于还具有分别进行上述单线双向信号线的双向信号与上述输入信号和上述输出信号之间的变换的开路漏极端子。
3.根据权利要求1所述的双向通信装置，其特征在于上述状态确定电路，确定该双向通信装置的动作状态是地址状态、发送开始等待状态、发送状态、接收状态、以及强制LOW发送状态中的哪一种状态。
4.根据权利要求1所述的双向通信装置，其特征在于上述触发脉冲生成电路，根据来自上述控制器的强制LOW发送开始和结束请求，生成强制LOW发送开始和结束请求触发信号，上述状态确定电路，根据上述强制LOW发送开始和结束请求触发信号，确定该双向通信装置的动作状态。由上述控制器分别控制上述发送控制电路的发送继续及结束设定、和上述接收控制电路的接收时ACK输出设定。
5.根据权利要求1所述的双向通信装置，其特征在于还包括驱动脉冲生成电路，根据基准时钟脉冲生成上述驱动脉冲，使上述驱动脉冲对2种双向通信协议的每一个具有不同的频率；追加序列检测电路，对上述2种双向通信协议中在通信格式内存在追加序列的一方的双向通信协议进行该追加序列的接收处理，上述接收开始检测电路，在接收开始的识别处理中，选择上述2种双向通信协议中的任一者的处理，上述波形时序判断电路，检查与上述2种双向通信协议对应的接收波形中的时序。
6.根据权利要求1所述的双向通信装置，其特征在于由上述控制器分别对上述状态确定电路设定强制LOW发送结束时间、对上述发送控制电路设定发送波形时序、对上述接收开始检测电路设定接收开始判断的时序条件、对上述波形时序判断电路设定接收波形中的时序的检查条件、对上述接收控制电路设定ACK发送时序。
7.根据权利要求1所述的双向通信装置，其特征在于还具有仲裁期间调整电路，该仲裁期间调整电路根据表示仲裁期间的信号，生成调整为从上述单线双向信号线上的双向信号的上升沿和下降沿起在由上述控制器设定的期间内使仲裁停止的调整后仲裁期间选通脉冲信号，上述仲裁监视电路，根据上述调整后仲裁期间选通脉冲信号，按上述驱动时钟的每个脉冲进行仲裁监视。
8.根据权利要求1所述的双向通信装置，其特征在于还包括波形恶化检测电路，生成指示从上述数据输出电路到上述单线双向信号线的输出信号的波形恶化的波形恶化检测信号；发送时序设定值调整电路，根据上述波形恶化检测信号和来自上述控制器的波形时序设定信号，进行运算处理，生成调整后发送波形时序设定信号。
9.一种双向通信系统，包括权利要求1所述的双向通信装置和所述控制器，其中上述控制器，具有实现低功耗的停止模式，而且具有根据来自上述双向通信装置的中断信号从上述停止模式转移到动作模式的功能。
全文摘要
将能够适应2种双向通信协议的通信装置(400)与单线双向信号线和控制器(414)连接。控制器(414)的软件处理只包括以下处理，即发送请求、发送数据设定、接收数据的译码处理，发送时的波形生成、接收时的数据采样、接收地址的译码等通信处理全部为通信装置(400)的硬件处理。在状态确定电路(405)的控制下，发送时的波形生成由发送控制电路(409)和数据输出电路(111)进行，接收时的数据采样和接收地址的译码由波形时序设定电路(407)和接收控制电路(410)进行。能够从控制器(414)任意地设定发送波形，收发时刻和强制LOW发送控制电路(208)的动作能够选择由硬件/软件进行处理。
文档编号H04L5/16GK101032113SQ200680000928
公开日2007年9月5日 申请日期2006年7月14日 优先权日2005年9月26日
发明者铃木章宏, 平野诚 申请人:松下电器产业株式会社