专利名称：信号处理器和信号处理方法
技术领域：
本发明涉及信号处理器以及处理信号的方法，以便在对信号进行扰频(scrambling)和多路复用之后连续传输用于两个或多个信道的串行数字 视频信号。本发明尤其涉及信号处理器以及处理信号的方法，其中，充分 降低了生成病态图案(pathological pattern)的可能性并且允许用于接收被 连续传输的数字视频信号的接收器在没有改变的情况下重新生成辅助数 据。
背景技术：
美国SMPTE (摄影和电视工程师协会)已经为了用于SMPTE 274 M 等的电视广播的高清晰度分辨率(HD)，对并行的数字视频信号的规范 进行了标准化。另外，SMPTE还为了在SMPTE 292 M以1.485Gbps或 1.485Gbps/1.001的比特率连续传输并行数字视频信号，对SDI (串行数字 接口)的规范进行了标准化。此外，近年来，在申请号为2005-218494 (JP-A 2005-218494)的日本 未审查专利公开文本中也公开了对两个或多个信道进行复用后以lOGbps 或更大的比特率连续传输串行数字视频信号(也被称作HD-SDI信号)的 技术。在现有的系统中传输HDTV信号(1920x1080/601/4:2:2/10比特)的下 一代广播摄像机中，在JP-A 2005-218494中公开的预期的技术也可以很好 地用于通过单个电缆高速连续传输用于两个或多个信道的HDTV信号。另外，在JP-A 2005-218494中公开的预期的技术也可以很好地用于使 用比服从SMPTE 274 M标准的数字视频信号更宽的带宽来高速连续传输 数字视频信号，例如下面(a)到(c)中所述的信号。(a)将被用作下一代HDTV信号的1920xl080/60P/4:4:4/12比特的
HDTV信号。(b) 用于HDTV信号的慢动作重放的1920xl080/90P/4:4:4/14比特的信号。(c) 4kx2k信号，诸如在SMPTEDCDM (数字电影发行母版)中所 提出的4096x2160/24P/4:4:4/12比特的信号。在JP-A 2005-218494公开的技术中，在将串并转换的并行数字视频信 号从8位转换成IO位之后，对每个HD-SDI信号进行多路复用，以防止在 信号处理的处理过程中连续生成"H"和"L"比特(第0046到0057 段)。然而，可以提出一种通过用于现有HD-SDI信号的扰频(服从 SMPTE 292 M标准的扰频)来阻止连续生成"H"和"L"比特的方法。 可替代地，也可以提出一种对通过每个HD-SDI信号的串并转换而获得的 并行数字视频信号进行提前多路复用的方法以及经多路复用的信号。SMPTE 292 M标准采用自同步(self-synchronization)扰频系统。在 自同步扰频系统中，发送器将输入的串行信号定义为多项式，并且顺序地 将输入的串行信号除以9次基本多项式X9+X4+l。其结果，即商被传输， 从而统计地向传输数据提供平均为1/2的标记率(mark rate)(在1和0 之间的比例)。扰频涉及通过基本多项式对信号的解密。该商进一步除以 X+l，以产生不具有极性的数据(即，数据及其反数据具有相同信息)。在接收器处，对所接收到的信号进行处理(解扰)；具体地说，所接 收到的串行信号乘以X+l，以及得到的结果进一步乘以上述基本多项式 X9+X4+l，从而重新生成初始的串行信号。当视频信号经过了此自同步扰频时，如图1A所示，在连续传输通道 的水平线上具有1比特的"H"的图案的信号之后是连续的19比特的 "L"(或其反相图案)，或者如图1B所示，具有连续的20比特的 "H"的图案的信号之后是连续的20比特的"L"(或其反相图案)。这 些图案被称作病态图案。图1A中的图案或其反相图案是具有许多直流分量的图案。为了达到 诸如在JP-A 2005-218494中公开的10Gbps的传输速率的高速传输速率， 通常使用用于AC (交流)耦合的传输系统。然而，当图案包含许多直流
分量时，用于AC耦合的传输系统可能导致基线的弯曲，如图2所示。结 果，可能重新生成直流分量。另外，图1B中的图案或反相图案包括从0到1或从1到0的少量跳变，从而使得很难从接收器处的串行信号生成时钟。因此，当在用于高速连续传输的信号处理的过程中对用于两个或多个信道的HD-SDI信号进行多路复用和扰频时，可能由于病态图案的生成而 干扰传输。发明内容当在用于高速连续传输的信号处理的处理过程中对用于两个和多个信 道的串行数字视频信号(诸如HD-SDI信号)进行多路复用及之后进行扰 频时，本发明的实施例可充分降低生成病态图案的可能性。根据本发明的第一实施例，提供了一种第一信号处理器，其包括如下 的串并转换器、帧同步扰频器、自同步扰频器、多路复用器、多信道数据 形成单元，以及数据复用并串转换器在串并转换器中，输入用于n个信道(n是2或更大的整数)的具有 一定格式的预定比特率bl的串行数字视频信号，在所述格式中，至少按 时间顺序排列了视频部分和辅助数据部分。另外，用于各个信道的串行数 字视频信号从串行被转换成并行。在帧同步扰频器中，使用由随机数生成器生成的作为寄存器的初始值 的随机数，对用于各个信道的由串并转换器从串行被转换到并行的并行数 字视频信号的仅视频部分的预定比特进行扰频，之后，将初始值作为辅助 数据存储在辅助数据部分中。自同步扰频器用于对用于各个信道的经帧同步扰频器扰频的并行数字 数据进行扰频。多路复用器用于对用于各个信道的经自同步扰频器扰频的并行数字数 据进行多路复用。多信道数据形成单元用于通过从由多路复用器多路复用的并行数字数 据中一次获得预定数目的比特，来形成用于m个信道的每个都具有预定比
特率b2的串行数字数据(其中，b2是比bl小的值，m是比n大的整数， 并且blxn等于b2xm)。数据复用并串转换器用于通过使由多信道数据形成单元形成的用于m 个信道的串行数字数据经过多路复用和并串转换，来生成具有约为blxn 的比特率的串行数字数据。根据本发明的另一实施例，提供了一种第一信号处理方法，其包括下 述的不同步骤-在第一步骤中，对被输入的用于n个信道(n是2或更大的整数)的 具有一定格式的具有预定比特率bl的串行数字视频信号执行串并转换， 在所述格式中，至少以时间顺序排列了视频部分和辅助数据部分。另外， 用于各个信道的串行数字视频信号从串行被转换到并行。在第二步骤中，使用由随机数生成器生成的作为寄存器的初始值的随 机数，对由第一步骤串并转换的用于各个信道的并行数字视频信号的仅视 频部分的预定比特执行扰频，之后，将初始值作为辅助数据存储在辅助数 据部分中。在第三步骤中，对用于各个信道的由第二步骤扰频的并行数字数据执 行扰频。在第四步骤中，对用于各个信道的由第三步骤扰频的并行数字数据执 行多路复用。在第五步骤中，形成用于m个信道的串行数字数据。通过从由第三步 骤多路复用的并行数字数据中一次获取预定数目的比特，用于每个信道的 数据都具有预定的比特率b2 (其中，b2是比bl小的值，m是比n大的整 数，并且blxn等于b2xm)。在第六步骤中，通过使由第五步骤形成的用于m个信道的并行数字数 据经过多路复用和并串转换来生成具有约为blxn的比特率的串行数字数 据。根据本发明的实施例的第一信号处理器和第一信号处理方法用于发送 侧的信号处理，在所述发送侧，两个或多个串行数字视频信号被多路复用 和被传输。在根据本发明的上述实施例的第一信号处理器和第一信号处理 方法中，输入的用于n个信道的串行数字视频信号分别从串行被转换成并行。对于经过了串并转换的并行数字视频信号，由帧同步扰频器使用从随 机数生成器生成的作为寄存器的初始值的随机数对仅视频部分的预定比特 而不是全部信号进行扰频。初始值被存储在辅助数据部分中并然后通过辅 助数据部分对其进行扰频。随后，对用于各个信道的经扰频的并行数字数据进行多路复用。之 后，通过每次从经多路复用的并行数字数据中获取预定数目的比特来形成用于m个信道的具有预定比特率b2 (其中，b2是比bl小的值，m是比n 大的整数，并且blxn等于b2xm)的串行数字数据。用于m个信道的并行 数字数据经过多路复用和并串转换，从而生成具有约为blxn的比特率的 串行数字数据。这里，帧同步扰频器采用任意的随机数作为初始值，以使得寄存器的 初始值在每种情况可能不同。因此，即使串行数字视频信号的任何图案被 输入到该信号处理器中，也可以通过使信号经过帧同步扰频而显著降低生 成病态图案的可能性。此外，帧同步扰频器仅对并行数字视频信号中各部分中的视频部分执 行帧同步扰频。因此，不对任何比特的辅助数据执行帧同步扰频。因此， 接收从信号处理器传输的串行数字视频信号的接收器处的单元即使在不执 行帧同步解扰的情况下也能够重新生成辅助数据。此外，在将由帧同步扰频器扰频时的寄存器的初始值存储到辅助数据 部分之后，将其传输。因此，接收处的单元可以从辅助数据部分重新生成 初始值(如上所述，即使在没有帧同步解扰的情况下也可以生成辅助数 据)。因此，该初始值可以被用作帧同步解扰器的寄存器的初始值，以允 许信号处理器在经过帧同步扰频之前重新生成视频部分的初始信号。根据本发明的另一实施例，提供了一种第二处理器，其包括如下所述 的串并转换多信道数据形成单元、多路复用器、自同步解扰器、帧同步解 扰器、分离器、并串转换器在串并转换多信道数据形成单元中，具有约为blxn的比特率的串行 数字数据从串行被转换成并行，其中，用于n个信道(n是2或更大的整
数)的具有一定格式的比特率为bl的串行数字视频信号被多路复用，在 所述格式中，至少按时间顺序排列了视频部分和辅助数据部分。另外，从 经串并转换的数据形成每个都具有预定比特率b2 (其中，b2是比bl小的
值，m是比n大的整数，以及blxn等于b2xm)的串行数字数据。
多路复用器用于对由串并转换多信道数据形成单元形成的用于m个信
道的串行数字数据进行复用。
自同步解扰器用于对由多路复用器复用的并行数字数据进行解扰。 帧同步解扰器用于使用从由自同步解扰器解扰的并行数字数据的辅助
数据部分中读出的作为寄存器的初始值的值对并行数字数据的仅视频部分
的预定比特进行解扰。
分离器用于通过每次从由帧同步解扰器解扰的并行数字数据中获取预
定数目的比特来分离用于n个信道的并行数字数据。
并串转换器用于通过由分离器分离的用于各个信道的并行数字数据的 并串转换，重新生成用于n个信道的每个都具有比特率bl的串行数字视 频信号。
根据本发明的另一实施例，提供了包括下述不同步骤的信号处理方
法
在第一步骤中，对具有约为blxn的比特率的串行数字数据执行串并 转换，其中，用于n个信道(n是2或更大的整数)的具有一定格式的比 特率为bl的的串行数字视频信号被多路复用，在所述格式中至少按时间 顺序排列了视频部分和辅助数据部分，以及从经串并转换的数据形成用于 m个信道的每个都具有预定比特率b2 (其中，b2是比bl小的值，m是比 n大的整数，以及blxn等于b2xm)的串行数字数据。
在第二步骤中，对由第一步骤形成的用于m个信道的串行数字数据进 行多路复用。
在第三步骤中，由自同步解扰器对第二步骤中经多路复用的并行数字 数据进行解扰。
在第四步骤中，使用从第三步骤中由自同步解扰器解扰的并行数字数 据的辅助数据部分中读取的值对并行数字数据的仅视频部分的预定比特执
行解扰。
在第五步骤中，通过每次获取预定数目的比特将用于n个信道的并行数字数据从第四步骤中解扰的并行数字数据中分离。
在第六步骤中，通过在第五步骤中分离的用于各个信道的并行数字数据的并串转换，重新生成用于n个信道的每个都具有比特率bl的串行数字视频信号。
根据本发明的上述实施例的第二信号处理器和第二信号处理方法用于 接收器处的信号处理，其中，分别由第一信号处理器和第一信号处理方法 多路复用的串行数字数据在接收器处经过信号处理。在第二信号处理器或 第二信号处理方法中，由第一信号处理器或第一信号处理方法获得的具有
约为blxn的比特率的串行数字数据从串行被转换成并行。然后，该数据 经过串并转换。从经过串并转换的数据形成用于m个信道的具有预定比特 率b2 (其中b2是小于bl的值，m是大于n的整数，且blXn等于b2X m)的串行数字数据。随后，对用于m个信道的串行数字数据进行多路复 用。经多路复用的并行数字数据然后由自同步解扰器解扰。之后，帧同步 解扰器使用从辅助数据部分读出的作为寄存器的初始值的值对仅视频部分 的预定比特进行解扰。接着，在发送处的帧同步扰频之前重新生成视频部 分的初始值。
另外，通过每次从经解扰的并行数字数据中获取预定比特数来分离用 于n个信道的并行数字数据。之后，用于n个信道的并行的数字数据从并 行被转换成串行，从而重新生成用于n个信道的具有比特率bl的串行数 字视频信号。
根据本发明的上述实施例，当诸如HD-SDI等的串行数字视频信号被 多路复用用于两个或多个信道，以及之后在高速连续传输中的信号处理的 处理过程中被扰频时，获得了充分降低生成病态图案的可能性的有益效 果。
根据本发明的上述实施例，获得了在不对接收连续传输的数字数据的
接收处的单元做出改变的情况下重新生成辅助数据的有益效果。此外，接 收器的单元可以使用从辅助数据部分重新生成的初始值，在经过帧同步扰
频之前重新生成视频部分的初始信号。
图1A和图1B是表示病态图案的视图。图2是表示用于AC耦合的传输系统中基线(base line)的变形的视图。图3是描述本发明的实施例应用的传输系统的整个构造的视图。 图4是描述图3中所示的发送器处的信号处理器的构造的视图。 图5是描述图4所示的串并转换扰频单元的构造的视图。 图6是描述由图5中所示的S/P转换扰频单元转换的并行数字视频信 号的数据结构的视图。图7是表示自同步扰频系统的概要的视图。图8是表示帧同步扰频系统的概要的视图。图9是描述使用图5中所示的帧同步扰频器的进行扰频的视图。图IO是描述图5中所示的帧同步扰频器的构造实例的视图。图11是描述图5中所示的帧同步扰频器中的初始值设置的定时的视图。图12是描述图4中所示的多路复用器中的多路复用处理过程的视图。图13是描述发送器处的信号处理器的处理过程的流程图。图14A到图14D是描述从发送器处信号处理器生成的一行串行数字数据的数据结构的实例的视图。图15A到图15D是描述从发送器处信号处理器生成的一行串行数字数据的数据结构的实例的视图。图16是另一个描述从发送器处信号处理器生成的一行串行数字数据的数据结构的实例的视图。图17是描述图3所示的接收器处的信号处理器的视图。图18是描述图17所示的TRS探测器中字同步处理过程的视图。图19是描述图3所示的接收器处的信号处理器的处理过程的流程 图。图20是描述根据改变的实例的图5中所示的TRS探测器中的定时参考信号重写处理过程的视图。图21是描述根据改变的实例的图17中所示的TRS探测器中的字同步 处理过程的视图。
具体实施方式
下文中将结合附图详细描述本发明的优选实施例。图3是说明本发明 的实施例应用的传输系统的整个构造的示意图。在传输系统中，为7个或 8个信道从发送器处的外部源输入具有比特率为1.485Gbps或 1.485Gbps/1.001 (下文简称为1.485Gbps)的HD-SDI信号。随后，这些 HD-SDI信号被信号处理器1使用具有比特率为10.395Gbps或11.88Gbps 的串行数字数据多路复用，以及之后从电—光转换器2被通过光纤电缆3 传输。可以根据来自服从任何标准(诸如SMPTE 274 M或296 M等)的用 于7个或8个信道的各个数字视频信号的SMPTE 292 M标准来转换输入 发送器的HD-SDI信号。可替代地，可以获得HD-SDI信号，以使得根据 SMPTE 435 M标准将诸如下述(a)到(c)的那些数字视频信号的具有比 服从SMPTE 274 M标准的数字视频信号更宽带宽的数字视频信号映射 (map)到用于8个信道的HD-SDI信号(a) 将被认为是下一代HDTV信号的1920xl080/50P， 60P/4:4:4/12比 特的HDTV信号；(b) 1920x1080/1501, 1801/4:4:4/12比特以及用于慢动作重放的14比 特的HDTV信号；以及(c) 4kx2k信号，诸如，由SMPTE数字电影发行母版(SMPTE DCDM)为数字电影提出的4096x2106/24P/4:4:4/12比特的那些信号。在图3所示的接收器处，光一电转换器4通过光纤电缆3接收从发送 器传输的具有比特率为10.395Gbps或11.88Gbps的串行数字数据。随后， 信号处理器5为各个初始信道从该数字数据分别重新生成HD-SDI信号。
图4是描述发送器处的信号处理器1的框图。从输入端口 11-1到11-8进入信号处理器1的用于7个或8个信道的HD-SDI信号(即，来自输入 端口 ll-l的输入的HD-SDI信号被指定为用于第一信道的信号)被传输到 S/P转换扰频单元12。图5是描述S/P转换扰频单元12的构造的框图。S/P转换扰频单元12 包括基于一对一的各个输入端口 11-1到11-8的8个模块12-1到12-8。模 块12-2到12-8执行大致相同的处理过程，而模块12-1执行与其余模块 12-2至U 12-8部分不同的处理过程。换句话说，模块12-2到12-8执行相同 的处理过程。图5分别表示了具有代表性的模块12-1和12-2的内部构 造，其中，仅有模块12-1和模块12-2到12-8的TRS探测器才配置有独特 的参考标记，因为在这些模块处实现不同的处理过程。从输入端口 11-1进入的用于第一信道的HD-SDI信号被传输到S/P (串并)转换器21。在S/P转换器21中，HD-SDI信号经过串并转换以及 解扰处理，从而转换成具有74.25Mbps或74.25/1.001 (下文中，简称为 74.25Mbps)的比特率的并行数字视频信号并且提取74.25Mbps的时钟。图6描述了与被S/P转换器21转换的一行并行数字视频信号相应的数 据结构。并行数字视频信号包括具有每个都具有10比特字长的Y (亮 度)数据序列和Cb/Cr (色差)数据序列的并行排列的20位的宽度。在Y数据序列和Cb/Cr数据序列中的每一个当中，以时间顺序顺次排 列定时参考信号EAV (End of Active Video，有效视频信息的结束)部 分、行号数据LN的部分、错误探测码CRCC部分、以及水平消隐周期 (辅助数据部分/未定义的字数据)、定时参考信号部分(SAV) (Start of Active Video,有效视频信息的开始)部分、视频部分中有效视频信息部分 (用于Y数据序列的亮度信号的部分和用于Cb/Cr数据序列的色差信号的 部分)。定时参考信号SAV和EAV中的每一个都包括四个字3FFh、 000h、 000h、以及XYZh。它们中的前三个字3FFh、 000h和000h，用于确定字 同步和水平同步。最后一个字(XYZh)用于识别同一帧中的第一场和第 二场，或者识别SAV和EAV。 存储在Y数据序列的水平消隐周期中的辅助数据适当地包括代表关于相关数字视频信号的信息的有效载荷ID，其是基于SMPTE 350 M标准的 四字识别数据。如图5所示，由S/P转换器21转换的并行数字视频信号被发送到TRS 探测器22。另外，如图4所示，由S/P转换器21提取的74.25M的时钟作 为写时钟被发送到FIFO存储器27并同时被发送到PLL 13。在模块12-2到12-8中，输入到输入端口 11-2到11-8的HD-SDI信号 经过与模块12-1的方式完全相同的方式进行的向并行数字视频信号的转换 以及时钟提取处理过程。经转换的并行数字视频信号被发送到TRS探测器 31，而提取的时钟作为写时钟被发送到FIFO存储器27 (但是，在模块 12-2到12-8中的任何模块中均没有时钟从S/P转换器21被发送到图4所 示的PLL13)。模块12-1中的TRS探测器22执行对从S/P转换器21传输的并行数字 视频信号中的定时参考信号SAV/EAV (图6)的探测，直到探测到定时参 考信号SAV和EAV。当探测到定时参考信号SAV/EAV时，执行下述随 后的处理(1)到(4),而并行数字视频信号被发送到帧同步扰频器23。(1) 由状态机准备后退(backward)和前进(forward)保护(参考 光纤信道标准ANSIX3.230-1994,第72-75页)。(2) 通过计算探测到的定时参考信号中的数据量来探测并行数字视 频信号的帧频。(3) 在探测到定时参考信号SAV的时刻触发随机数生成器24。(4) 从水平消隐周期探测有效载荷ID，并且然后将探测到的结果发 送到图4中所示的模式转换单元14。相反，模块12-2到12-8中的每个模块中的TRS探测器31探测来自从 S/P转换器21传输的并行数字视频信号中的定时参考信号SAV/EAV。当 探测到定时参考信号SAV/EAV并且状态机转换到同步获取状态 (Synchronization Acquired State)时，执行上述(1)至U (4)的处理过程 并且并行数字视频信号被传输到帧同步扰频器23。当没有探测到定时参考 信号SAV/EAV时，没有被执行的信号输入，并且通过将亮度信号和色差
信号分别设置为040h (或十进制数64)和200h (或十进制数512)而准 备好的信号被发送到帧同步扰频器23。随机数生成器24将帧同步扰频器23的次数设置成"n"并且生成除0 (零)(就二进制数而言是全"0")之外的数，作为从0到(2n-l)中随 机选择的随机数。当从TRS探测器22给出触发时生成这种随机数，且随 机化的数被提供到帧同步扰频器23。在描述帧同步扰频器23的构造或操作之前，将参考图7和图8分别描 述自同步扰频系统和帧同步扰频系统的概要。如图7所示，自同步扰频系统用于传输通过连续将输入数据除以来自 发送器的预定的生成器多项式而获得的商以及用于通过将所接收到的数据 乘以与发送器相同的生成器多项式而生成初始数据。SMPTE 292 M标准采 用这样的自同步扰频系统。另一方面，如图8所示，在帧同步扰频系统中，基于输入数据中预定 的定时参考信号，发送器通过生成器多项式来生成伪随机信号，之后，传 送通过对所接收到的数据和其伪随机信号进行异或运算而获得的数据。相 反，接收器通过与发送器相同的定时参考信号和相同的生成器多项式来生 成伪随机信号。通过对所接收到的数据和其伪随机数执行异或运算(模2 加法)来再现初始数据。因此，不对定时参考信号执行扰频。在同步数字 分级体系(SDH)中，高速数字通信的标准采用帧同步扰频系统。返回到图5，帧同步扰频器23使用来自随机数生成器24的随机数作 为寄存器的初始值。然后，Y数据序列和Cb/Cr数据序列中的每一个的最 低有效位LSB经过帧同步扰频(即，如图8所示，对用生成器多项式生成 的伪随机信号以及LSB执行异或运算)。随后，如图9所示，帧同步扰频器23新存储通过对有效视频部分的 LSB执行异或运算获得的结果。另外，如图9所示，来自寄存器的初始值 (来自随机数生成器24的随机数)被存储到服从SMPTE 291M标准的将 利用水平消隐周期(图6)被多路复用的辅助数据之一的数据包中。同 时，读出存储在图6所示的错误探测码CRCC部分(该部分从图9中被省 略)的错误探测码，然后将其存储到服从SMPTE291M标准的将利用水平
消隐周期被多路复用的辅助数据之一的数据包中。在模块12-2到12-8中 的每个模块中，当TRS探测器31探测到定时参考信号SAV/EAV时，关 闭帧同步扰频器23的扰频操作。图10是示出帧同步扰频器23的构造实例的视图(7次扰频器 (1+X6+X7)的构造)。通过来自随机数生成器24 (图5)的随机数分别 为每条水平线设置包括帧同步扰频器的寄存器的七级触发器flip-flop的初 始值。这里，帧同步扰频器23的次数是7，从而使得随机数生成器24将 生成从0到(27—1)之间除0 (零)(就二进制数而言是全"0")以外 的1到127的随机数。因此，例如，如果生成的随机数是100，贝lj 100 = 64 (=26) +32 (二25) +4 (二22)。因此，从第一触发器(位于图中左 侧)开始按顺序将构成寄存器的单独的触发器的初始值设置成0、 0、 1、 0、 0、 1和1。图11是示出对帧同步扰频器23的寄存器设置初始值的定时的视图。 当TRS探测器22 (图5)探测到定时参考信号SAV时，从随机数生成器 24生成随机数，从而在寄存器中设置初始值。此外，虽然在图10中描述了 7次帧同步扰频器23，但是帧同步扰频 器23的次数并不限于此。另外，可以将多个扰频器任选地配置成帧同步 扰频器23，并且当转换每条其它水平线时可以使用单独的扰频器。另外， 帧同步扰频器的次数可以是可变的，以存储服从SMPTE 291M标准的数据 包中的当前次数的信息，从而允许该信息作为辅助数据中之一使用水平消 隐周期(图9)而被多路复用。返回到图5，通过使并行数字视频信号经过帧同步扰频器的帧同步扰 频而形成的并行数字数据被发送到CRCC重新计算器25。 CRCC重新计算 器25通过对帧同步扰频器23部分中的最低有效位LSB进行扰频来重新计 算与具有修改后的内容的并行数字数据相关的纠错码。然后，重新计算得 到的纠错码被多路复用作为图3中错误探测码CRCC部分的新的纠错码 CRCC，以重写错误探测码CRCC部分的纠错码CRCC。此外，在模块12-2到12-8中，当TRS探测器31没有探测到定时参考信号SAV/EAV时， CRCC重新计算器25的重新计算操作也被禁用。
在经过自同步扰频器26进行的服从于SMPTE 292M标准的自同步扰 频之后，经过了 CRCC重新计算器25处理的并行数字数据被写入FIFO存 储器27中。图4中的PLL 13将与来自S/P转换器21的75.25MHz的时钟同步的 74.25MHz的时钟作为读时钟传输到模块12-1到12-8中的每个模块中的 FIFO存储器16，并且还传输到图4中的多路复用器15中，而将作为写时 钟的时钟发送到图4中的FIFO存储器16中。另外，当将在下面描述的模式转换单元14的信号处理模式是7信道 模式时，PLL 13将通过74.25MHz的时钟频率乘以140/128得到的 81.2MHz的时钟传输到FIFO存储器16，并且还将其作为写时钟传送到 FIFO存储器18。另一方面，当将在下面描述的模式转换单元14的信号处 理模式是8信道模式时，PLL 13将通过74.25MHz的时钟频率乘以 160/128得到的92.8MHz的时钟传输到FIFO存储器16，并将其作为写时 钟传送到FIFO存储器18。此外，当信号处理模式是7信道模式时，PLL 13将通过74.25MHz的 时钟频率乘以140/64得到的162.4MHz的时钟作为读时钟传输到FIFO存 储器18。另一方面，当信号处理模式是8信道模式时，PLL 13将通过 74.25MHz的时钟频率乘以160/64得到的185.6MHz的时钟作为读时钟传 输到FIFO存储器18。此外，当信号处理模式是7信道模式时，PLL 13通过将74.25MHz的 时钟频率乘以35/4得到的649.68MHz的时钟传输到多信道数据形成单元 19。另一方面，当信号处理模式是8信道模式时，PLL 13通过将 74.25MHz的时钟频率乘以10得到的742.5MHz的时钟传输到多信道数据 形成单元19。当基于定时参考信号SAV/EAV和行号数据LN (图6)来调整单独的 输入信道之间的相位时，以10比特为单位(以字为单位)从定时参考信 号SAV的起始处顺序读出导引并行数字数据。因此，将从模块12-1到12-8的每个模块中的FIFO存储器27中以10比特为单位读出的用于7个或8 个信道的并行数字数据发送到图4中所示的多路复用器15。
在图4中，模式转换单元14基于由S/P转换扰频单元12的模块12-1 到12-8中的各个模块的TRS探测器22、 31 (图5)探测的有效载荷ID的 结果来探测HD-SDI信号是否被输入用于7个信道或8个信道。随后，如 果输入的信号用于7个信道，则信号处理模式被转换成7信道模式。另一 方面，如果输入的信号用于8个信道，则信号处理模式被转换成8信道模 式。代表当前模式的信号被分别传输到PLL 13、多路复用器15、以及多 信道数据形成单元19 (图中省略了从模式转换单元14到各个单元的信号 线)。多路复用器15将按照第一信道、第二信道.......、第七或第八信道的顺序以每10比特为单位从S/P转换扰频单元12传送的用于7个信道或 8个信道的并行数字数据与各自的信道组合起来。图12示出当用于8个信 道的并行数字数据被多路复用时的定时参考信号SAV/EAV的被多路复用 部分的情况。然而，在此情形下，在正如下面参考图16描述的那样，当 从4kx2k信号映射的用于8个信道的HD-SDI信号作为具有10.395Gbps的 比特率的串行数字数据被传输时，可将相应于所有8个信道的数据一起多 路复用成有效视频信息部分的数据，但可仅将与第一、第三、第五和第七 信道相应的数据一起多路复用成LN、定时参考信号EAV、错误探测码 CRCC、水平消隐周期、以及定时参考信号SAV中的每个的部分的数据。当由模式转换单元14转换的信号处理模式是7信道模式时，由多路 复用器多路复用的并行数字数据作为140比特宽度的并行数字数据被传送 到FIFO存储器16。相反，当由模式转换单元14转换的信号处理模式是8 信道模式时，由多路复用器多路复用的并行数字数据作为160比特宽度的 并行数字数据被传送到FIFO存储器16。在FIFO存储器16中，并行数字 数据被写作来自PLL 13的74.25MHz的写时钟。当由模式转换单元14转换的信号处理模式是7信道模式时，写入 FIFO存储器16中的并行数字数据被通过来自PLL 13的71.2MHz的时钟 读出作为140比特宽度的并行数字数据。相反，当由模式转换单元14转 换的信号处理模式是8信道模式时，写入FIFO存储器16中的并行数字数 据被通过来自PLL 13的92.8MHz的时钟读出作为160比特宽度的并行数
字数据。从FIFO存储器16读出的并行数字数据被传送到数据长度转换器17。数据长度转换器17执行数据长度转换处理，从而将来自FIFO存储器 16的140比特宽度或160比特宽度的并行数字数据转换成128比特宽度的 并行数字数据。由数据长度转换器17转换的128比特宽度的并行数字数 据被传送到FIFO存储器18。在FIFO存储器18中，通过来自PLL 13的81.2MHz (用于7信道模 式)的时钟或92.8MHz (用于8信道模式)的时钟来写128比特宽度的并 行数字数据。被写入FIFO存储器18的并行数字数据被通过来自PLL 13 的162.4MHz (用于7信道模式)的时钟或185.6MHz (用于8信道模式) 的时钟读取为64比特宽度的并行数字数据并将其传输到多信道数据形成 单元19。多信道数据形成单元19例如是XSBI (10吉比特16比特接口用在 10Gb以太网(注册商标)系统中的16比特接口)。当由模式转换单元14 转换的信号处理模式是7信道模式时，多信道数据形成单元19使用来自 PLL 13的49.6875MHz的时钟，从来自FIFO存储器18的64比特宽度的 并行数字数据形成用于16个信道的串行数字数据，其中每一个信道的数 据所具有的比特率是649.6875Mbps。相反，当由模式转换单元14转换的信号处理模式是8信道模式时， 多信道数据形成单元19从来自FIFO存储器18的64比特宽度的并行数字 数据形成用于16个信道的串行数字数据，其中每一个信道的数据所具有 的比特率是742.5Mbps。由多信道数据形成单元19形成的用于16个信道 的串行数字数据被传送到多路复用P/S转换器20。多路复用P/S转换器20将来自多信道数据形成单元19的用于16个信 道的串行数字数据组合起来，经多路复用的并行数字数据随后经过并串转 换。因此，当来自多信道数据形成单元19的串行数字数据所具有的比特 率是649.6875Mbps (用于7信道模式)时，生成比特率为 649.6875Mbpsxl6=10.395Gbps的串行数字数据。相反，当来自多信道数据 形成单元19的串行数字数据所具有的比特率是742.5Mbps (用于8信道模式)时，生成比特率为742.5Mbpsxl641.88Gbps的串行数字数据。图13是描述上述信号处理器1的处理的概要的流程图。如步骤Sl所 描述，从外部源输入的用于7个或8个信道的HD-SDI信号从串行被转换 成并行(由图5中模块12-1到12-8的每个模块的S/P转换器21执行该处 理过程)。随后，如步骤S2到S4所示，执行用于探测定时参考信号SAV/EAV 的处理过程，直到探测到用于第一信道的HD-SDI信号为止(图5中模块 12-1的TRS探测器22的处理过程)，但是对第二信道或其后信道仅执行 一次(图5中模块12-2到12-8的每个模块的TRS探测器31的处理过 程)。如步骤S5到S7所示，当探测到定时参考信号SAV/EAV时，由状态 机准备后退和前进保护，探测帧频，以及响应于有效载荷ID的探测来转 换信号处理模式(图5中各个模块12-1到12-8中的TRS探测器22和31 的处理以及图4中模式转换单元14的处理过程)。相反，第二信道或其后信道的HD-SDI信号，如步骤S8所示，当没有 探测到定时参考信号SAV/EAV且状态机没有转换到同步获取状态时，亮 度信号和色差信号的值分别被设置为040h (十进制数为64)和200h (十 进制数为521)(图5中模块12-2到12-8中各个模块的TRS探测器31的 处理过程)。随后，如步骤S9和S10所示，随机数被用作寄存器的初始值并且仅 仅有效视频信息的最低有效位LSB随后经过帧同步扰频。其结果被存储到 有效视频信息部分的最低有效位LSB中，而寄存器的初始值以及从错误探 测码CRCC部分读出的错误探测码CRCC被利用水平消隐周期作为辅助数 据而多路复用(图5中帧同步扰频器23的处理过程)。另外，当没有探 测到定时参考信号SAV/EAV时，不执行帧同步扰频。随后，如步骤Sll和S12所示，对于经过帧同步扰频的并行数字数 据，重新计算纠错码CRCC，以重写错误探测测码CRCC部分的纠错码 CRCC，之后，经过自同步扰频器(图5中CRCC重新计算器25和自同步 扰频器26的处理过程)。另外，当没有探测到定时参考信号SAV/EAV 时，不重新计算CRCC。此外，如步骤S13到S16所示，用于每个信道的并行数字数据依次经 过多路复用、数据长度转换、16信道数据形成，以及多路复用和并串转换 处理过程，从而生成具有10.395Gbps或11.8Gbps的比特率的串行数字数 据(图4中从多路复用器15到多路复用P/S转换器20的处理过程)。图14A到图16是描述由上述信号处理器1生成的一行串行数字数据 的数据结构的视图图14A到图14D和图15A到图15D中的每个图描述 具有相同格式和帧频的将被输入信号处理器的HD-SDI信号被传输用于7 个或8个信道的实例；以及图16描述了 4kx2k的信号被传输的实例。然 而，在图14A到图16中，从图示中省略了行号数据LN部分和错误探测 码CRCC (图6)部分。如图14A所示，当30P HD-SDI信号为7个信道被传输时，从定时参 考信号EAV到定时参考信号SAV的字节数为3,920字节(而1字节=10 比特)，从而使得有效视频信息部分的字节数可以是26,880字节，以及整 行的字节数可以是30,800字节。可以从下面的等式中计算字节数(在下面 的每个等式中，从EAV到SAV的整个部分由"H消隐区域"(H-Blank Area)表不)。10.395Gbps+30帧/秒+1125行/帧=2200样本x20比特x7信道=308000比特 =30800字节(l字节-10比特)有效区域=1920样本x20比特x7信道=268800比特=26880字节 H消隐区域=280样本x20比特x7信道=39200比特=3920字节如图14B所示，当25P HD-SDI信号为7个信道被传输时，从定时参 考信号EAV到定时参考信号SAV的字节数为10,080字节(而1字节=10 位)，从而使得有效视频信息部分的字节数可以是26,880字节，以及整行 的字节数可以是36,960字节。可以从下面的等式中计算字节数。10.395Gbps+25帧/秒+1125行/帧=2640样本x20比特x7信道=369600比特 =36960字节(1字节=10比特)有效区域二1920样本x20比特x7信道-268800比特=26880字节 H消隐区域=720样本x20比特x7信道=100800比特=10080字节如图14C所示，当24PHD-SDI信号为7个信道被传输时，从定时参 考信号EAV到定时参考信号SAV的字节数为11，620字节，从而使得有效 视频信息部分的字节数可以是26，880字节，以及整行的字节数可以是 38,500字节。可以从下面的等式中计算字节数。10.395Gbps+24帧/秒+1125行/帧=2750样本x20比特x7信道=385000比特 =38500字节(1字节=10比特)有效区域=1920样本x20比特x7信道-268800比特=26880字节 H消隐区域-830样本x20比特x7信道=116200比特=11620字节如图14D所示，当24P/2048采样的HD-SDI信号为7个信道被传输 时，从定时参考信号EAV到定时参考信号SAV的字节数为9,828字节， 从而使得有效视频信息部分的字节数可以是28,672字节，以及整行的字节 数可以是38，500字节。可以从下面的等式中计算字节数。10.395Gbps+24帧/秒+1125行/帧=2750样本x20比特x7信道=385000比特 =38500字节(1字节=10比特)有效区域-2048样本x20比特><7信道=286720比特=28672字节 H消隐区域=702样本x20比特x7信道=98280比特=9828字节如图15A所示，当30PHD-SDI信号为8个信道被传输时，从定时参 考信号EAV到定时参考信号SAV的字节数为4,480字节，从而使得有效 视频信息部分的字节数可以是35,200字节，以及整行的字节数可以是 30,720字节。可以从下面的等式中计算字节数。11.88Gbps+30帧/秒+1125行顺=2200样本x20比特x8信道=352000比特 =35200字节(1字节=10比特)有效区域-1920样本x20比特x8信道-307200比特=30720字节 H消隐区域-280样本x20比特><8信道=44800比特=4480字节如图15B所示，当25PHD-SDI信号为8个信道被传输时，从定时参 考信号EAV到定时参考信号SAV的字节数为11，520字节，从而使得有效 视频信息部分的字节数可以是30,720字节，以及整行的字节数可以是 42,240字节。可以从下面的等式中计算字节数。11.88Gbps+25帧/秒+1125行/帧=2640样本x20比特x8信道=422400比特 =42240字节(1字节=10比特)有效区域=1920样本x20比特x8信道=307200比特=30720字节 H消隐区域=720样本x20比特x8信道=115200比特=11520字节如图15C所示，当24PHD-SDI信号为8个信道被传输时，从定时参 考信号EAV到定时参考信号SAV的字节数为13，280字节，从而使得有效 视频信息部分的字节数可以是30，720字节，以及整行的字节数可以是 44,000字节。可以从下面的等式中计算字节数。11.88Gbps+24帧/秒+1125行/帧=2750样本x20比特x8信道=440000比特 =44000字节(1字节=10比特)有效区域=1920样本x20比特x8信道-307200比特=30720字节 H消隐区域=830样本x20比特x8信道=132800比特=13280字节 如图15D所示，当24P/2048采样的HD-SDI信号为8个信道被传输 时，从定时参考信号EAV到定时参考信号SAV的字节数为11，232字节， 从而使得有效视频信息部分的字节数可以是32,768字节，以及整行的字节 数可以是44,000字节。可以从下面的等式中计算字节数。
11.88Gbps+24帧/秒+1125行/帧=2750样本x20比特x8信道=440000比特 =44000字节(1字节=10比特)有效区域二2048样本x20比特x8信道=327680比特=32768字节 H消隐区域=702样本x20比特x8信道=112320比特=11232字节如图16所示，当用于8个信道的从4kx2k信号映射的HD-SDI信号作 为具有10.395Gbps的比特率的串行数字数据被传输时，从定时参考信号 EAV到定时参考信号SAV的字节数为5,732字节，从而使得有效视频信 息部分的字节数可以是32，768字节，以及整行的字节数可以是38,500字可以按照下述内容确定字节数用于所有的8个信道的有效视频信息 部分的数据被多路复用，用于第一、第三、第五和第七信道的定时参考信号EAV、行号数据LN、以及错误探测码CRCC中的每一个的全部数据被 多路复用，而那些用于第二、第四、第六和第八信道的定时参考信号 EAV、行号数据LN、以及错误探测码CRCC的数据则不被多路复用。此 外，如下面的等式所述，在水平消隐周期之后，增加了用于调整数据量的 116字节的数据，以达到从定时参考信号EAV到定时参考信号SAV的 5,732字节的字节数。H消隐数据=702样本x20比特=14040比特=1404字节 1404字节x4信道+116字节=5732字节结果，如图16所示，用于传输4kx2k信号的字节数可以从下述等式 中计算得出。10.395Gbps+24帧/秒+1125行/帧=385000比特=38500字节(1字节=10比特) 有效区域=2048样本x20比特x8信道=327680比特=32768字节 H消隐区域=38500字节一32768字节=5732字节如图3所示，从信号处理器1生成的具有10.395Gbps或11.88Gbps比
特率并被传输到电一光转换器2的串行数字数据被转换成光信号并且然后 通过光纤电缆3来传输。在接收器处，串行数字数据由接收侧光—电转换器4接收并且然后被光一电转换器4转换成电信号，并之后通过光一电转 换器4传输，从而通过光一电转换器4转换成为电信号。随后，电信号被 输入信号处理器5。图17是示出接收器处的信号处理器5的构造的框图。从光一电转换 器4输入的具有10.395Gbps或11.98Gbps的串行数字数据被传送到S/P转 换多信道数据形成单元41中。例如，S/P转换多信道数据形成单元41可 以是XSBI。当输入的串行数字数据具有10.395Gbps的比特率时，S/P转换多信道 数据形成单元41对串行数字数据执行串并转换，并分别从经过串并转换 的并行数字数据形成具有649.6875Mbps的比特率的用于16个信道的串行 数字数据，同时提取649.6875MHz的时钟。相反，当输入的串行数字数据具有11.88Gbps的比特率时，S/P转换 多信道数据形成单元41对串行数字数据执行串并转换，并从经过串并转 换的并行数字数据形成具有742.5Mbps的比特率的用于16个信道的串行 数字数据，同时提取742.5MHz的时钟。由S/P转换多信道数据形成单元41形成的用于16个信道的并行数字 数据被传输到多路复用器42。另外，由S/P转换多信道数据形成单元41 提取的649.6875MHz或742.5MHz的时钟被传送到PLL 51 。多路复用器42将来自S/P转换多信道数据形成单元41的用于16个信 道的串行数字数据组合起来，然后64比特宽度的并行数字数据被发送到 FIFO存储器43 。PLL 51将162.4MHz或185.6MHz的时钟作为写时钟发送到FIFO存储 器43，所述162.4MHz或185.6MHz的时钟是通过对来自S/P转换多信道 数据形成单元41的649.6875MHz或742.5MHz的时钟进行四分之一分频 得到的。另外，PLL 51将81.2MHz或92.8MHz的时钟作为写时钟发送到 FIFO存储器50，所述81.2MHz或92.8MHz的时钟是通过对来自S/P转换 多信道数据形成单元41的649.6875MHz或742.5MHz的时钟进行八分之
一分频得到的。在FIFO存储器43中，通过来自PLL 51的162.4MHz或185.6MHz的时钟写入来自多路复用器42的64比特宽度的并行数字数据。被写入到 FIFO存储器43中的并行数字数据被通过来自PLL 51的81.2MHz或 92.8MHz的内部时钟作为128比特宽度的并行数字数据而读取，然后发送 到自同步解扰器44。自同步解扰器44在每次移位1比特的同时，对来自FIFO存储器43 的128比特宽度的并行数字数据执行服从SMPTE 292M标准的自同步解 扰。经自同步解扰器44解扰的并行数字数据被传送到TRS探测器45和辅 助数据读取单元46。如图18所示，TRS探测器45通过在从自同步解扰器44在每次移位1 比特的同时传输的并行数字数据中，对每10比特探测中断(在所述中断 中，可以连续探测到定时参考信号SAV/EAV中的3FFh或000h)来确定 字同步(在发送器处的信号处理器1的多路复用器单元15探测到经多路 复用的定时参考信号)。当探测到中断时，终止自同步解扰器的比特移 位，然后执行以下处理(1)到(3):(1) 由状态机准备后退和前进保护；(2) 通过计算定时参考信号SAV之间的数据量或类似操作，探测从 信号处理器5输入的串行数字数据是通过多路复用用于7个信道的HD-SDI信号还是多路复用用于8个信道的HD-SDI信号而准备的。当多路复用HD-SDI信号是为7个信道准备的时，信号处理模式被转 换为7信道模式。相反，当为8个信道准备多路复用HD-SDI信号时，信 号处理模式被转换为8信道模式，随后将用于指示当前模式的信号分别传 送到PLL 43、数据长度转换器49、以及分离器52 (在图示中省略了其信 号线)。(3) 在探测到每个信道的定时参考信号SAV时给辅助数据读出单元 46 —触发，当探测到每个信道的定时参考信号EAV时给帧同步解扰器47 一触发。在来自TRS探测器45的触发的基础上，辅助数据读出单元46为每个
信道(7个或8个信道中的每个信道)从水平消隐周期读出辅助数据(图6、图9)以及从发送器处的信号处理器1的CRCC重新计算器25 (图5) 的错误探测码部分(图6)读出错误探测码CRCC。另外，对于每个信道(7个或8个信道中的每个信道)，辅助数据读 出单元46基于从错误探测码CRCC部分读出的错误探测码CRCC来确定 错误是否出现在光纤电缆3 (图3)，发送器和接收器之间连接的传输通 道中。如果错误已经出现，则表示该错误的信息被作为辅助数据提供，并 在水平消隐周期中被多路复用。此外，辅助数据读出单元46传送在从每个信道(7个或8个信道中的 每个信道)的水平消隐周期读出的辅助数据当中的寄存器初始值(由发送 器处的信号处理器1的帧同步扰频器23 (图5)利用水平消隐周期多路复 用的初始值)。经自同步解扰器44解扰的并行数字数据通过TRS探测器45被提供给 帧同步解扰器47。如图8所示，帧同步解扰器47使用从辅助数据读出单 元46提供的寄存器的初始值对Y数据序列和Cb/Cr数据序列中的每个数 据序列的最低有效位LSB为每个信道(7个或8个信道中的每个信道)执 行帧同步解扰(换句话说，仅对于有效视频信息部分(图6、图9)，如 图8中所示，基于来自TRS探测器45的触发，对由生成的多项式公式导 致的伪随机信号和LSB进行异或运算)。经过帧同步解扰器47的帧同步解扰的并行数字数据被传送到CRCC 重新计算器48。 CRCC重新计算器48从用于每个信道(7个或8个信道中 的每个信道)的并行数字数据的水平消隐周期(图6、图9)中读出错误 探测码CRCC (在水平消隐周期中被发送器处的信号处理器1的帧同步扰 频器多路复用之前，最初被存储在图6中错误探测码CRCC部分的错误探 领IJ码CRCC)。使用错误探测码CRCC来校正错误。CRCC重新计算器48 将从水平消隐周期读出的错误探测码CRCC与错误探测码CRCC部分重新 组合起来，从而在错误探测码CRCC部分上重写初始的纠错码CRCC。经 纠错的并由CRCC重新计算器48使用错误探测码CRCC重新多路复用的 并行数字视频信号然后被传送到数据长度转换器49中。 数据长度转换器49执行下面的转换处理过程当TRS探测器45的信 号处理模式是7信道模式时，128比特宽度的并行数字数据被转换成140 比特宽度的并行数字数据，而当TRS探测器45的信号处理模式是8信道 模式时，128比特宽度的并行数字数据被转换成160比特宽度的并行数字 数据。由数据长度转换器49改变了数据长度的140比特宽度或160比特宽 度的并行数字数据被传送到FIFO存储器50。在FIFO存储器50中，分别以来自PLL 51的81.2MHz或92.8MHz的 时钟写入140比特宽度或160比特宽度的并行数字数据。当TRS探测器45的信号处理模式是7信道模式时，PLL 51传输通过 将来自S/P转换多信道数据形成单元的649.6875MHz的时钟分频成4/35而 得到的作为读时钟的74.25MHz的时钟。另一方面，当TRS探测器45的 信号处理模式是8信道模式时，PLL 51传输通过将来自S/P转换多信道数 据形成单元的742.5MHz的时钟分频成1/10而得到的作为读时钟的 74.25MHz的时钟。读时钟允许将写入到FIFO存储器50中的140比特宽度或160比特宽 度的并行数字数据按照具有与写时的比特宽度相同的比特宽度的并行数字 数据读出。140比特宽度或160比特宽度的并行数字数据然后被传送到分 离器52。分离器52以10比特为单位(以字为单位)对来自FIFO存储器50的 并行数字数据进行分离。因此，在7信道模式的情况下，用于7个信道的 并行数字数据可以包括与由发送器处的信号处理器1的S/P转换器21 (图 5)转换的行数据结构相同的行数据结构(图6)。另一方面，在8信道模 式的情况下，并行数字数据可以为8个信道重新配置，并具有与由S/P转 换器21 (图5)转换的行数据结构相同的行数据结构(图6)。为第一、第二，...以及第七或第八信道重新配置的并行数字数据被分 别传送到P/S (并行到串行)转换器53-l、 53-2，...以及53-7或53-8。在 P/S转换器53-1到53-8中的每个转换器中，并行数字视频信号经过并串转 换，从而重新生成具有与输入到发送器的信号处理器1中的比特率相同的 1.485GHz的比特率的HD-SDI信号。
由P/S转换器53-1到53-8重新生成的HD-SDI信号分别从输出端54-1 到54-8输出到信号处理器5的外部。图19是描述上述信号处理器5的处理过程的概要的流程图。如步骤 S21所述，使用由光一电转换器4输入的具有10.395Gbps或11.88Gbps比 特率的串行数字数据生成用于16个信道的具有649.6875Mbps或 742.5Mbps比特率的串行数字数据(S/P转换多信道数据形成单元41的处 理过程)。随后，如步骤S22所述，由16个信道的串行数字数据多路复用的并 行数字数据经过自同步解扰(多路复用器42和自同步解扰器44的处理过 程)。随后，如步骤S23到S25所述，执行探测定时参考信号SAV/EAV的 处理过程。当探测到定时参考信号SAV/EAV时，由状态机准备后退和前 进保护以及执行信号处理模式的转换(TRS探测器45的处理过程)。随后，如步骤S26到S28所述，使用从错误探测码CRCC部分读出的 错误探测码CRCC检查传输错误。通过使用从水平消隐周期中读出的寄存 器的初始值进行帧同步解扰，仅多路复用有效视频信息部分的最低有效位 LSB。用从水平消隐周期读出的错误探测码CRCC校正错误。然后将错误 探测码CRCC写回到错误探测码CRCC部分(辅助数据读出单元46、帧 同步解扰器47、以及CRCC重新计算器48的处理过程)。此外，如步骤S29到S31所述，为了重新生成与输入发送器处的信号 处理器1的信号相同的用于7个或8个信道的HD-SDI信号，执行数据长 度转换处理过程、分离7个或8个信道的处理过程，以及并串转换的处理 过程(从数据转换器49到P/S转换器53-1到53-8的处理过程)。如上所述，在该传输系统的发送器处的信号处理器1中，通过对用于 每个信道的输入的HD-SDI信号进行串并转换获得的并行数字视频信号由 帧同步扰频器23使用仅仅用于有效视频信息部分而不是全部信号的预定 比特的作为寄存器的初始值的随机数进行扰频。初始值被存储在辅助数据 部分并且然后经过自同步扰频。这里，帧同步扰频器23使用任何随机数作为寄存器的初始值，从而使
得初始值在每种情况都可以改变。因此，即使任何种类的HD-SDI信号被输入信号处理器1，由于经过帧同步扰频，生成新的病态图案的可能性也 相当低。因此，在以10.395Gbps或11.88Gbps比t争率高速传输的信号处理过程 中可以多路复用和扰频用于7个或8个信道的HD-SDI信号。此外，可以 显著降低生成病态图案的可能性。此外，帧同步扰频器23使用帧同步扰频仅将有效视频信息部分组合起 来。因此，没有使用帧同步扰频来多路复用辅助数据的比特。因此，在接 收器处的信号处理器5中，可以在不使用帧同步解扰的多路复用的情况下 从所接收到的串行数字数据重新生成辅助数据。随后，当由帧同步扰频器23进行扰频时获得的寄存器的初始值被存储 到辅助数据部分并然后被传送到接收器处的信号处理器5中。之后，从辅 助数据部分重新生成的该初始值(如上所述，也可以在不进行利用帧同步 解扰的多路复用的情况下重新生成辅助数据)被用作帧同步解扰器47的 寄存器的初始值，以仅将有效视频信息部分的最低有效位用于帧同步解 扰。发送器处的信号处理器1在使用帧同步扰频的多路复用之前恢复有效 视频信息的数据。通过对由帧同步扰频器的扰频改变了内容的并行数字数据进行重新计 算而获得的纠错码CRCC被新存储到纠错码CRCC部分中，然后从信号处 理器1被传送到信号处理器5。因此，信号处理器可以基于重新计算得到 的纠错码CRCC来探测出现在传输通道中的错误。最初被存储在错误探测码CRCC部分中的输入到发送器处的信号处理 器1中的HD-SDI信号的错误探测码CRCC被存储到辅助数据部分并从信 号处理器1被传输。因此，在接收器处的信号处理器5中，从辅助数据部 分再现的错误探测码CRCC被用于确定错误是出现在被输入到传输系统之 前还是出现在传输系统中的多路复用传输时。此外，在上面所述的实例中，帧同步扰频器4和帧同步解扰器16分别 用于对有效视频信息部分的最低有效位进行扰频和解扰。然而，本发明并 不限于这种构造。可以对有效视频信息的除了最低有效位以外的预定比特
进行扰频和解扰。然而，从减少对有效视频信息的亮度信号(Y)和色差信号(Cr/Cb)的影响来看，对最低有效位进行扰频和解扰是更加希望的。在上述实例中，提前对通过发送器处的信号处理器1中的用于各个信道的输入的HD-SDI信号的串并转换获得的并行数字视频信号执行帧同步 扰频或自同步扰频，之后对这些经扰频的并行数字数据进行多路复用。该步骤的目的如下所述当用于两个或多个信道的并行数字视频信号被提前多路复用以及经多路复用的并行数字数据然后被扰频时，在扰频器中重复如下的处理过程通过在除法电路中执行除法得到的余数在下一次算术运算中被使用(例如，参考2003年11月25日"XAPP680 (V. 1.0)"的第 22页，图21)。因此，当现有的FPGA被用于实现信号处理器1时，除 法电路在定时控制上具有困难。另一方面，当用于各个信道的并行数字视 频信号提前被扰频时，可以有利于除法电路的定时控制，从而允许在没有 改变的情况下使用现有的FPGA。然而，在使用具有足够高的吞吐量的 LSI实现信号处理器1的情况下，可以在自同步扰频之后执行多路复用。最后，将描述上述传输系统被部分改变的实例。修改的实例用于即使 在仅用于一个信道的HD-SDI信号被输入发送器处的信号处理器1的情况 或者具有他们自己的不同的帧频和格式的用于各个信道的HD-SDI信号被 输入信号处理器1的情况下，也允许传输系统以与用于7个或8个信道的 具有相同的帧频和格式的HD-SDI信号被输入信号处理器1的情况相似的 方式执行传输。在此改变的实例中，如图20所示，TRS探测器22 (图5)在由S/P转 换器20转换的并行数字视频信号的定时参考信号SAV/EAV中重写 3FFh、 OOOh、 OOOh，以使得使用来自写保护码的3FEh、 OOlh (使用3FEh 和OOlh仅作为示例，也可以使用任何其它写保护码)读作3FEh、 OOlh、 OOlh，其中，输入信号处理器1中的用于第一信道的HD-SDI信号被传输 至(JTRS探测器22。假设用于各个信道的HD-SDI信号为了被输入到信号处理器1中而被 比特同步化，则在模块12-1到12-8中的各个模块中的TRS探测器22和
31 (图5)基于定时参考信号SAV/EAV之间的格式ID来探测HD-SDI信 号的帧频和格式是否彼此相同。比特同步状态指示将被输入的用于各个信道的HD-SDI信号对于相同 的系统时钟被同步化并且相互包括相等的比特率(等于1.485Gbps和 1.485Gbps/1.001)的状态。帧频不匹配的状态指示一个信道具有30P的帧 频而其它信道具有24P或25P的帧频的状态。格式不匹配的状态指示图片 格式(有效样本数x有效行数)和采样系统(例如，4:2:2采样或4:4:4采 样)都不匹配的状态。此外，当帧频和格式都不匹配时，在不调整各个输入信道之间的状态 的情况下，从任意状态的模块12-1到12-8的各个模块中的FIFO存储器 27 (图4)中读取并行数字数据。因此，在这种情况下，对于由多路复用 器15 (图5)多路复用的并行数字数据，用于第一信道的定时参考信号 SAV/EAV的代码与用于第二信道和其后信道的定时参考信号SAV/EAV的 代码不同。另外，各个信道的定时参考信号SAV/EAV在相位上是不同 的。如图2所示，接收器处的信号处理器5的TRS探测器45 (图17)不 是以可以连续探测到3FFh或000h的每IO个比特的中断，而是以每60比 特或70比特中的可以连续探测到3FFh和OOOh的每10个比特的中断，来确定字同步。当各个信道的定时参考信号SAV/EAV彼此相位相同时，与以每60个 比特或70个比特排列的3FEh或OOlh相邻的代码是第二信道或其后信道 的3FFh和OOOh。另一方面，当各个信道的定时参考信号SAV/EAV彼此 不同相时，与以每60个比特或70个比特排列的3FEh或001h相邻的代码 不是3FFh和OOOh。然而，总是可以通过探测以每60或70个比特排列的 3FEh或001h来确定字同步，而与相邻代码的内容无关。此外，TRS探测器45 (图17)将探测到的代码3FEh、 3FEh、 OOlh、 OOlh、 OOlh和OOlh写回到初始代码3FFh、 3FFh、 OOOh、 OOOh、 000h和000h。因此，即使在仅用于一个信道的HD-SDI信号被输入发送器处的信号
处理器1的情况或者具有不同的帧频和格式的用于各个信道的HD-SDI信 号被输入信号处理器1的情况下，也可以以与用于7个或8个信道的具有 相同的帧频和格式的HD-SDI信号被输入信号处理器1的情况相似的方式 执行比特率为10.395Gbps或11.88Gbps的串行数字数据的传输。本发明的实施例已经应用到用于7个或8个信道的HD-SDI信号被多 路复用以及然后被以10.395Gbps或11.88Gbps的比特率被串行传输的系统 中。然而，本发明的实施例可以应用到用于两个或更多个信道而不是7个 或8个信道的HD-SDI信号被多路复用并然后被高速传输的系统中或数字 视频信号而不是HD-SDI信号被多路复用以用于两个或更多个信道，其中 信号具有至少按时间顺序安排了视频数据部分和辅助数据部分的格式然后被串行地传输的系统中。所属领域的技术人员应当理解，在所附权利要求或其等同物的范围内 可以根据设计需求和其它因素作出各种修改、组合、次组合以及变换。相关申请的交叉引用本申请包含与2006年8月3日向日本专利局提交的申请号为JP2006-212390的日本专利申请相关的主题，该申请的全部内容通过引用结合于 此。
权利要求
1.一种信号处理器，包括串并转换器，用于输入具有预定比特率b1的用于n个信道的串行数字视频信号，所述串行数字视频信号的格式至少包括以时间顺序排列的视频部分和辅助数据部分，所述串并转换器还用于将用于各个信道的所述串行数字视频信号转换成并行数字视频信号，其中，n表示2或更大的整数；帧同步扰频器，用于使用随机数生成器生成的用作寄存器的初始值的随机数，对经所述串并转换器转换的用于各个信道的并行数字视频信号中仅所述视频部分的预定比特进行扰频，所述帧同步扰频器还用于将所述初始值作为辅助数据存储在所述辅助数据部分中；自同步扰频器，用于对经所述帧同步扰频器扰频的用于各个信道的并行数字数据进行扰频；多路复用器，用于对经所述自同步扰频器扰频的用于各个信道的并行数字数据进行多路复用；多信道数据形成单元，用于从经所述多路复用器多路复用的并行数字数据中一次获得预定数目的比特，以及形成用于m个信道的每个都具有预定的比特率b2的串行数字数据，其中，b2表示比b1小的值，m表示比n大的整数，并且b1×n约等于b2×m；以及数据复用并串转换器，用于通过对由所述多信道数据形成单元形成的用于m个信道的串行数字数据进行多路复用和转换来生成具有约为b1×n的比特率的串行数字数据。
2. 如权利要求l所述的信号处理器，其中 所述帧同步扰频器对所述视频部分的最低有效位进行扰频。
3. 如权利要求1所述的信号处理器，其中 所述串行数字视频信号还包括纠错码部分，以及 所述帧同步扰频器将来自所述纠错码部分的纠错码作为辅助数据存储到所述辅助数据部分，所述帧同步扰频器还包括纠错码重新计算器，用于 为经所述帧同步扰频器扰频的并行数字数据重新计算纠错码并将所述重新 计算的纠错码新存储到所述纠错码部分。
4. 如权利要求1所述的信号处理器，其中为7个或8个信道输入服从SMPTE 292M标准的HD-SDI信号，以及所述数据复用并串转换器生成具有10Gbps或更大的比特率的串行数 字数据。
5. 如权利要求4所述的信号处理器，其中所述自同步扰频器对服从SMPTE 292M标准的所述并行数字数据进行 扰频。
6. 如权利要求1所述的信号处理器，其中 所述串行数字视频信号还包括用于同步的预定的字部分，以及 重写单元，用于使用由所述串并转换器转换成并行数字信号的用于第一信道的并行数字视频信号中的其它字来重写所述预定的字。
7. 如权利要求6所述的信号处理器，还包括探测器，用于探测是否输入了用于第二信道或其后信道的串行数字视 频信号；以及生成器，用于为所述探测器探测到没有串行数字视频信号被输入的信 道生成存储在所述视频信号部分和所述字部分中的并行数字视频信号，其 中由所述生成器生成的所述并行数字视频信号被提供给所述探测器探测 到没有串行数字视频信号被输入的信道中的帧同步扰频器。
8. 如权利要求6所述的信号处理器，还包括探测器，用于探测第一信道和第二信道之间的所述串行数字视频信号 的帧频和格式是否匹配，其中，所述多路复用器对用于所述探测器探测到的第一信道和第二信道之间 的串行数字视频信号的帧频和格式中至少一个不匹配的信道的串行数字视 频信号进行多路复用，而不将预定字部分的相位与另一信道的相位对准。
9. 如权利要求6所述的信号处理器，其中所述串行数字视频信号指示服从SMPTE 292M标准的HD-SDI信号， 以及所述重写单元将定时参考信号中的字3FFh、 OOOh、 000h重写成其它 的写保护代码。
10. —种处理信号的方法，包括第一步骤，输入具有预定比特率bl的用于n个信道的串行数字视频 信号，所述串行数字视频信号的格式至少包括以时间顺序排列的视频部分 和辅助数据部分，以及将用于各个信道的所述串行数字视频信号转换成并 行数字视频信号，其中，n表示2或更大的整数；第二步骤，由帧同步扰频器使用随机数生成器生成的用作寄存器的初 始值的随机数，对在所述第一步骤中转换的用于各个信道的并行数字视频 信号中仅所述视频部分的预定比特进行扰频，以及将所述初始值作为辅助 数据存储在所述辅助数据部分中；第三步骤，由自同步扰频器对在所述第二步骤中扰频的用于各个信道 的并行数字数据进行扰频；第四步骤，对在第三步骤中扰频的用于各个信道的并行数字数据进行 多路复用；第五步骤，从在第四步骤中经多路复用的所述并行数字数据中一次获 取预定数目的比特，以及形成用于m个信道的每个都具有预定比特率b2 的串行数字数据，其中，b2表示比bl小的值，m表示比n大的整数，并 且bl xn约等于b2xm;以及第六步骤，通过对在第五步骤中形成的用于m个信道的串行数字数据 进行多路复用和转换来生成具有约为bl xn的比特率的串行数字数据。
11. 一种信号处理器，包括串并转换多信道数据形成单元，用于将格式至少包括以时间顺序排列 的视频部分和辅助数据部分的具有预定比特率bl的为n个信道多路复用 的串行数字视频信号转换成并行数字视频信号，其中，n表示2或更大的 整数，所述串并转换多信道数据形成单元还用于形成从所述转换后的并行 数据获得的用于m个信道的每个都具有预定比特率b2的串行数字数据， 其中，b2表示比bl小的值，m表示比n大的整数，并且blxn约等于b2 x m; 以及多路复用器，用于对所述由串并转换多信道数据形成单元形成的用于m个信道的串行数字数据进行复用 ，自同步解扰器，用于对经所述多路复用器多路复用的并行数字数据进 行解扰；帧同步解扰器，用于使用从由所述自同步解扰器解扰的并行数字数据 的辅助数据部分读出的用作寄存器的初始值的数据，对所述并行数字数据 的仅所述视频部分中的预定比特进行解扰；隔离器，用于从由所述帧同步解扰器解扰的并行数字数据中获得预定 数目的比特，以隔离用于n个信道的并行数字数据；以及并串转换器，用于将由所述隔离器隔离的用于各个信道的并行数字数 据转换成串行数字数据，从而再现用于各个信道的每个都具有比特率bl 的所述串行数字视频信号。
12. 如权利要求ll所述的信号处理器，其中 所述帧同步扰频器对所述视频部分中的最低有效位进行扰频。
13. 如权利要求ll所述的信号处理器，还包括-纠错码重新计算器，用于读取经所述帧同步解扰器解扰的用于各个信 道的并行数字数据的所述辅助数据部分中的纠错码，以使用所读取的纠错 码来校正错误，所述纠错码重新计算器还用于将所读取的纠错码重写到所 述串行数字视频信号的初始纠错码部分中。
14. 如权利要求U所述的信号处理器，其中所述串行数字数据包括10Gbps或更大的比特率，并且其是通过为7 个信道或8个信道多路复用服从SMPTE 292M标准的HD-SDI信号来获得的。
15. 如权利要求14所述的信号处理器，其中所述自同步扰频器对服从SMPTE 292M标准的所述串行数字数据进行 扰频。
16. 如权利要求ll所述的信号处理器，其中所述串行数字视频信号还包括用于字同步的预定的字部分，所述预定 的字被重写成其它字，以及同步确定单元，用于探测每预定比特中的所述 其它字以及确定字同步。
17. —种处理信号的方法，包括第一步骤，将格式至少包括以时间顺序排列的视频部分和辅助数据部 分的具有预定比特率bl的为n个信道多路复用的串行数字视频信号转换 成并行数字视频信号，其中，n表示2或更大的整数；以及形成从所述转 换后的并行数据获得的用于m个信道的每个都具有预定比特率b2的串行 数字数据，其中，b2表示比bl小的值，m表示比n大的整数，并且blxn 约等于b2 x m;第二步骤，对所述第一步骤中用于m个信道的所述串行数字数据进行 多路复用；第三步骤，由自同步解扰器对所述第二步骤中经多路复用的所述并行 数字数据进行解扰；第四步骤，使用从在第三步骤中解扰的并行数字数据的辅助数据部分 读取的用作寄存器的初始值的数据，对所述并行数字数据的仅所述视频部 分中的预定比特进行解扰；第五步骤，从在所述第四步骤中解扰的并行数字数据中获得预定数目 的比特，以隔离用于n个信道的并行数字数据；以及第六步骤，将在所述第五步中隔离的用于各个信道的并行数字数据转 换成串行数字数据，从而再现用于各个信道的每个都具有比特率bl的所 述串行数字视频信号。
全文摘要
本发明公开了一种信号处理器，其包括串并转换器，用于为n个信道输入串行数字视频信号以及将用于各个信道的串行数字视频信号转换成并行数字视频信号。该信号处理器还包括帧同步扰频器，用于对并行数字视频信号的预定比特进行扰频并将初始值作为辅助数据存储在辅助数据部分中；自同步扰频器，用于对用于各个信道的并行数字数据进行扰频；以及多路复用器，用于对各个信道的并行数字数据进行多路复用。该信号处理器还包括多信道形成单元，用于从并行数字数据获取预定数目的比特并形成用于m个信道的串行数字数据；以及数据复用并串转换器，用于通过对由多信道数据形成单元形成的用于m个信道的串行数字数据进行多路复用和转换来生成串行数字数据。
文档编号H04L5/06GK101119486SQ200710143840
公开日2008年2月6日 申请日期2007年8月3日 优先权日2006年8月3日
发明者山下重行 申请人:索尼株式会社