专利名称：点对点通信的总线实现方法
技术领域：
本发明涉及通信领域，具体地，涉及在硬件电路设计中建立一 种私有串行通道的方法，特别适用于点对点通信中对数据实时性要 求不高的场合。
背景技术：
12C(Inter IC Bus)是Philips公司推出的一种用于IC器件间连接 的二线制串行扩展总线。与并行扩展总线相比具有电路结构简单， 程序编写方便和易于实现模块化等优点。目前I2C总线;故广泛应用 于工业电子、消费电子和通讯i殳备中。I2C总线上的^t据传输速率 标准才莫式下可达100kbit/s，快速才莫式下400kbit/s,高速冲莫式下甚至 可达3.4Mbit/s。与传统的计算机串行接口的发送和接收各用一条线(RxD和 TxD)不同，I2C的硬件特征为只有两根总线线路， 一条串行数据 线(SDA)， 一条串行时钟线(SCL),任何连接在总线上的设备只 通过这两纟艮线来传递信息。总线上的每个器件都具有一个唯一的:t也 址识别，并且才艮据功能的不同都可以作为主器件或者从器件。主器 件用于启动总线上的数据传送并且发送系统时钟，此时被寻址的器 件为从器件。SDA和SCL是双向线路，都通过一个电流源或者上拉电阻连 才妾到正的电源电压，以^f呆i正在空闲的时4美这两条线均为高电平。I2C
总线上传输的时钟同步信号是由挂接在SCL时钟线上的各个器件 的时钟线逻辑"与"产生的，即当某一个器件的时钟信号跳变为低 电平时，将使SCL线也变为低电平，直到所有的时钟信号均跳变为 高电平，SCL信号才由低跳变到高。SDA必须在时钟的高电平周期 保持稳定，并在时钟的低电平周期才允许改变。当SCL为高电平时， SDA由高电平跳变为低电平表示数据传输的开始；当SCL为高电 平时，SDA由低电平跳变为高电平表示数据传输的结束。I2C总线的数据传送格式为以主器件的发送启动信号开始， 跟着发送第一字节(高7位为从器件地址，最低一位为指明数据传 送方向的R/W(读/写)位，该位为O表示主器件向从器件发送数据，为1表示从器件向主器件发送数据)。地址的高四位不为全o或者全1 ，则可接着发送所需的数据字节。总线每次传输的字节数没有限制， <旦是每个传送的字节后面必须插入一个纟人可位(第9位)，也叫应答 位(ACK)。在应答的时钟周期内，接收器(可为主器件也可为从 器件)必须将SDA线拉低，作为正常接收的应答；当接收器不能正 常接收数据时，则必须将SDA拉高，此时主器件将产生一个停止条 件终止传输或者重复起始条件发起一次新的传输。具体格式参见附
图1。I2C总线允许多个主器件同时连接在总线上，因此有时也会引 发两个或者多个主器件想要同时占用总线的情况，因此，I2C也引 入了对发生在SDA总线上的总线竟争进行仲裁的机制，并且保证了 仲裁的可靠性，不会引起主机发送数据的丢失。尽管如此，I2C总线具有操作复杂的缺陷。因此需要一种新的 :技术方案来克力良上述缺陷。发明内容为此，本发明的目的之一在于提供一种简化原有I2C总线实现 方案的方法。该方法主要应用于点对点通信中，且对凝:据实时性要 求不高的场合下，^f昔用12C4支术的物理电气特性，而身见避I2C纟支术 复杂的总线总裁、同步机制，同时釆用一种自定义的帧格式(如附 图3)在一个周期内完成从机的所有读写操作，简化了原有I2C总 线方案的读写操作。同时，本发明另一目的在于在原有I2C总线方案技术上增加对 总线操作错误识别的功能，保证操作的可靠性。本发明提供的点对点通信的总线实现方法，用于主器件和从器 件之间的通信，包括步骤S102,主器件发送启动信号；步骤S104， 主器件发送包含从器件地址以及指明数据传送方向的读/写位的字 节；步骤S106，主器件发送数据字节；步骤S108，主器件发送i人 可位；步骤SllO，主器件继续以数据字节、认可位的顺序进行发送， 直到发送停止位为止；步骤S112,主器件发送停止位；其中，在步 骤S110中还包括步骤S110-2,在发送每个数据字节之前都发送 读/写位，用于表示下一数据字节的传递方向。在上述的点对点通信的总线实现方法中，在所发送的包含从器 件地址的字节中将从器件地址设置为固定值。在上述的点对点通信的总线实现方法中，固定值为一个字节。在上述的点对点通信的总线实现方法中，固定值为0x7E。
在上述的点对点通信的总线实现方法中，i人可位为两位。在上述的点对点通信的总线实现方法中，i人可位分别为0和1 时，代表正常接收。通过上述4支术方案，实现了以下4支术效果在这种点对点通信 的I2C总线实现方法中，由于只有一个主器件和一个从器件，所以 可以省略原I2C接口中的时钟同步和数据仲裁机制等复杂的机制， 用可编程逻辑器件实现起来更为简便易行。同时在物理传输速率不 变的情况下，当数据量较少且格式固定，多为单字节或者少量字节 时，采用此点对点的I2C总线实现方法可以简化主器件的操作，提 高数据传输的效率，同时保证了传输数据的可靠性。本发明的其它特征和优点将在随后的说明书中阐述，并且，部 分地从说明书中变得显而易见，或者通过实施本发明而了解。本发 明的目的和其他优点可通过在所写的说明书、权利要求书、以及附 图中所特别指出的结构来实现和获得。附图i兌明此处所说明的附图用来提供对本发明的进一步理解，构成本申 请的一部分，本发明的示意性实施例及其说明用于解释本发明，并 不构成对本发明的不当限定。在附图中图1示出了现有技术中I2C总线定义的数据格式；图2示出了根据本发明的总线实现方法流程图；图3示出了根据本发明的一个实施例的数据格式；
图4示出了才艮据本发明一个实施例的一块SDH光传输i殳备的 数据类板应用此总线实现方法进行光模块数据传输的原理框图；以 及图5示出了根据本发明一个实施例的在SDH光传输设备的凄t 据类板中主器件和从器件之间传递的具体数据格式。
具体实施方式
下面将参考附图并结合实施例，来详细说明本发明。首先参照图2,图2示出了才艮据本发明的总线实现方法流程图； 包4舌以下步艰朵步骤S102,主器件发送启动信号；步骤S104，主器件发送包 含从器件地址以及指明数据传送方向的读/写位的字节；步骤S106， 主器件发送数据字节；步骤S108，主器件发送认可位；步骤SllO， 主器件继续以数据字节、认可位的顺序进行发送，直到发送停止位 为止，其中在发送每个数据字节之前都发送读/写位，用于表示下一 凄t据字节的传递方向；以及步骤S112，主器件发送停止位。其中， 在所发送的包含从器件地址的字节中将从器件地址设置为固定值。 其中，固定值为一个字节。优选地，固定值为0x7E。其中，认可位 为两位。优选地，认可位分别为O和l时，代表正常接收。图3示出了根据本发明的一个实施例的数据格式。在原有的12C接口数据帧格式中(如附图1)，决定了其在一个 周期内只能完成一次读(或写)的操作。在本发明中，在原有数据 帧格式的基础上，在每位数据前增加了 R/W位(如附图3所示)， 可以4呆i正在一个才喿作周期内同时完成主才几对从才几的所有读写才喿作。从附图3中可见，改进后的本发明的数据帧格式定义如下(1) S(—位)开始条件，同I2C总线定义，当SCL为高电平 时，SDA由高电平跳变为低电平表示数据传输的开始。(2) 0x7E(l个字节)帧同步字节，也可代表从器件地址，同 S位一同起到定帧的作用(由于从器件地址完全可由自己定 义，因此7E4又供参考)。(3) R/W(14立)读写j言号，R/W表示下一字节DATA的方向， 是写(主器件->从器件)还是读(从器件->主器件)，为1 时执行读操作，为0时执行写操作。(4) DATA(n)(—个字节)具体传输的ft据字节。(5) A(ACK)(两位)应^f立，同I2C总线定义，主机发出 时钟脉沖的连续两个周期内，接收器将SDA线拉低再释放 为高(即0——>1)代表正常4妄收，否则为没有正常响应， 不能继续接收数据。(6) P ( —位)结束条件，同同I2C总线定义，当SCL为高电 平时，SDA由低电平跳变为高电平表示数据传输的结束。由于系统中只有固定的一个主器件和一个从器件，因此可将每 次读写时序中的;也址字节固定，可定为7E,可帮助帧定^f立。同时， 主器件和从器件间通信的数据可能多为单字节，因此在每一字节的 数据后加上一位读写指示位，用来表示下一数据字节的传递方向， 在这种情况下当两个数据字节的方向不一致时就不需要每次都发起
一个单独的操作，即重现一个"发起——>地址——>读/写——>数 据——>应答"的才喿作。如果主器件以專仑询的方式访问从器件，以固 定的时间间隔读写从器件的寄存器，则上面的数据格式会简化主器 件的操作。图4示出了根据本发明一个实施例的一块SDH光传输设备的 数据类板应用此串4亍通道进4亍光才莫块数据传1叙的原理框图。由图4可见，该数据板由两块单板组成， 一块为接口板， 一块 为处理板。接口板提供8个SFP光模块接口 ，完成8路100BASE-FX 业务的接入；处理板则对接入的以太网业务进行SDH侧的处理。接 口板和处理板上面均有可编程逻辑器件，两者通过背斧反连线(采用 本发明所设计的I2C总线)进行信息的交互。接口板的可编程逻辑 器件里面设置4个寄存器 光才莫块发送4吏能寄存器(TX—DISABLE) 光模块在位寄存器(M—ON) 光模块发送失效寄存器(TX—FAULT) 光模块信号丢失寄存器(LOS)图中M—ONn ( n=l 8 ) 光模块在位TX—FAULTn ( n=l~8 ) 光才莫块发送失效LOSn (n=l 8) 信号丟失TX DISABLEn ( n=l 8 ) 光模块发送4吏能
接口板的可编程逻辑器件采集每个SFP光模块的光模块在位、 光模块发送失效和光模块信号丢失等三个信号后放入相应三个字节 的寄存器当中。处理板的可编程逻辑器件则向接口板的可编程逻辑 器件发送一个字节的光模块发送使能信号，放至光模块发送使能寄 存器，用来分别使能8个SFP光模块。处理板的可编程逻辑器件作为主器件，接口板的可编程逻辑器 件作为从器件，完成的操作是主器件通过建立本文所阐述的适合于 点对点通信的改进型I2C总线实现方案对从器件的光模块在位寄存 器、发送失效寄存器和信号丢失寄存器进行读取，并写入光模块使 能信号寄存器，控制SFP光模块中激光器的关断。处理板的CPU 通过CPU接口与本板的可编程逻辑器件相连，通过控制总线让该主 器件以固定时间间隔向从器件发起三个寄存器的读写(光模块使能 信号为写操作，光模块在位信号和光模块信号丢失信号、光模块发 送失效信号为读操作)操作，并同时通过数据、地址总线将从接口 板中读出的三个字节的寄存器数据上传给CPU进行下一步的处理。图5示出了根据本发明一个实施例的在SDH光传输设备的数 据类板中主器件和从器件之间传递的具体数据格式。从图5中可见，该格式中首先为起始位S,之后是固定地址7E， 之后是读/写位，之后是数据字节，然后是认可位，认可位之后是读 /写位，读/写位之后继续为数据位，最后是停止位，可见在每个数据 字节之前都有读/写位，用于指示下一ft据字节的传递方向。综上所述，通过上述才支术方案，本发明实现了以下4支术效果 在点对点通信的I2C总线实现方法中，由于只有一个主器件和一个 乂人器件，所以可以省略原12C4妄口中的时钟同步和凄t据仲裁才几制等 复杂的才几制，用可编程逻辑器件实现起来更为简1更易4亍。同时在物 理传输速率不变的情况下，当数据量较少且格式固定，多为单字节 或者少量字节时，采用此点对点的I2C总线实现方法可以简化主器 件的操作，提高数据传输的效率，同时保证了传输数据的可靠性。以上所述^f义为本发明的优选实施例而已，并不用于限制本发明， 对于本领域的^支术人员来i兌，本发明可以有各种更改和变化。凡在 本发明的精神和原则之内，所作的任何修改、等同替换、改进等， 均应包含在本发明的4呆护范围之内。
权利要求
1.一种点对点通信的总线实现方法，用于主器件和从器件之间的通信，包括以下步骤步骤S102，所述主器件发送启动信号；步骤S104，所述主器件发送包含从器件地址以及指明数据传送方向的读/写位的字节；步骤S106，所述主器件发送数据字节；步骤S108，所述主器件发送认可位；步骤S110，所述主器件继续以数据字节、认可位的顺序进行发送，直到发送停止位为止；步骤S112，所述主器件发送停止位；其特征在于，在所述步骤S110中还包括步骤S110-2，在发送每个数据字节之前都发送读/写位，用于表示下一数据字节的传递方向。
2. 根据权利要求1所述的总线实现方法，其特征在于，在所发送 的包含所述从器件地址的字节中将所述从器件地址设置为固 定值。
3. 才艮据权利要求2所述的总线实现方法，其特征在于，所述固定 值为一个字节。
4. 根据权利要求3所述的总线实现方法，其特征在于，所述固定 值为0x7E。
5. 根据权利要求1至4中任一项所述的总线实现方法，其特征在 于，所述i人可4立为两4立。
6. 根据权利要求5所述的总线实现方法，其特征在于，所述认可 位分别为0和1时，代表正常接收。
全文摘要
本发明提供了一种点对点通信的总线实现方法，其用于主器件和从器件之间的通信，包括以下步骤步骤S102，主器件发送启动信号；步骤S104，主器件发送包含从器件地址以及指明数据传送方向的读/写位的字节；步骤S106，主器件发送数据字节；步骤S108，主器件发送认可位；步骤S110，主器件继续以数据字节、认可位的顺序进行发送，直到发送停止位为止；步骤S112，主器件发送停止位；其中在步骤S110中还包括步骤S110-2，在发送每个数据字节之前都发送读/写位，用于表示下一数据字节的传递方向。通过本发明的技术方案可以简化主器件的操作，提高数据传输的效率，同时保证了传输数据的可靠性。
文档编号H04L12/40GK101150476SQ200710163730
公开日2008年3月26日 申请日期2007年10月23日 优先权日2007年10月23日
发明者党媛媛, 徐宏毅 申请人:中兴通讯股份有限公司