无线通讯接收机、无线通讯接收方法与电视接收机的制作方法

专利名称：无线通讯接收机、无线通讯接收方法与电视接收机的制作方法
技术领域：
本发明是关于无线通讯，且特别是关于一种具有解交错器与信号处理电
路(例如动画专家群组(Moving Picture Experts Group, MPEG)解码器、H.264 解码器或音视频编解码标准(Audio Video coding Standard, AVS)解码器)共用 数据储存模块(例如存储器)的无线通讯接收机(例如数字电视接收机)、 无线通讯接收方法与电视接收机。
背景技术：
近几年来，正交频分复用 (orthogonal frequency division multiplexing, OFDM)的技术广泛地应用于无线通讯系统中，例如数字电视系统。 一般而 言，数字电视系统是将电视信号由目前所使用的模拟信号转换成数字信号的 电视系统，换言之，数字电视系统是将影像和声音的原始信号，经过数字化 的转换与压縮等处理之后，变成一连串数据流，而这些数据流再以无线通讯
的方式进行广播。对于客户端而言，可经由数字电视接收机进行无线信号接 收并经由适当的信号处理(例如解调变、解交错与解码等等)来撷取出影像 和声音的信号，最后再经由输出装置(例如电视屏幕与喇叭)来播出使用者 所选取的频道内容。
目前世界上所使用的数字电视规格依地域而有所不同，举例来说，中华 人民共和国目前也自订了数字电视规范。无论使用哪一种数字电视规范，均 需要透过数字电视接收机来接收数字电视信号。请参阅图1，图1为现有技 术的数字电视接收机100的功能方块示意图。数字电视接收机ioo包含有天 线(antenna) 102、调谐器(tuner)104、解调器(demodulator)106、后端解码器 (backenddecoder)108与多个存储器110、 112。天线102接收数字电视信号(其 为射频信号)，接着，由调谐器104进行降频与频道选择，并由解调器106对
ii调谐器104的输出进行解调处理以撷取出数字电视信号所传送的比特流，最 后，由后端解码器108对解调器106所输出的比特流进行解码(例如动画专 家群组(Moving Picture Experts Group, MPEG)解码、H.264解码或音视频编解 码标准(Audio Video coding Standard, AVS)解码)以产生影像和/或声音信号至 后续的输出装置(例如电视屏幕与喇叭)来播放使用者所选取的频道内容。 一般而言，后端解码器108与解调器106分别设计，故往往设置在不同的芯 片之中，因此，解调器106本身会配置一个专属的存储器110，同样地，后 端解码器108本身也会配置一个专属的存储器112。
一般而言，传送端在输出无线通讯信号之前，可经由交错处理来将原始 数据打散以降低信道衰弱(channel fading)所造成的影响，因此，对于数字电 视广播而言，当传送端具有交错电路(interleaver)时，则位于接收端的数字电 视接收机lOO便需具有相对应的解交错电路(deinterleaver),举例来说，对于
中华人民共和国所制定的数字电视规范而言，使用巻积交错处理来将原始数 据打散，但是相较于其它数字电视规范(例如地面数字影像广播(Digital Video Broadcasting-Terrestrial, DVB-T))，对于符合中华人民共和国所制定的数 字电视规范的巻积交错电路而言，多个交错分支(branch)中所有移位缓存器的 数据暂存量很大，意味着解调器106中的解交错电路相对应需要极大的储存 空间以便完成解交错处理，所以，往往透过芯片外部的存储器(例如存储器 110)来提供所需的储存空间。由于存储器110仅供解调器106使用(例如仅 供解调器106中的解交错电路使用)以及存储器112仅供后端解码器108使 用，如此的硬件组态将造成存储器在使用上的弹性不佳，且生产成本受限于 专属存储器110、 112的配置而无法有效降低。

发明内容
为解决上述存储器使用效率不佳，生产成本高的问题，本发明提供一种 无线通讯接收机(例如电视接收机)与无线通讯接收方法，可提高存储器的 使用效率，并有效降低生产成本。依据本发明的一实施方式，其揭露一种无线通讯接收机。无线通讯接收 机包含有数据储存模块、解交错器以及多个信号处理电路。解交错器耦接 于数据储存模块，用以将第一输出数据储存至数据储存模块，并从数据储存 模块撷取出对应第一输出数据的解交错数据。多个信号处理电路包含有第一 信号处理电路与第二信号处理电路。第一信号处理电路接收无线通讯信号， 并依据无线通讯信号进行第一信号处理以产生第一输出数据。第二信号处理 电路依据解交错数据进行第二信号处理以产生第二输出数据。解交错器与多 个信号处理电路中至少其一共用数据储存模块以储存数据。
依据本发明的另一实施方式，其揭露一种无线通讯接收方法。无线通讯 接收方法包含有进行第一信号处理，以接收无线通讯信号，并依据无线通 讯信号来产生第一输出数据；执行解交错处理，以将第一输出数据储存至数 据储存模块，并从数据储存模块撷取出对应第一输出数据的解交错数据；以 及依据解交错数据进行第二信号处理以产生第二输出数据。解交错处理与第 一信号处理、第二信号处理中至少其一共用数据储存模块以储存数据。
依据本发明的另一实施方式，其揭露一种无线通讯接收机。无线通讯接 收机包含有数据储存模块、存储器总线、解交错器以及多个信号处理电路。 存储器总线连接至数据储存模块。解交错器耦接于数据储存模块，用以将第 一输出数据储存至数据储存模块，并从数据储存模块撷取出对应第 一输出数 据的解交错数据。多个信号处理电路包含有第一信号处理电路与第二信号处 理电路，第一信号处理电路耦接于解交错器，用以接收无线通讯信号，并依 据无线通讯信号进行第一信号处理以产生第一输出数据，以及第二信号处理 电路耦接于解交错器，用以依据解交错数据进行第二信号处理以产生第二输 出数据。解交错器与多个信号处理电路中至少之一者皆透过存储器总线以存 取数据储存模块。
依据本发明的另一实施方式，其揭露一种电视接收机。电视接收机包含 有:数据储存模块、解调器以及后端解码器。解调器接收及解调数字电视信
13号以产生比特流，且包含有第一信号处理电路，用以依据数字电视信号进 行第一信号处理以产生第一输出数据；解交错器，耦接于第一信号处理电路
及数据储存模块，用以将第一输出数据储存至数据储存模块，并从数据储存
模块撷取出对应第一输出数据的解交错数据；纠错解码模块，耦接于解交错 器，用以依据解交错数据进行纠错解码处理；以及解扰器，耦接于纠错解码 模块，用以依据纠错解码模块的输出进行解扰处理以产生比特流。后端解码 器耦接于解调器，用以接收以及解码比特流。解交错器与后端解码器共用数 据储存模块以储存数据。
上述无线通讯接收机、无线通讯接收方法与电视接收机通过解交错器与 其它电路共用数据储存模块的设计，达到了提高存储器使用效率的目的，并 且有效地降低生产成本。


图1为现有技术数字电视接收机的功能方块示意图。
图2为本发明无线通讯接收机的广义架构示意图。
图3为本发明无线通讯接收机的一实施方式的功能方块示意图。
图4为图3所示的解调器的第一实施方式的示意图。
图5为图3所示的解调器的第二实施方式的示意图。
图6A、图6B为图3所示的存储器所对应的不同存储器空间配置的示意图。
图7为图3所示的解调器的第三实施方式的示意图。
图8为图7所示的区域缓冲器的一实施方式的示意图。
图9为每一解交错分支在存储器中额外配置缓冲空间的示意图。
图10为图3所示的解调器的第四实施方式的示意图。
具体实施例方式
图2为本发明无线通讯接收机的广义架构示意图。无线通讯接收机200包含有(但不限于)第一信号处理电路202、解交错器204、第二信号处理电 路206以及数据储存模块208。如图所示，解交错器204与第二信号处理电 路206共用同一数据储存模块208来储存数据，也就是说，数据储存模块208 并非是解交错器204的专属储存组件，也非第二信号处理电路206的专属储 存组件。第一信号处理电路202接收无线通讯信号RF，并依据无线通讯信号 RF进行第一信号处理以产生第一输出数据D1至解交错器204，接着，解交 错器204会将第一输出数据Dl储存至数据储存模块208，并从数据储存模块 208撷取出对应第一输出数据D1的解交错数据DD，最后，第二信号处理电 路206从解交错器204接收解交错数据DD，并对解交错数据DD进行第二 信号处理以产生第二输出数据D2至后续的电路组件(未显示)。在本发明的一 实施方式中，无线通讯接收机200为数字电视接收机，用以接收以正交频分 复用(orthogonal frequency division multiplexing, OFDM)方式所j专输的数字 电视信号(例如符合中华人民共和国所制定的数字电视规范的无线通讯信号 RF)，并从所接收的数字电视信号中撷取出数字电视频道内容(即第二输出 数据D2)，以供后续的输出装置(例如屏幕和/或喇叭)来进行频道内容的 播放。
请注意，在图2所示的电路架构中，解交错器204与第二信号处理电路 206(其为解交错器204的后端电路)共用同一数据储存模块208来储存数据， 然而，此仅作为范例说明之用，并非用来限制本发明的范畴，例如，在不违 背本发明共用数据储存模块208的精神下，在本发明的其它实施方式中,解 交错器204也可与第一信号处理电路202 (其为解交错器204的前端电路) 共用数据储存模块208，此一设计变化也属本发明的范畴。
图2所示仅是本发明无线通讯接收机的广义架构，用以大致说明解交错 器在进行解交错处理时所使用的数据储存模块也可被无线通讯接收机中其它 电路组件所使用，而为了更加清楚地揭露本发明的技术特征，以下将以多个 范例来说明。请参阅图3，图3为本发明无线通讯接收机的一实施方式的功能方块示 意图。本实施方式中，无线通讯接收机300包含有天线302、调谐器304、解 调器306、后端解码器308、存储器控制器310以及存储器312。无线通讯接 收机300为应用图2所示的电路架构的一种实施方式。天线302用以接收数 字电视信号，接着，由调谐器304进行降频与频道选择，也即，天线302与 调谐器304作为信号接收电路305，用以接收无线通讯信号(数字电视信号)， 并产生接收信号至解调器306，接着，由解调器306对调谐器304的输出进 行解调以撷取出数字电视信号所传送的比特流，最后，由后端解码器308对 解调器306所输出的比特流进行解码(例如动画专家群组(Moving Picture Experts Group, MPEG)解码、H.264解码或音视频编解码标准(Audio Video coding Standard, AVS)解码)以产生视频和/或音频信号至后续的输出装置(例 如屏幕和/或喇叭)来播放使用者所选取的数字电视频道内容。本实施方式以 存储器312来作为图2所示的数据储存模块208，而图2所示的解交错器204 则由解调器306中的解交错器(未显示在图3，但将在后面再加以详述)来 加以实际操作，此外， 一并对照图2与图3可清楚得知，天线302、调谐器 304与解调器306中的一部分电路(不含解交错器)对应于图2所示的第一 信号处理电路202，以及解调器306中的另一部分电路(不含解交错器)与 后端解码器308则是对应于图2所示的第二信号处理电路206。本实施方式 中，解调器306中的解交错器与后端解码器308共用存储器312，例如动态 随机存取存储器(Dynamic Random Access Memory, DRAM)或同步动态随机 存取存储器(Synchronous Dynamic random access memory, SDRAM)，而当解 调器306中的解交错器与后端解码器308分别经由局部总线(local bus)314、 315发出存储器写入请求或存储器读取请求时，存储器控制器310会仲裁由 解调器306中的解交错器或是后端解码器308取得存储器312的存取权，接 着，存储器控制器310便根据存储器写入请求或存储器读取请求来对存储器 312进行相对应的数据写入和/或读取的操作，而存储器控制器310与存储器312之间经由存储器总线(memory bus)316来传递存储器地址与数据，换言之， 解调器306中的解交错器与后端解码器308透过同一存储器总线316来共用 存储器312。
请同时参阅图3与图4，图4为图3所示的解调器306的第一实施方式 的示意图。本实施方式中，解调器306-1包含有(但不限于)信号转换电路 (signal conversion circuit)402 、 载波禾口 /或定时同步电路(carrier/timing synchronization circuit)404 、 信道估计禾n /或均衡电路(channel estimation/equalization circuit)406、误差向量产生及解映身寸电路(error vector generation and demapping circuit)408、信道状态《言息产生电路(channel state information generation circuit)410 、乘 去器412、解交错器(deinterleaver)414 、 纠错解码模块415以及解扰器(descrambler)420。图3所示的调谐器304会依 据天线302所接收的无线通讯信号(也即数字电视信号)来产生接收信号S1， 而接收信号Sl可以是中频信号或基频信号，若接收信号Sl是中频信号，则 解调器306中便需另外设置降频电路(未显示)以进一步将中频信号降频成 基频信号，并输入至信号转换电路402以进行模拟至数字转换，另一方面， 若接收信号S1已经是基频信号，则调谐器304所产生的接收信号S1便直接 输入至信号转换电路402来进行模拟至数字转换。载波和/或定时同步电路 404会使接收端与传送端同步以便正确地处理经由无线通讯信号所传递的 OFDM符号(OFDM symbol)，接着，信道估计和/或均衡电路406会进行信 道估计和/或均衡处理，此时，根据信道估计和/或均衡电路406的输出，误 差向量产生及解映射电路408会产生误差量测结果EV至信道状态信息产生 电路410，以及产生解映射输出S2至乘法器412，其中解映射输出S2为软 判决输出(soft decision output),其具有多个软判决比特(soft decision bit)。 信道状态信息产生电路410可参考信道估计和/或均衡电路406的输出和/或 误差量测结果EV来估量所接收的符号或比特的质量，并据以产生信道状态 信息S3。乘法器412依据解映射输出S2与信道状态信息S3来产生第一输出数据D1至解交错器414。请注意，第一输出数据D1仍属于软判决输出而并 非硬判决输出(hard decision output)。解交错器414以图3中的存储器312来 作为执行解交错处理所需的储存空间，因此，解交错器414会经由局部总线 314来存取存储器312，本实施方式中，解交错器414会经由局部总线314 与图3中的存储器控制器310来将第一输出数据Dl储存至存储器312，之后 再从存储器312撷取出对应第一输出数据Dl的解交错数据DD。接着需对解 交错数据DD进行纠错解码处理。由于传送端是以业界现有技术的低密度奇 偶校验码(Low Density Parity Check Code，LDPC)码作为内码(inner code)以 及以业界现有技术的博斯-查德胡里-霍昆格姆 (Bose-Chaudhuri-Hocquenghem， BCH)码作为外码(outer code),故本实施 方式中用以进行纠错解码处理的纠错解码模块415便包含有LDPC解码器 416以及BCH解码器418，其中解交错数据DD经由LDPC解码器416对解 交错数据DD进行内码解码处理以产生LDPC解码输出DOUT—1 ，而LDPC 解码输出DOUT—1再经由BCH解码器418进行BCH解码处理之后便产生 BCH解码输出DOUT一2。 一般而言，传送端会利用扰码器(scrambler)来对数 据进行扰码处理，以避免出现一长串的"0"或"1"，因此，对于接收端而言， 在本实施方式中，解调器306-1便设置有相对应的解扰器420来对BCH解码 器418所输出的BCH解码输出DOUT一2进行解扰处理，最后，解扰器420 便输出比特流DOUT—3至后续处理电路(例如图3所示的后端解码器308)。 在图4所示的实施方式中，解交错器414针对解映射输出S2与信道状 态信息S3的乘积来进行解交错，然而，本发明并不以此为限。请参阅图5， 图5为图3所示的解调器306的第二实施方式的示意图。本实施方式中，解 调器306-2包含有(但不限于)信号转换电路502、载波和/或定时同步电路 504、信道估计和/或均衡电路506、误差向量产生电路508、信道状态信息产 生电路510、解交错器512、解映射电路514、乘法器516、纠错解码模块517 以及解扰器522，其中纠错解码模块517包含有LDPC解码器518以及BCH
18解码器520。图5与图4的主要不同之处在于信道估计和/或均衡电路506所 产生的信道估计和/或均衡输出S4以及信道状态信息产生电路510所产生的 信道状态信息S3会分别输入至解交错器512来进行解交错处理，此时，解 交错器512会经由局部总线314与图3中的存储器控制器310而将信道估计 和/或均衡输出S4与信道状态信息S3分别储存至存储器312，之后再从存储 器312撷取出分别对应信道估计和/或均衡输出S4与信道状态信息S3的解交 错数据DD—1与DD一2，也即在此一实施方式中，解交错器512所接收的第 一输入数据包含有信道估计和/或均衡输出S4以及信道状态信息S3，而解交 错器512所输出的对应第一输入数据的解交错数据则是包含有解交错数据 DD一1与解交错数据DD—2。如图5所示，解交错数据DD_1会再经由解映射 电路514处理而产生解映射输出S2。乘法器516接着依据解映射输出S2与 对应信道状态信息S3的解交错数据DD一2来产生输出，之后再依序经由 LDPC解码器518与BCH解码器520对乘法器516的输出进行相对应的纠错 解码处理，以及经由解扰器522对BCH解码器520的输出进行解扰处理之 后，便可产生从解调器306-2输出至后续电路(例如图3所示的后端解码器 308)的比特流。由于图5与图4中的同名组件具有相同或相似的功能与运作， 故本领域的技术人员在阅读前述有关图4所示的实施方式的说明之后应可轻 易地了解图5中各个组件的运作与功能，故在此不另赘述。
在上述实施方式中，解调器306-1(306-2)中的解交错器414(512)与后端解 码器308共用同一存储器312，因此，本发明另提出一种可弹性调整存储器 312中的储存空间配置的机制。如前所述，对于图4所示的实施方式而言， 解映射输出S2为软判决输出，并包含有多个软判决比特，而如本领域的技 术人员所知，每一软判决比特本身是由多个比特所构成，相同地，对于图5 所示的实施方式而言，信道估计和/或均衡输出S4也是包含有多个软判决比 特，换言之，本发明所揭露的解交错器414、 512主要是处理软判决输出而非 硬判决输出，因此，在解交错器414、 512将每一个软判决比特储存至存储器312时，可选择性地减少每一个软判决比特存入存储器312的比特数，也即 通过降低写入至存储器312的软判决比特的比特宽度(bit width),如此一来， 便可达到降低解交错器414、 512在进行解交错处理时所需的储存空间需求， 故在存储器312的有限储存容量下，便可等效地增加存储器312中分配给后 端解码器308的可用储存空间。
图6A、图6B为图3所示的存储器312所对应的不同存储器空间配置的 示意图。假设如图6A所示，在第一种存储器空间配置之下，后端解码器308 仅需使用储存空间B，而配置给解交错器414、 512的储存空间A可允许解 交错器414、 512将每一个软判决比特完整地储存至存储器312中，然而，当 后端解码器308因为某些原因而需要使用较大的储存空间时，(例如后端解 码器30S由于变更设计而新增额外的功能，故需要额外储存空间，或者后端 解码器308在执行特定解码操作的过程中会短暂地需要额外储存空间)，此 时，在不变更存储器312的总容量状况之下，第二种存储器空间配置便会被 启用，如图6B所示，储存空间A，小于储存空间A，而储存空间B'则大于储 存空间B，由于存储器312中可供解交错器414、 512使用的储存空间变少， 因此，在解交错器414、 512将每一个软判决比特储存至存储器312时，会减 少每一个软判决比特存入存储器312的比特数。举例来说，解交错器414、 512的数据储存操作会舍弃每一软判决比特中一个比特，而对于后续的LDPC 解码器416、518而言，由于解交错处理后的每一软判决比特均缺少一个比特， 因此，本发明将空缺的比特以"O"来填补以便LDPC解码器可完成LDPC解码 操作，换言之，本发明通过轻微地牺牲接收机效能或者几乎不影响接收机效 能的情形下，动态调整写入至存储器312的数据的比特宽度来使存储器312 的有限储存容量的使用达到最佳化，也即，相较于现有技术，存储器312可 具有较大的使用弹性。
为了达到调整写入至存储器312的数据的比特宽度的目的，本发明使用 一个数据缓冲模块耦接于存储器312与解交错器414、 512之间。请参阅图7，图7为图3所示的解调器306的第三实施方式的示意图。图7所示的实施方 式类似于图4所示的实施方式，而主要的不同之处在于本实施方式的解调器 306-3中额外设置有区域缓冲器(local buffer)702，介于解交错器414与局部总 线314之间，请注意，区域缓冲器702与解交错器414设置在同一芯片(也 即解调器芯片)的内部，而图3所示的存储器312则设置在该芯片的外部。 假若第一输出数据D1(其仍属于软判决输出)的比特宽度为M，而当图6B所 示的第二种存储器配置被启用时，解交错器414的数据储存操作会舍弃每一 软判决比特中N个比特，也即，当第一输出数据D1中的每一软判决比特(总 共具有M个比特)欲暂存至区域缓冲器702时，仅有(M-N)个比特会写入至 区域缓冲器702，之后，区域缓冲器702再将其所暂存的每一个具有(M-N) 个比特的软判决比特经由局部总线314输出并写入至外部的存储器312中。
此外，区域缓冲器702另可执行传输格式转换的功能，也即，假若第一 输出数据Dl中每一软判决比特的比特宽度异于存储器312的总线宽度时， 区域缓冲器702先暂存第一输出数据D1中每一软判决比特，之后，再根据 存储器312的总线宽度来将区域缓冲器702中的暂存数据传送至存储器312， 换言之，第一输出数据D1中每一笔数据(以即软判决比特)具有第一比特 宽度，而区域缓冲器702与存储器312之间每次依据不同于第一比特宽度的 第二比特宽度来传递数据。同理，当解交错器414欲从存储器312读取解交 错数据时，存储器312依据其总线宽度来将解交错数据暂存至区域缓冲器 702，之后，解交错器414再从区域缓冲器702中读取出每一解交错软判决比 特。
再者，通过区域缓冲器702的应用，另可降低存储器312的读写次数而 提升整体系统效能。请参阅图8，图8为图7所示的区域缓冲器的一实施方 式的示意图。在此实施方式中，区域缓冲器702包含有输入缓冲器802与输 出缓冲器804，其中输入缓冲器802与输出缓冲器804分别包含有多个缓冲 单元806，且每一缓冲单元806具有相同的储存容量，例如每一缓冲单元806
21的储存容量可暂存16个OFDM符号。由于解交错器414进行巻积解交错， 故需应用多个解交错分支(bmnch)808来完成巻积解交错，如图所示，假若有 Y个解交错分支，则在(Y-1)个解交错分支上会设置有缓冲长度不同的数据缓 冲区块810，其运作类似于移位寄存器(shift register)。对于输入缓冲器802 而言，每一解交错分支808上均设置有缓冲单元806，同样地，对于输出缓 冲器804而言，每一解交错分支808上也都设置有缓冲单元806。当输入缓 冲器802中缓冲单元806所暂存的第一输出数据Dl的数据量达到预定值时 (例如缓冲单元806已存满数据时)，缓冲单元806才会经由相对应的解交 错分支808将所暂存的数据连续地写入至存储器312，换言之，当输入缓冲 器802中所累积的欲写入至存储器312的数据达到某一数据量之后，才会对 存储器312进行一次数据写入操作。对于输出缓冲器804而言，存储器312 经由解交错分支808连续地将数据输出至输出缓冲器804的相对应的缓冲单 元806，直到缓冲单元806所暂存的数据量达到预定值(例如缓冲单元806己 存满数据)，之后，解交错器414再由输出缓冲器804中读取出解交错数据 DD，换言之，在一次数据读取操作中，存储器312会不断地输出数据至输出 缓冲器804，直到输出缓冲器804中所累积的欲输出至解交错器414的数据 达到某一数据量为止。
一般而言，解交错处理会需要频繁地对存储器312进行数据读取与写入， 然而，存储器312除了被解交错器414使用外，还会被后端解码器308所使 用，因此，解交错器414对存储器312的频繁存取会影响到后端解码器308 的运作，再者，对存储器312的频繁存取还会造成整体系统效能不彰，所以， 本发明通过输入缓冲器802与输出缓冲器804的设置，可大幅降低存储器312 的读写次数，故可降低解交错器414的存储器存取操作对后端解码器308的 运作所造成的影响，此外，整体系统效能也可大幅地提升。
另外，对于LDPC解码器而言，其以区块(block)为单位来进行解码，例 如一个区块可能含有7488比特的数据量。因此，对于每一解交错分支，本发明另在后端解码器(例如MPEG解码器、H.264解码器或AVS解码器)与解调 器中的解交错器所共用的存储器中，为解调器中的LDPC解码器配置额外的 缓冲空间，以使解交错器对存储器进行数据读取时可一次将大量的解交错数 据(甚至是对应一整个区块的数据量)输入至LDPC解码器。图9为每一解 交错分支在存储器中额外配置缓冲空间的示意图。如图9所示，存储器312 包含有分别对应至多个解交错分支808的多个数据缓冲区块910，而相较于 图8所示的存储器312，在此一实施方式中，每一解交错分支808均额外配 置缓冲空间(如图9中的斜线区域所标示，请注意，图9所示的额外配置的 缓冲空间大小仅作为范例说明之用，实际上，额外配置的缓冲空间大小可依 据不同的设计需求来加以调整)，所以存储器312中多个数据缓冲区块910 的缓冲长度大于多个解交错分支808进行巻积解交错处理所需的最小缓冲长 度(也即图8中多个数据缓冲区块810的缓冲长度)。另一方面，现有技术的 解交错器在存取存储器时，需在读取出1个符号后要紧接着写入1个符号， 然而，相较于现有技术，由于每一解交错分支808均配置额外的缓冲空间， 因此，对存储器312进行存取时，并不限定读取出N个符号后必须紧接着写 入N个符号，也即，本发明的解交错器在操作上将更具有弹性。
请注意，在图9所示的实施方式中，解交错器414一并搭配具有额外缓 冲空间的存储器312与先前所提的区域缓冲器702来运作，并且具有上述种 种操作上的好处，然而，此仅作为范例说明之用，并非是本发明的限制条件， 也即，在其它实施方式中，解交错器414还可仅搭配图9中具有额外缓冲空 间的存储器312来运作，此也属本发明的范畴。
同理，区域缓冲器还可应用在图5所示的实施方式中，请参阅图IO，图 10为图3所示的解调器的第四实施方式的示意图。图10所示的实施方式类 似于图5所示的实施方式，而主要的不同之处在于本实施方式的解调器306-4 中额外设置有区域缓冲器1002，请注意，区域缓冲器1002与解交错器512 设置在同一芯片(也即解调器芯片)的内部，而图3所示的存储器312则设置在该芯片的外部。区域缓冲器1002的功能与应用如同图8与图9所示的实 施方式，由于相关技术内容已于上详述，故在此不另赘述。
综上所述，本发明无线通讯接收接收机所采用的无线通讯接收方法可简 要归纳如下。本发明无线通讯接收方法包含有进行第一信号处理，以接收 无线通讯信号，并依据无线通讯信号来产生第一输出数据；执行解交错处理， 以将第一输出数据储存至数据储存模块，并从数据储存模块撷取出对应第一 输出数据的解交错数据；以及对解交错数据进行第二信号处理以产生第二输 出数据。解交错处理与第一信号处理、第二信号处理中至少一者共用数据储 存模块来储存数据。本发明无线通讯接收方法可应用在数字电视接收机(例如 符合中华人民共和国所制定的数字电视规范的接收机)，此外，任何数字电视 接收机采用本发明无线通讯接收方法而使解交错器与其它信号处理电路共用 同一数据储存模块来储存数据，均属本发明的范畴。
虽然本发明已以实施方式揭露如上，但是对于本领域的技术人员，依据 本发明实施方式的思想，在具体实施方式
及应用范围上均会有改变之处，综 上所述，本说明书内容不应理解为对本发明的限制。
权利要求
1. 一种无线通讯接收机，其特征在于，所述的无线通讯接收机包含有数据储存模块；解交错器，耦接于所述的数据储存模块，用以将第一输出数据储存至所述的数据储存模块，并从所述的数据储存模块撷取出对应所述的第一输出数据的解交错数据；以及多个信号处理电路，包含有第一信号处理电路，耦接于所述的解交错器，用以接收无线通讯信号，并依据所述的无线通讯信号进行第一信号处理以产生所述的第一输出数据；以及第二信号处理电路，耦接于所述的解交错器，用以依据所述的解交错数据进行第二信号处理以产生第二输出数据；其中所述的解交错器与所述的多个信号处理电路中至少其一共用所述的数据储存模块以储存数据。
2. 如权利要求1所述的无线通讯接收机，其特征在于，所述的无线通讯 信号为正交频分复用信号。
3. 如权利要求1所述的无线通讯接收机，其特征在于，所述的无线通讯 信号为数字电视信号。
4. 如权利要求3所述的无线通讯接收机，其特征在于，所述的数字电视 信号符合中华人民共和国所制定的数字电视规范。
5. 如权利要求1所述的无线通讯接收机，其特征在于，所述的第一输出 数据为软判决输出。
6. 如权利要求5所述的无线通讯接收机，其特征在于，所述的解交错器 与所述的第二信号处理电路共用所述的数据储存模块；以及所述的第一信号 处理电路包含有信号接收电路，用以接收所述的无线通讯信号以产生接收信号； 解映射电路，用以依据所述的接收信号以产生解映射输出； 信道状态信息产生电路，用以产生信道状态信息；以及 乘法器，耦接于所述的解映射电路、所述的信道状态信息产生电路以及所述的解交错器，用以依据所述的解映射输出与所述的信道状态信息来产生所述的第一输出数据至所述的解交错器。
7. 如权利要求5所述的无线通讯接收机，其特征在于，所述的解交错器 与所述的第二信号处理电路共用所述的数据储存模块；以及所述的第一信号 处理电路包含有信号接收电路，用以接收所述的无线通讯信号以产生接收信号； 信道估计和/或均衡电路，用来依据所述的接收信号执行信道估计和/或 均衡处理以产生信道估计和/或均衡输出；以及信道状态信息产生电路，用以产生信道状态信息，其中所述的第一输出信号包含有所述的信道估计和/或均衡输出与所述 的信道状态信息；以及所述的解交错器耦接于所述的信道估计和/或均衡电路 与所述的信道状态信息产生电路，用以将所述的信道估计和/或均衡输出与所 述的信道状态信息分别储存至所述的数据储存模块，并从所述的数据储存模 块撷取出分别对应所述的信道估计和/或均衡输出与所述的信道状态信息的 解交错数据。
8. 如权利要求1所述的无线通讯接收机，其特征在于，所述的无线通讯 接收机另包含数据缓冲模块，耦接于所述的数据储存模块与所述的解交错器之间，用 以缓冲暂存所述的数据储存模块与所述的解交错器之间所传递的数据，其中所述的数据缓冲模块与所述的解交错器设置在芯片的内部，以及所 述的数据储存模块设置在所述的芯片的外部。
9. 如权利要求8所述的无线通讯接收机，其特征在于，所述的数据缓冲模块包含有输入缓冲器，用以在所暂存的数据量达到第一预定值时，将所暂存的数 据连续写入至所述的数据储存模块；以及输出缓冲器，用以连续暂存读取自所述的数据储存模块的数据，直到所 暂存的数据量达到第二预定值。
10. 如权利要求8所述的无线通讯接收机，其特征在于，所述的第一输出数据对应第一比特宽度，所述的数据缓冲模块与所述的数据储存模块之间 则依据第二比特宽度来传递数据，以及所述的第一比特宽度不同于所述的第 二比特宽度。
11. 如权利要求10所述的无线通讯接收机，其特征在于，所述的数据缓 冲模块中所暂存的对应所述的第一输出数据的数据具有第三比特宽度，且所 述的第三比特宽度小于所述的第一比特宽度。
12. 如权利要求1所述的无线通讯接收机，其特征在于，所述的解交错 器执行巻积解交错处理;所述的数据储存模块中包含有分别对应至多个解交 错分支的多个数据缓冲区块；以及所述的多个数据缓冲区块的缓冲长度大于 所述的多个解交错分支进行所述的巻积解交错处理所需的最小缓冲长度。
13. —种无线通讯接收方法，所述的方法包含有进行第一信号处理，以接收无线通讯信号，并依据所述的无线通讯信号 来产生第一输出数据；执行解交错处理，以将所述的第一输出数据储存至数据储存模块，并从 所述的数据储存模块撷取出对应所述的第一输出数据的解交错数据；以及依据所述的解交错数据进行第二信号处理以产生第二输出数据；其中所述的解交错处理与所述的第一信号处理、第二信号处理中至少其 一共用所述的数据储存模块以储存数据。
14. 如权利要求13所述的无线通讯接收方法，其特征在于，所述的无线 通讯信号为正交频分复用信号。
15. 如权利要求13所述的无线通讯接收方法，其特征在于，所述的无线 通讯信号为数字电视信号。
16. 如权利要求15所述的无线通讯接收方法，其特征在于，所述的数字电视信号符合中华人民共和国所制定的数字电视规范。
17. 如权利要求13所述的无线通讯接收方法，其特征在于，所述的第一 输出数据为软判决输出。
18. 如权利要求17所述的无线通讯接收方法，其特征在于，所述的解交 错处理与所述的第二信号处理共用所述的数据储存模块，以及所述的第一信 号处理包含有接收所述的无线通讯信号以产生接收信号； 依据所述的接收信号以产生解映射输出； 产生信道状态信息；以及依据所述的解映射输出与所述的信道状态信息的乘积来产生所述的第一 输出数据。
19. 如权利要求17所述的无线通讯接收方法，其特征在于，所述的解交 错处理与所述的第二信号处理共用所述的数据储存模块，以及所述的第一信 号处理包含有接收所述的无线通讯信号以产生接收信号、产生信道状态信 息以及依据所述的接收信号执行信道估计和/或均衡来产生信道估计和/或均 衡输出；所述的第一输出信号包含有所述的信道估计和/或均衡输出与所述的 信道状态信息；以及所述的解交错处理将所述的信道估计和/或均衡输出与所 述的信道状态信息分别储存至所述的数据储存模块，并从所述的数据储存模 块撷取出分别对应所述的信道估计和/或均衡输出与所述的信道状态信息的 解交错数据。
20. 如权利要求13所述的无线通讯接收方法，其特征在于，所述的方法 另包含提供数据缓冲模块，并使用所述的数据缓冲模块来缓冲暂存所述的解交错处理输出至所述的数据储存模块的所述的第一输出数据与从所述的数据储存模块所读取的所述的解交错数据；其中所述的第一输出数据对应第一比特宽度，所述的数据缓冲模块与所 述的数据储存模块之间依据第二比特宽度来传递数据，以及所述的第一比特 宽度不同于所述的第二比特宽度。
21. 如权利要求20所述的无线通讯接收方法，其特征在于，所述的数据缓冲模块中所暂存的对应所述的第一输出数据的数据具有第三比特宽度，且 所述的第三比特宽度小于所述的第一比特宽度。
22. 如权利要求13所述的无线通讯接收方法，其特征在于，所述的解交 错处理为巻积解交错处理；所述的数据储存模块中包含有分别对应至多个解 交错分支的多个数据缓冲区块；以及所述的多个数据缓冲区块的缓冲长度大 于所述的多个解交错分支进行所述的巻积解交错处理所需的最小缓冲长度。
23. —种无线通讯接收机，其特征在于，所述的无线通讯接收机包含有 数据储存模块；存储器总线，连接至所述的数据储存模块；解交错器，耦接于所述的数据储存模块，用以将第一输出数据储存至所 述的数据储存模块，并从所述的数据储存模块撷取出对应所述的第一输出数 据的解交错数据；以及多个信号处理电路，包含有第一信号处理电路，耦接于所述的解交错器，用以接收无线通讯信号， 并依据所述的无线通讯信号进行第一信号处理以产生所述的第一输出数据； 以及第二信号处理电路，耦接于所述的解交错器，用以依据所述的解交错数 据进行第二信号处理以产生第二输出数据，其中所述的解交错器与所述的多个信号处理电路中至少之一者皆透过所 述的存储器总线以存取所述的数据储存模块。
24. 如权利要求23所述的无线通讯接收机，其特征在于，所述的第一输 出数据为软判决输出。
25. 如权利要求23所述的无线通讯接收机，其特征在于，所述的无线通 讯接收机另包含存储器控制器，用以仲裁所述的解交错器与所述的多个信号 处理电路中的至少一者对所述的存储器总线的存取权。
26. 如权利要求23所述的无线通讯接收机，其特征在于，所述的无线通 讯接收机另包含数据缓冲模块，耦接于所述的数据储存模块与所述的解交错器之间，用 以缓冲暂存所述的数据储存模块与所述的解交错器之间所传递的数据，其中所述的第一输出数据对应第一比特宽度，所述的存储器总线具有第 二比特宽度，以及所述的第一比特宽度不同于所述的第二比特宽度。
27. 如权利要求26所述的无线通讯接收机，其特征在于，所述的数据缓 冲模块中所暂存的对应所述的第一输出数据的数据具有第三比特宽度，且所 述的第三比特宽度小于所述的第一比特宽度。
28. —种电视接收机，其特征在于，所述的电视接收机包含有 数据储存模块；解调器，用以接收及解调数字电视信号以产生比特流，所述的解调器包 含有第一信号处理电路，用以依据所述的数字电视信号进行第一信号处理以产生第一输出数据；解交错器，耦接于所述的第一信号处理电路及所述的数据储存模块，用以将所述的第一输出数据储存至所述的数据储存模块，并从所述的数据储存 模块撷取出对应所述的第一输出数据的解交错数据；纠错解码模块，耦接于所述的解交错器，用以依据所述的解交错数据进 行纠错解码处理；以及解扰器，耦接于所述的纠错解码模块，用以依据所述的纠错解码模块的输出进行解扰处理以产生所述的比特流；以及后端解码器，耦接于所述的解调器，用以接收以及解码所述的比特流，其中所述的解交错器与所述的后端解码器共用所述的数据储存模块来储存数据。
29. 如权利要求28所述的电视接收机，其特征在于，所述的第一信号处理电路包含有信号接收电路，用以接收所述的数字电视信号以产生接收信号；解映射电路，用以依据所述的接收信号以产生解映射输出；信道状态信息产生电路，用以产生信道状态信息；以及乘法器，耦接于所述的解映射电路、所述的信道状态信息产生电路以及所述的解交错器，用以依据所述的解映射输出与所述的信道状态信息来产生所述的第一输出数据至所述的解交错器。
30. 如权利要求28所述的电视接收机，其特征在于，所述的第一信号处理电路包含有信号接收电路，用以接收所述的数字电视信号以产生接收信号、信道估计和/或均衡电路，用来依据所述的接收信号执行信道估计和/或均衡处理以产生信道估计和/或均衡输出，以及信道状态信息产生电路，用以产生信道状态信息，其中所述的第一输出信号包含有所述的信道估计和/或均衡输出与所述的信道状态信息；以及所述的解交错器耦接于所述的信道估计和/或均衡电路与所述的信道状态信息产生电路，用以将所述的信道估计和/或均衡输出与所述的信道状态信息分别储存至所述的数据储存模块，并从所述的数据储存模块撷取出分别对应所述的信道估计和/或均衡输出与所述的信道状态信息的解交错数据。
31. 如权利要求28所述的电视接收机，其特征在于，所述的纠错解码模块包含有低密度奇偶校验码解码器，耦接于所述的解交错器，用以依据所述的解交错数据进行内码解码处理以产生低密度奇偶校验码解码输出；以及博斯-查德胡里-霍昆格姆码解码器，耦接于所述的低密度奇偶校验码解码器，用以依据所述的低密度奇偶校验码解码输出，进行博斯-査德胡里-霍昆格姆编码解码处理，以产生博斯-查德胡里-霍昆格姆码解码输出，其中所述的解扰器对所述的博斯-查德胡里-霍昆格姆码解码输出进行所述的解扰处理来产生所述的比特流。
32. 如权利要求28所述的电视接收机，其特征在于，所述的第一输出数据为软判决输出。
33. 如权利要求28所述的电视接收机，其特征在于，所述的数字电视信号符合中华人民共和国所制定的数字电视规范。
34. 如权利要求28所述的电视接收机，其特征在于，所述的电视接收机另包含数据缓冲模块，耦接于所述的数据储存模块与所述的解交错器之间，用以缓冲暂存所述的数据储存模块与所述的解交错器之间所传递的数据，其中所述的数据缓冲模块与所述的解交错器设置在芯片的内部，以及所述的数据储存模块设置在所述的芯片的外部。
35. 如权利要求34所述的电视接收机，其特征在于，所述的数据缓冲模块包含有输入缓冲器，用以在所暂存的数据量达到第一预定值时，将所暂存的数据连续写入至所述的数据储存模块；以及输出缓冲器，用以连续暂存读取自所述的数据储存模块的数据，直到所暂存的数据量达到第二预定值。
36. 如权利要求34所述的电视接收机，其特征在于，所述的第一输出数据对应第一比特宽度，所述的数据缓冲模块与所述的数据储存模块之间则依据第二比特宽度来传递数据，以及所述的第一比特宽度不同于所述的第二比特宽度。
37. 如权利要求34所述的电视接收机，其特征在于，所述的数据缓冲模块中所暂存的对应所述的第一输出数据的数据具有第三比特宽度，且所述的第三比特宽度小于所述的第一 比特宽度。
全文摘要
本发明是关于一种无线通讯接收机、无线通讯接收方法与电视接收机，所述的无线通讯接收机包含数据储存模块、解交错器以及多个信号处理电路。解交错器将第一输出数据储存至数据储存模块，并从数据储存模块撷取出对应第一输出数据的解交错数据。多个信号处理电路包含第一信号处理电路与第二信号处理电路。第一信号处理电路接收无线通讯信号，并依据无线通讯信号进行第一信号处理以产生第一输出数据。第二信号处理电路依据解交错数据进行第二信号处理以产生第二输出数据。解交错器与多个信号处理电路中至少其一共用数据储存模块以储存数据。上述无线通讯接收机能够共同使用存储模块，从而有效地降低生产成本。
文档编号H04N7/26GK101500099SQ20081000906
公开日2009年8月5日 申请日期2008年1月31日 优先权日2008年1月31日
发明者杨顺安 申请人:联发科技股份有限公司