一种航模接收机解码装置的制作方法

本发明涉及遥控航模技术领域，具体涉及一种航模接收机解码装置。

背景技术：

航空模型飞行器是一种模拟飞行的科技产品，其经常被当作一种智能玩具。而且，近年来，随着科技的发展，航空模型飞行器也逐渐被赋予更多的实用功能。例如，常见的四轴飞行器，由于其结构简单、机械稳定性好、成本低廉、性价比高，在物质运输、航拍、测绘、地质勘探等方面都经常使用。其中航模接收机用来接收地面遥控指令信号，并对它进行解码分析遥控指令信号，从而实现对飞机的控制。

天地飞航模接收器是一款国产的航模接收机，性价比高，深受国人的欢迎。但是现有的解码装置均采用模拟电路技术手段进行解码，其核心是模拟电路的比较器，这种方法解码精度低，容易受到电磁环境的干扰。

技术实现要素：

本发明的发明目的在于：针对上述存在的问题，提供一种航模接收机解码装置，该装置采用数字手段对其解码，解码精度高，解码速度快，抗干扰性强，同时还具备输出缓存的特点。

为了实现上述目的，本发明采用的技术方案如下：

一种航模接收机解码装置，包括主控模块，与所述主控模块分别连接的输入模块、AVR JTAG ICE下载模块和缓存模块，与所述缓存模块分别连接的USB Blaster下载模块及输出模块；所述输入模块用于接收地面遥控指令信号，所述主控模块用于对指令信号进行解码，所述AVR JTAG ICE下载模块用于为主控模块下载程序，所述缓存模块为FIFO存储器，用于缓存主控模块输出的数据，所述USB Blaster下载模块用于为缓存模块下载程序，所述输出模块用于输出所需格式的数据。

优选的，所述输出模块包括单片机，与所述单片机分别相连的RS232接口、IIC接口和SPI接口，所述单片机与所述缓存模块相连。

优选的，所述单片机采用STC89C52芯片，用于获取所述缓存模块中的通道FIFO数据，并将FIFO原始数据转换成所需格式的数据。

优选的，所述输入模块对外有六个接口，分别是VCC电源接口、GND地接口、第一通道输入口、第二通道输入口、第三通道输入口及第四通道输入口，所述主控模块包括四个输入通道端口，其中，主控模块的第一输入通道端口连接输入模块的第一通道输入口，主控模块的第二输入通道端口连接输入模块的第二通道输入口，主控模块的第三输入通道端口连接输入模块的第三通道输入口，主控模块的第四输入通道端口连接输入模块的第四通道输入口。

优选的，所述缓存模块包括4个位宽为8位，长度为1024位的FIFO IP核，分别为第一通道FIFO IP核、第二通道FIFO IP核、第三通道FIFO IP核及第四通道FIFO IP核，第一通道FIFO IP核用于接收并缓存主控模块输出的第一通道时间总和，第二通道FIFO IP核用于接收并缓存主控模块输出的第二通道时间总和，第三通道FIFO IP核用于接收并缓存主控模块输出的第三通道时间总和，第四通道FIFO IP核用于接收并缓存主控模块输出的第四通道时间总和。

优选的，所述主控模块采用STM32F103ZET6芯片。

优选的，所述缓存模块采用EP4ep4ce115f22c7n FPGA芯片。

优选的，所述格式的数据包括RS232串口数据、IIC数据和SPI数据。

优选的，所述航模接收机为天地飞航模接收器。

综上所述，由于采用了上述技术方案，本发明的有益效果是：采用数字手段解码，解码精度高，解码速度快，抗干扰性强，同时还具备输出缓存的特点。

【附图说明】

图1为本发明一种航模接收机解码装置一实施例的结构示意图。

【具体实施方式】

如图1所示，一种航模接收机解码装置，包括主控模块，与主控模块分别连接的输入模块、AVR JTAG ICE下载模块和缓存模块，与所述缓存模块分别连接的USB Blaster下载模块、输出模块；所述输入模块用于接收地面遥控指令信号，所述主控模块用于对指令信号进行解码，所述AVR JTAG ICE下载模块用于为主控模块下载程序，所述缓存模块为FIFO存储器，用于缓存主控模块输出的数据，所述USB Blaster下载模块用于为缓存模块下载程序，所述输出模块用于输出所需格式的数据。

本实施例中，所述航模接收机为天地飞航模接收器，它是一款国产的航模接收机，性价比高，深受国人的欢迎。但是现有的天地飞航模接收器解码装置均采用模拟电路技术手段进行解码，其核心是模拟电路的比较器，这种方法解码精度低，容易受到电磁环境的干扰。因此要对其解码装置进行创新。

本实施例中，所述输入模块用于接收地面遥控指令信号。该输入模块对外有六个接口，分别是VCC电源接口，GND地接口，第一通道输入口，第二通道输入口，第三通道输入口，第四通道输入口。

本实施例中，所述主控模块采用STM32F103ZET6芯片。它是本解码装置的核心，用于对解码信号的处理。主控模块的第一输入通道端口连接输入模块的第一通道输入口，第二输入通道端口连接输入模块的第二通道输入口，第三输入通道端口连接输入模块的第三通道输入口，第四输入通道端口连接输入模块的第四通道输入口。在使用时，必须先使能TIM时钟、使能GPIO时钟、使能第一输入通道端口、使能第二输入通道端口、使能第三输入通道端口、使能第四输入通道端口，同时还要将TIM配置为输入捕获模式、配置中断向量表等，使各个时钟、端口进入工作就绪状态，随时可以接收数据并进行处理，计算TIM时间总和和输出时间总和计算值。在工作过程中，根据不同的工作目的，将会应用到不同的应用程序，这些应用程序可通过AVR JTAG ICE下载模块进行下载。

本实施例中，所述缓存模块采用EP4ep4ce115f22c7n FPGA芯片。缓存模块当做FIFO使用，其作用是缓存主控模块输出的数据。在使用前，先使用quartus软件将缓存模块设置成4个位宽为8位，长度为1024位的FIFO IP核，第一通道FIFO IP核用于接收并缓存主控模块输出的第一通道时间总和，第二通道FIFO IP核用于接收并缓存主控模块输出的第二通道时间总和，第三通道FIFO IP核用于接收并缓存主控模块输出的第三通道时间总和，第四通道FIFO IP核用于接收并缓存主控模块输出的第四通道时间总和。在工作过程中，根据不同的工作目的和内容，将会应用到不同的应用程序，这些应用程序可通过USB Blaster下载模块进行下载。

本实施例中，所述输出模块用于输出所需格式的数据。输出模块包括单片机，与所述单片机分别相连的RS232接口、IIC接口和SPI接口，所述单片机与所述缓存模块相连。其中输出模块的核心是单片机。本实施例中，所述单片机采用STC89C52芯片，其内部包括串口协议转换程序，IIC协议转换程序，SPI协议转换程序等，用以将FIFO的原始数据转换成各种常用协议的数据，如串口协议、IIC协议、SPI协议等数据，这些数据将分别通过RS232接口、IIC接口和SPI接口向外传输，方便用户使用。

上述说明是针对本发明较佳可行实施例的详细说明，但实施例并非用以限定本发明的专利申请范围，凡本发明所提示的技术精神下所完成的同等变化或修饰变更，均应属于本发明所涵盖专利范围。