1.一种航模接收机解码装置，其特征在于，包括主控模块，与所述主控模块分别连接的输入模块、AVR JTAG ICE下载模块和缓存模块，与所述缓存模块分别连接的USB Blaster下载模块及输出模块；所述输入模块用于接收地面遥控指令信号，所述主控模块用于对指令信号进行解码，所述AVR JTAG ICE下载模块用于为主控模块下载程序，所述缓存模块为FIFO存储器，用于缓存主控模块输出的数据，所述USB Blaster下载模块用于为缓存模块下载程序，所述输出模块用于输出所需格式的数据。
2.根据权利要求1所述的一种航模接收机解码装置，其特征在于，所述输出模块包括单片机，与所述单片机分别相连的RS232接口、IIC接口和SPI接口，所述单片机与所述缓存模块相连。
3.根据权利要求2所述的一种航模接收机解码装置，其特征在于，所述单片机采用STC89C52芯片，用于获取所述缓存模块中的通道FIFO数据，并将FIFO原始数据转换成所需格式的数据。
4.根据权利要求1所述的一种航模接收机解码装置，其特征在于，所述输入模块对外有六个接口，分别是VCC电源接口、GND地接口、第一通道输入口、第二通道输入口、第三通道输入口及第四通道输入口，所述主控模块包括四个输入通道端口，其中，主控模块的第一输入通道端口连接输入模块的第一通道输入口，主控模块的第二输入通道端口连接输入模块的第二通道输入口，主控模块的第三输入通道端口连接输入模块的第三通道输入口，主控模块的第四输入通道端口连接输入模块的第四通道输入口。
5.根据权利要求4所述的一种航模接收机解码装置，其特征在于，所述缓存模块包括4个位宽为8位，长度为1024位的FIFO IP核，分别为第一通道FIFO IP核、第二通道FIFO IP核、第三通道FIFO IP核及第四通道FIFO IP核，第一通道FIFO IP核用于接收并缓存主控模块输出的第一通道时间总和，第二通道FIFO IP核用于接收并缓存主控模块输出的第二通道时间总和，第三通道FIFO IP核用于接收并缓存主控模块输出的第三通道时间总和，第四通道FIFO IP核用于接收并缓存主控模块输出的第四通道时间总和。
6.根据权利要求1所述的一种航模接收机解码装置，其特征在于，所述主控模块采用STM32F103ZET6芯片。
7.根据权利要求1所述的一种航模接收机解码装置，其特征在于，所述缓存模块采用EP4ep4ce115f22c7n FPGA芯片。
8.根据权利要求1所述的一种航模接收机解码装置，其特征在于，所述格式的数据包括RS232串口数据、IIC数据和SPI数据。
9.根据权利要求1所述的一种航模接收机解码装置，其特征在于，所述航模接收机为天地飞航模接收器。