专利名称：Td-scdma直放站系统单时隙功率控制装置的制作方法
技术领域：
本发明涉及一种属于无线通讯领域的功率控制装置，特别涉及一 种对TD — SCDMA射频信号各时隙功率进行精确控制的TD-SCDMA直放 站系统单时隙功率控制装置。
背景技术：
TD—SCDMA是一个时分系统，每个信息帧10ms，每个信息帧又分 为两个5ms的子帧，每个子帧又分成7个常规时隙和3个特殊时隙， 共10个时隙。要实现对每一个时隙进行单独的功率控制，首先需要 在时间轴上精确的给每个时隙定位，并在每个时隙的特定位置对这个 时隙的功率进行采样、分析，然后根据处理结果，在对时隙进行精确 时间定位的基础上对其进行功率控制，本时隙结束后，马上切换到下 一时隙的控制上。这一系列的工作要准确的完成，对上一时隙的控制 不能影响到下一时隙，更重要的是，对目标时隙功率变化要反应非常 灵敏。
TD—SCDMA每个信息帧10ms，每个信息帧又分为两个5ms的子帧， 这两个子帧的结构完全相同，子帧结构如图l所示，每个子帧又分成 7个常规时隙和3个特殊时隙，3个特殊时隙包括下行导频DwPTS， 保护时隙GP和上行导频UpPTS。
7个常规时隙中，TSO总是分配给下行链路，TS1总是分配给上 行链路，上行时隙和下行时隙由切换点分开。在TD—SCDMA系统中， 每个5ms的子帧中有两个切换点(UL到DL，和DL到UL)，通过灵活 的配置上下行时隙的个数，使TD—SCDMA适用于上下行业务对称及非 对称的业务模式。
发明内容
本发明的技术问题是要提供一种对TD—SCDMA射频信号各时隙 功率进行精确控制、且占用CPU极少资源的TD-SCDMA直放站系统单 时隙功率控制装置。
为了解决以上的技术问题，本发明提供了一种TD-SCDMA直放站 系统单时隙功率控制装置，用可编程门阵列芯片，内嵌一微处理器， 同时设置一时隙控制器和多输出定时器、高速模数转换器控制器、功 率衰减控制器、下行功率衰减器输出端口和上行功率衰减器输出端 口，其中高速模数转换器控制器设有九个只读寄存器，寄存九个时 隙采样的功率值，并与一高速多通道模数转换芯片连接组成了一个高 速多通道采样电路；功率衰减控制器设有九个可写寄存器，寄存九个 时隙应衰减的功率值，向下行功率衰减器输出端口或上行功率衰减器 输出端口输出系统时隙功率控制值；时隙控制器和多输出定时器与高 速模数转换器控制器连接，输出当前时间点，通知高速模数转换控制 器此刻应采样哪个时隙的功率，同时通知功率衰减控制器控制哪个时 隙的功率。
可编程门阵列芯片内嵌的微处理器，读取高速模数转换器控制器 的九个只读寄存器，寄存的九个时隙的采样功率值与微处理器己存储 的九个时隙的目标功率值比较，向功率衰减控制器输出各时隙的功率 控制值。
本发明的优越功效在于
1) 可编程门阵列芯片中设计一个接口，控制高速模数转换芯片，将 各通道采样值分别处理后保存在不同的寄存器中，这样就将采样与处 理器完全脱离，处理器只在需要的时候去读取相应寄存器的内容，从 而极大地节约了处理器资源；
2) 对时间要求十分严格的单时隙功率采样、采样值处理和单时隙功率控制等工作完全交给高效的逻辑组合电路来完成，时间点可以控制 得非常准确；
3) 在一个子帧5毫秒的时间内，可将各个时隙的功率都采样一遍， 从而保证了系统对功率控制的高灵敏性；
4) CPU处理器只需读取高速模数转换控制器中的寄存器的内容，与 保存在自己内存中的目标值相比较，若不相等，CPU处理器向功率衰 减控制器写入值，用来调整上行功率衰减器和下行功率衰减器的值， 从而实现单时隙功率控制的目的，对各个时隙的功率变化反应都十分 灵敏。
图1为本发明每个信息帧中子帧时隙结构图； 图2为本发明单时隙功率控制示意图； 图3为本发明的电路原理框图； 图4为本发明的单时隙控制的流程图； 图5为本发明的功率衰减器的控制流程图； 图6为本发明的高速采样控制工作的流程图； 图中标号说明
l一可编程门阵列芯片； 2—下行功率衰减器输出端口；
3—上行功率衰减器输出端口； 4一高速模数转换器控制器； 5—微处理器； 6—功率衰减控制器；
7—时隙控制器和多输出定时器； 8—高速多通道模数转换芯片； 9一下行功率衰减器； IO—上行功率衰减器。
具体实施例方式
请参阅附图所示，对本发明作进一步的描述。
如图2和图3所示，本发明提供了一种TD-SCDMA直放站系统单时隙功率控制装置，用可编程门阵列芯片1，内嵌一微处理器5，同 时设置一时隙控制器和多输出定时器7、高速模数转换器控制器4、 功率衰减控制器6、下行功率衰减器输出端口 3和上行功率衰减器输 出端口2，其中高速模数转换器控制器4设有九个只读寄存器，寄 存九个时隙采样的功率值，并与一高速多通道模数转换芯片8连接， 高速模数转换器控制器4与高速多通道模数转换芯片8便组成了一个 高速多通道采样电路；功率衰减控制器6设有九个可写寄存器，寄存 九个时隙应衰减的功率值，向下行功率衰减器输出端口 3或上行功率 衰减器输出端口 2输出系统时隙功率控制值；时隙控制器和多输出定 时器7与高速模数转换器控制器4连接，输出当前时间点，通知高速 模数转换控制器4此刻应采样哪个时隙的功率，同时通知功率衰减控 制器6控制哪个时隙的功率。
可编程门阵列芯片l内嵌的微处理器5，读取高速模数转换器控 制器4的九个只读寄存器，寄存的九个时隙的釆样功率值与微处理器 5已存储的九个时隙的目标功率值比较，向功率衰减控制器6输出各 时隙的功率控制值。
可编程门阵列芯片1含有足够的可编程逻辑资源，并且具有一个 嵌入式微处理器5，，型号是Atera公司的EP2C8，可在它的内部设计 处理器(CPU)、处理器所需外部设备接口，和其他接口与控制电路。
利用可编程门阵列芯片1里的逻辑资源设计一个上行功率衰减 器输出端口2，该端口 2与射频模块上行通路的功率衰减器相连，控 制上行发射功率，其中S6为功率衰减控制器6发送到上行功率衰减 器输出端口2的内容。
利用可编程门阵列芯片1里的逻辑资源设计的一个下行功率衰 减器输出端口 3，该端口 3与射频模块下行通路的功率衰减器相连， 控制下行发射功率，其中S5为功率衰减控制器6发送到下行功率衰 减器输出端口 3的内容。利用可编程门阵列芯片1的逻辑资源设计的一个高速模数转换 器控制器4，它有九个只读寄存器，分别存放图1所示的除GP之外
的九个时隙(七个常规时隙，两个特殊时隙，Gp时隙的功率不需要
检测)的实时功率。这九个只读寄存器称为功率寄存器。高速模数转
换器控制器4与高速多通道模数转换芯片8之间用二线串行总线S7 通信，通过通信总线，高速模数转换器控制器4工作，读出模数转换 的结果。然后将不同时隙的单次采样结果保存在不同的内存块中，连 续采样16轮之后，取其平均值，保存在相应的功率寄存器中，供微 处理器5读取，其中Sl是微处理器5传输过来的功率寄存器地址信 号;S2为微处理器5接收到的当前Sl信号中所指功率寄存器的内容。
嵌入式微处理器5，是用可编程门阵列芯片1的内部资源设计的， 在FPGA内部的嵌入式处理器内核。
功率衰减控制器6，是用可编程逻辑资源设计的一个器件，它有 9个可写寄存器，即是衰减寄存器，分别保存着9个时隙应该衰减的 功率值。并在特定的时刻向输出端口 2或输出端口 3传输相应的衰减 寄存器的内容。S3为处理器到衰减控制器的控制线，指示当前所访 问的衰减寄存器地址；S4为处理器到衰减控制器的数据线，传输所 需写入S3所指示的衰减寄存器的值。
时隙控制器加多输出定时器7，定时器用于确定当前时间点，以 通知高速模数转换器控制器4此刻应立即采样哪个时隙的功率，或通 知功率衰减控制器6应控制哪个时隙的功率。同时，TD—SCDMA系统 通过灵活的配置上下行时隙的个数，适用于上下行业务对称及非对称 的业务模式。应此我们要知道上、下行时隙的配置方案，以确定当前 应该采样的是上行功率还是下行功率，或者当前应该控制的是上行衰 减器还是下行衰减器。其中，S8为时隙控制器加多输出定时器7发 给高速模数转换器控制器4的时刻指示信号和上、下行指示信号；S9 为时隙控制器加多输出定时器7发给功率衰减控制器6的时刻指示信号和上、下行指示信号。
权利要求
1、一种TD-SCDMA直放站系统单时隙功率控制装置，其特征在于用可编程门阵列芯片，内嵌一微处理器，同时设置一时隙控制器和多输出定时器、高速模数转换器控制器、功率衰减控制器、下行功率衰减器输出端口和上行功率衰减器输出端口，其中高速模数转换器控制器设有九个只读寄存器，寄存九个时隙采样的功率值，并与一高速多通道模数转换芯片连接组成了一个高速多通道采样电路；功率衰减控制器设有九个可写寄存器，寄存九个时隙应衰减的功率值，向下行功率衰减器输出端口或上行功率衰减器输出端口输出系统时隙功率控制值；时隙控制器和多输出定时器与高速模数转换器控制器连接，输出当前时间点，通知高速模数转换控制器此刻应采样哪个时隙的功率，同时通知功率衰减控制器控制哪个时隙的功率。
2、 按权利要求1所述的TD-SCDMA直放站系统单时隙功率控制装 置，其特征在于可编程门阵列芯片内嵌的微处理器，读取高速模数转换器控制器 的九个只读寄存器，寄存的九个时隙的采样功率值与微处理器己存储 的九个时隙的目标功率值比较，向功率衰减控制器输出各时隙的功率 控制值。
全文摘要
一种TD-SCDMA直放站系统单时隙功率控制装置，用可编程门阵列芯片内嵌微处理器，设置时隙控制器和多输出定时器、高速模数转换器控制器、功率衰减控制器、上行/下行功率衰减器输出端口，其中高速模数转换器控制器设有九个只读寄存器，寄存九个时隙采样的功率值，并与高速多通道模数转换芯片连接组成了一个高速多通道采样电路；功率衰减控制器的九个可写寄存器，寄存九个时隙应衰减的功率值，向上行/下行功率衰减器输出端口输出时隙功率控制值；时隙控制器和多输出定时器输出当前时间点，通知高速模数转换控制器此刻应采样哪个时隙的功率，同时通知控制哪个时隙的功率。本发明的优点是节约了处理器资源，且能精确控制各时隙的功率。
文档编号H04B7/005GK101299625SQ200810039448
公开日2008年11月5日 申请日期2008年6月24日 优先权日2008年6月24日
发明者烽 杜, 萍 王 申请人:上海杰盛无线通讯设备有限公司