专利名称：高速突发调制解调器的制作方法
技术领域：
本发明涉及通信领域中的一种高速突发调制解调器，特别适用于 大容量无线数据无(短)前导突发传输的调制解调装置。
背景技术：
传统的调制解调器多采用闭环结构估计完成相干检测，估计精度 高、结构简单是其突出优点，特别适合连续通信。当用于突发通信时 该技术存在两个突出的缺陷同步时间长(系统开销大)和抗频偏能 力差，在大容量点对多点无线通信中，各点间的突发通信时间短，因 此闭环结构估计的应用受到了极大的限制。
发明内容
本发明的目的在于避免上述背景技术中的不足之处而提供一种 无(短)前导突发、抗频偏能力强、传输速率高的高速突发调制解调 器。本发明不但具有与传统的闭环估计相同的系统性能，而且克服了 同步时间长和抗频偏能力差的问题，还具有集成化程度高、体积小、 重量轻、机动性好等特点。
本发明的目的是这样实现的
它包括辅助复/分接器l、调制器2、解调器3、中频放大器4、
D/A变换器组5-l、 5-2、低通滤波器组6-l、 6-2、本振模块7、 IQ调 制器8、带通滤波器9、电源21;调制器2由串并变换模块IO、差分 编码模块11、基带成形模块组12-1、 12-2、DA接口模块组13-1、 13-2、 控制模块14构成；解调器3由A/D变换器22、数字下变频模块15、 匹配模块16、定时恢复模块17、载波频率恢复模块18、载波相位恢 复模块19、差分解码模块20构成；
所述的辅助复/分接器1的输入端口 1、 2、 5、 6分别与输入的 信息码流A端口、符号时钟B端口、解调器3的输出端口3、 4相 连，其输出端口3、 4分别与调制器2输入端口 1、 2，输出端口7、 8分别与输出的信息码流C端口、符号时钟D端口相连，辅助复分 接器1的输入端口 1、2分别接收A端口信息码流、B端口符号时钟， 输入端口5、 6分别接收解调器3解调出的信息码流、符号时钟，输 出端口3、 4分别输出复分接后的信息码流、符号时钟至调制器2， 输出端口 7、 8分别由C、 D端口输出分接后的信息码流、符号时钟； 调制器2输出端口 3、 4分别与D/A变换器组5-1、 5-2的各输入端 口 1相连，D/A变换器组5-1、 5-2的各输出端口 2分别与低通滤波 器组6-1、 6-2的各输入端口 1相连，调制器2将辅助复/分接器1输 入的信号码流、符号时钟进行调制成基带调制信号分别输出至D/A 变换器组5进行数模变换，D/A变换器组5将数模变换后的信号输 入低通滤波器组6进行低通滤波后输入IQ调制器8; IQ调制器8的 输入端口l、 2分别与低通滤波器组6-l、 6-2的各输出端口2连接， 输入端口 3与本振模块7的输出端口 1相连，IQ调制器8将本振模 块7输出的本振信号与低通滤波器组6输出的低通滤波后的信号调 制成中频信号，调制后的信号输出至带通滤波器9;带通滤波器9 的输入端口 1与IQ调制器8的输出端口 4相连，其输出端口 2通过 中频电缆与发信机输入端口 E相连，带通滤波器9将IQ调制器8 输出的调制信号进行带通滤波后输出；中频放大器4的输入端口 1 通过中频电缆与收信机端口 F相连，其输出端口 2与解调器3的输
入端口l连接，中频放大器4将收信机输入的中频信号进行自动增 益控制，经自动增益控制后的信号输出至解调器3;解调器3将4 输入的自动增益信号进行解调，得出信息码流、符号时钟后输入辅
助复/分接器1进行复/分接后输出；电源21出端+V电压端与各部件 相应电源端并接，提供各个部件工作电源。
所述调制器2中的串并变换模块10输入端1脚与辅助复/分接 器1输出端口 3相连，其输出端2、 3脚分别与差分编码模块11的 输入端1、 2脚相连，串并变换模块10将辅助复/分接器1输出的串 行码流进行串并变换后得到两路并行码流输入差分编码模块11，差 分编码模块11将输入的两路并行码流进行差分编码后输出至基带成 形模块12;基带成形模块组12-1、 12-2各输入端1脚分别与差分编 码模块11各输出端3、 4脚相连，各输出端2脚分别与DA接口模 块组13-1、 13-2各输入端1脚相连，基带成形模块组12-1、 12-2将 差分编码模块11输入的差分编码后的信号进行基带成形，得到平方 根升余弦信号。DA接口模块组13-1、 13-2分别将基带成形模块组 12-1、 12-2变换后的信号输出至D/A变换器5;控制模块14输入端 1脚与辅助复/分接器1输出端口 4相连，其输出端2、 3脚与串并变 换模块10输入端4、 5脚相连；差分模块11的输入端5脚、基带成 形模块12、DA接口模块13输入端3脚分别与控制模块14输出端3 脚相连;控制模块14产生的控制信号控制各相应模块进行信号处理; 串并变换模块IO、差分编码模块ll、基带成形模块组12-1、 12-2、 DA接口模块组13-1、 13-2、控制模块14各输入端9脚与电源21输200810079222. 1
说明书第4/10页
出端+V电压端连接、各输入端10脚与接地端连接，电源提供各个 模块的工作电压，接地端将各个模块接公共地端。
所述的解调器3中的A/D变换器22的输入端1脚分别与中频放 大器4的输出端口 2相连，数字下变频模块15输入端1脚与A/D变 换器22输出端2脚相连，数字下变频模块15的输出端2、 3脚分别 依次串接匹配模块16、定时恢复模块17、载波频率恢复模块18、载 波相位恢复模块19、差分解码模块20各出入端1、 2脚相连，差分 解码模块20出端3脚与辅助复/分接器1入端口 6连接，定时恢复 模块17出端5脚与辅助复/分接器1入端口 5连接；A/D变换器22 将输入的中频放大信号进行模数变换，模数变换后的信号分别输出 至数字下变频模块15变换到零中频，零中频信号输出至匹配模块16 完成信号匹配；定时恢复模块17从输入的匹配信号中恢复出各采样 点的I、 Q两路基带信号准确值和时钟；载波频率恢复模块18去除 I、 Q两路基带信号的调制频率；载波频率恢复模块19去除I、 Q两 路基带信号的附加相移；差分解码模块20将恢复相位后的I、 Q两 路基带信号解调得到的两路数字码流进行并串变换后完成差分译码 输出至辅助复/分接器l; A/D变换器22、数字下变频模块15、匹配 模块16、定时恢复模块17、载波频率恢复模块18、载波相位恢复模 块19、差分解码模块20各输入端9脚与电源21出端+V电压端连 接、各输入端10脚与接地端连接，电源21提供各个模块的工作电 压，接地端将各个模块接公共地端。
本发明解调器3采用盲估计算法实现解调。
本发明相比背景技术具有如下优点
1. 本发明解调器3采用信号处理技术盲估计信号参量，采用"存 储—处理"的方式完成相干检测，无需额外的前导(开销)，提高了 系统的吞吐量。
2. 本发明解调器3采用的频率估计算法，最大可估计范围为符
号速率的10%。另外本发明所需的处理时钟低，仅为符号速率的四倍。
3. 本发明的组成部件采用大规模现场可编程器件制作，因此可
通过配置不同的程序灵活地实现对工作参数的修改，使结构大大简 化，成本显著降低。
4. 本发明集成化程度高，因此体积小，重量轻，性能稳定可靠, 维修方便，设备机动能力明显提高。
图l是本发明的电原理方框图。
图2是本发明调制器2实施例的电原理图。
图3是本发明解调器3实施例的电原理图。
具体实施例方式
参照图1至图3，本发明由辅助复/分接器1、调制器2、解调器 3、中频放大器4、 D/A变换器组5-l、 5-2、低通滤波器组6-l、 6-2、 本振模块7、 IQ调制器8、带通滤波器9、电源21组成。图1是本 发明的电原理方框图，实施例按图l连接线路。其中辅助复/分接器 1的作用是通过端口 B输入符号时钟，通过端口 A输入外部信息码
流，进行分帧处理，并将分帧处理的信息码流、符号时钟通过输出 端口3、 4提供给调制器2;同时接收解调器3解调出的复合码流以
及符号时钟，进行去帧处理，分离出业务信息由信码端口 c输出、
符号时钟由端口 D输出。实施例辅助复/分接器1采用美国Altera公 司生产Stratix系列FPGA芯片制作。
本发明调制器2的输入端口 1、 2分别输入辅助复/分接器1的 输出端口3、 4输出的信息码流、时钟，并将信息码流调制成两路低 中频时间正交频分复用信号，由调制器2的输出端口 3、 4将形成的 两路基带信号分别送至D/A变换器组5-1、 5-2。它由串并变换模块 10、差分编码模块组ll-l、 11-2、基带成形模块组12-1、 12-2、 DA 接口模块组13-1、 13-2、控制模块14组成。图2是本发明调制器2 的电原理图，实施例按图2连接线路。
所述的串并变换模块10的作用是将辅助复/分接器1输出的信 息码流进行串并变换，并将其分为并行的2路码流信号，分别送至 差分编码模块ll。差分编码模块组ll-l、 11-2的作用是将输入的码 流信息进行差分编码后输出给基带成形模块组12-1、 12-2。基带成 形模块组12-1、 12-2输入差分编码模块组11-1、 11-2输出的码流信 息，并对其进行基带成形处理形成平方根升余弦信号。两路基带成 形信号通过DA接口模块组13-1、 13-2后输出D/A变换模块组5。 控制模块14将输入的时钟信号进行处理，形成调制器2的每个模块 的时钟控制信号。实施例串并变换模块10、差分编码模块11-1和 11-2、基带成形模块12-1和12-2、 DA接口模块13-1和13-2、控制
模块14均采用 一块美国Altera公司生产Stratix系列FPGA芯片制作。 本使用新型D/A变换器组5-1、 5-2的作用分别是将由调制器2 输出的两路数字基带信号变成模拟信号，并分别送入低通滤波器组 6-1、 6-2。低通滤波器组6-1、 6-2的作用是分别将两路模拟低中频 信号进行低通滤波后输出至IQ调制器8。本振模块7产生调制载波， 并送入IQ调制器8。 IQ调制器8作用是把两路基带信号调制到所需 要的中频，输出至带通滤波器9。带通滤波器9将输入的中频调制信 号进行带通滤波后，输出至发信机端口 E。实施例D/A变换器组5-1、
5- 2采用美国TI公司生产的DAC5675型芯片制作。低通滤波器组
6- 1、 6-2采用Mini公司生产的PLP-50型芯片制作。本振模块7采 用美国UMC公司生产的PMP-1500型芯片制作。IQ调制器8采用 美国AD公司生产的ADL5375型芯片制作。带通滤波器9采用中电 公司十三所生产的7MB/C-1200型带通滤波器制作。
本发明中频放大器4输入端口1接收来自收信机F端口的中频 信号，对其进行自动增益控制中频放大，由端口2输出给解调器3。 实施例中频放大器4采用中电公司十三所生产的集成放大器制作。
本发明解调器3的作用是将接收到的低中频调制信号变换得到 基带信号，经过定时恢复、载波频率恢复和载波相位恢复完成对信 号的相干解调，恢复出原始码流信息。本发明解调器3采用信号处 理技术盲估计信号参量，采用"存储一处理"的方式完成相干检测， 无需额外的前导(开销)，提高了系统的吞吐量；本发明解调器3采 用的频率估计算法，最大可估计范围为符号速率的10%，另外本发
明所需的处理时钟低，仅为符号速率的四倍。解调器3由A/D变换
器22、数字下变频模块15、匹配模块16、定时恢复模块17、载波 频率恢复模块18、载波相位恢复模块19、差分解码模块20组成， 图3是本发明解调器3的电原理图，实施例按图3连接线路。其中 A/D变换器22接收中频放大器4的输出端口 2的模拟低中频调制信 号，并通过采样将其变为数字信号。A/D变换器22输出的低中频调 制信号输入至数字下变频模块15，数字下变频模块15将其下变频到 零中频，得到2路并行的I、 Q基带信号，通过端口2、 3脚输出。 匹配模块16的作用是对数字下变频模块15输出的2路基带信号进 行匹配，使其输出信噪比最大。定时恢复模块17通过对匹配后的基 带信号进行非线性变换得到定时误差量，后处理的误差值控制数字 内插器完成输入信号的定时恢复。载波频率恢复模块18接收完成定 时恢复的I、 Q基带信号，通过对基带信号的非线性处理估计得到频 率值，从而完成载波频率恢复。载波相位恢复模块19通过非线性估 计得到附加相位值，然后对其进行相位补偿，同时恢复出数字信息 值。差分解码模块20的作用是把恢复出数字信息进行差分译码，确 定出原始数字信息，同时完成并串变换恢复出原始发送信息，输出 至辅助复/分接器1的输入端口 6。实施例数字下变频模块15、匹配 模块16、定时恢复模块17、载波频率恢复模块18、载波相位恢复模 块19、差分解码模块20均采用一块美国Altera公司生产Stratix系 列FPGA芯片制作。A/D变换器14采用美国TI公司生产的ADS5463 集成芯片制作。
本发明电源21提供各部件的直流工作电压，实施例采用市售通
用集成稳压直流电源块制作，其输出+V电压为+3。 3V、供电电流 为5A。
本发明解调器3采用盲估计算法解调，实施例中定时恢复盲估 计算法为输入的I、 Q两路基带信号首先进行平方非线性变换，然 后做4点FFT运算，运算后的两路数据分别累积L个符号，最后求
累积后的两路数据的相角即为定时估计值；载波频率恢复盲估计算 法为输入的I、 Q两路基带信号首先延迟一个符号周期后与当前信 号做差分运算，然后求出两路差分信号的相角并乘以4，根据求的相 角得到正弦、余弦两路信号，分别将两路信号累积L个符号，求两 路累积结果的相角并除以4即为载波频率估计值；载波相位恢复盲 估计算法为首先求出输入的I、 Q两路基带信号的相角并乘以4去 除调制信息，根据求的相角得到正弦、余弦两路信号，分别将两路 信号累积L个符号，求两路累积结果的相角并除以4即为载波相位 估计值。
本发明简要工作原理如下
发送信息时，辅助复/分接器1将外部业务信息端A输入的连续 信码进行分帧处理。调制器2把辅助复/分接器1输出的成帧信息， 分成2路并行码流进行进行差分编码，然后进行基带成形处理形成 平方根升余弦基带信号。两路基带信号经过D/A变换和低通滤波 后，两路模拟基带信号通过IQ调制器调制到所需中频上，对其进行 带通滤波后即可送入发信机。
接收信息时，中频放大器4接收来自收信机端口 F的低中频信
号，经过自动增益控制后送入解调器3。在解调器3中，对低中频信 号进行A/D采样后，通过数字下变频完成从低中频到零中频的转换， 低中频信号变换为并行的2路零中频信号，随后该信号进行匹配滤 波，匹配滤波后的信号依次完成定时恢复、载波频率恢复和载波相 位恢复实现相干检测。恢复出的数字信息经过差分译码和并串变换 后即可恢复出原始发送信息。 本发明安装结构如下
把图1至图3中所有电路器件安装在一块长、宽为160X160mm 的印制板上，然后把印制板安装在一个长、宽、高为320X285X 128 mm的机箱内，机箱的前面板上安装信码入端口 A、符号时钟入端 口 B、信码出端口 C、符号时钟出端口 D的电缆插座，在后面板上 安装上发信机出入端口 E、收信机出入端口 F的电缆插座和电源输 入端插座，组装成本发明。
权利要求
1.高速突发调制解调器，它包括辅助复/分接器(1)、中频放大器(4)、D/A变换器组(5-1、5-2)、低通滤波器组(6-1、6-2)、本振模块(7)、IQ调制器(8)、带通滤波器(9)、电源(21)，其特征在于还包括调制器(2)、解调器(3)；调制器(2)由串并变换模块(10)、差分编码模块(11)、基带成形模块组(12-1、12-2)、DA接口模块组(13-1、13-2)、控制模块(14)构成；解调器(3)由A/D变换器(22)、数字下变频模块(15)、匹配模块(16)、定时恢复模块(17)、载波频率恢复模块(18)、载波相位恢复模块(19)、差分解码模块(20)构成；所述的辅助复/分接器(1)的输入端口1、2、5、6分别与输入的信息码流A端口、符号时钟B端口、解调器(3)的输出端口3、4相连，其输出端口3、4分别与调制器(2)输入端口1、2，输出端口7、8分别与输出的信息码流C端口、符号时钟D端口相连，辅助复分接器(1)的输入端口1、2分别接收A端口信息码流、B端口符号时钟，输入端口5、6分别接收解调器(3)解调出的信息码流、符号时钟，输出端口3、4分别输出复分接后的信息码流、符号时钟至调制器(2)，输出端口7、8分别由C、D端口输出分接后的信息码流、符号时钟；调制器(2)输出端口3、4分别与D/A变换器组(5-1、5-2)的各输入端口1相连，D/A变换器组(5-1、5-2)的各输出端口2分别与低通滤波器组(6-1、6-2)的各输入端口1相连，调制器(2)将辅助复/分接器(1)输入的信号码流、符号时钟进行调制成基带调制信号分别输出至D/A变换器组(5)进行数模变换，D/A变换器组(5)将数模变换后的信号输入低通滤波器组(6)进行低通滤波后输入IQ调制器(8)；IQ调制器(8)的输入端口1、2分别与低通滤波器组(6-1、6-2)的各输出端口2连接，输入端口3与本振模块(7)的输出端口1相连，IQ调制器(8)将本振模块(7)输出的本振信号与低通滤波器组(6)输出的低通滤波后的信号调制成中频信号，调制后的信号输出至带通滤波器(9)；带通滤波器(9)的输入端口1与IQ调制器(8)的输出端口4相连，其输出端口2通过中频电缆与发信机输入端口E相连，带通滤波器(9)将IQ调制器(8)输出的调制信号进行带通滤波后输出；中频放大器(4)的输入端口1通过中频电缆与收信机端口F相连，其输出端口2与解调器(3)的输入端口1连接，中频放大器(4)将收信机输入的中频信号进行自动增益控制，经自动增益控制后的信号输出至解调器(3)；解调器(3)将(4)输入的自动增益信号进行解调，得出信息码流、符号时钟后输入辅助复/分接器(1)进行复/分接后输出；电源(21)出端+V电压端与各部件相应电源端并接，提供各个部件工作电源；所述的调制器(2)中的串并变换模块(10)输入端1脚与辅助复/分接器(1)输出端口3相连，其输出端2、3脚分别与差分编码模块(11)的输入端1、2脚相连，串并变换模块(10)将辅助复/分接器(1)输出的串行码流进行串并变换后得到两路并行码流输入差分编码模块(11)，差分编码模块(11)将输入的两路并行码流进行差分编码后输出至基带成形模块(12)；基带成形模块组(12-1、12-2)各输入端1脚分别与差分编码模块(11)各输出端3、4脚相连，各输出端2脚分别与DA接口模块组(13-1、13-2)各输入端1脚相连，基带成形模块组(12-1、12-2)将差分编码模块(11)输入的差分编码后的信号进行基带成形，得到平方根升余弦信号。DA接口模块组(13-1、13-2)分别将基带成形模块组(12-1、12-2)变换后的信号输出至D/A变换器(5)；控制模块(14)输入端1脚与辅助复/分接器(1)输出端口4相连，其输出端2、3脚与串并变换模块(10)输入端4、5脚相连；差分模块(11)的输入端5脚、基带成形模块(12)、DA接口模块(13)输入端3脚分别与控制模块(14)输出端3脚相连；控制模块(14)产生的控制信号控制各相应模块进行信号处理；串并变换模块(10)、差分编码模块(11)、基带成形模块组(12-1、12-2)、DA接口模块组(13-1、13-2)、控制模块(14)各输入端9脚与电源(21)输出端+V电压端连接、各输入端10脚与接地端连接，电源提供各个模块的工作电压，接地端将各个模块接公共地端；所述的解调器(3)中的A/D变换器(22)的输入端1脚分别与中频放大器(4)的输出端口2相连，数字下变频模块(15)输入端1脚与A/D变换器(22)输出端2脚相连，数字下变频模块(15)的输出端2、3脚分别依次串接匹配模块(16)、定时恢复模块(17)、载波频率恢复模块(18)、载波相位恢复模块(19)、差分解码模块(20)各出入端1、2脚相连，差分解码模块(20)出端3脚与辅助复/分接器(1)入端口6连接，定时恢复模块(17)出端5脚与辅助复/分接器(1)入端口5连接；A/D变换器(22)将输入的中频放大信号进行模数变换，模数变换后的信号分别输出至数字下变频模块(15)变换到零中频，零中频信号输出至匹配模块(16)完成信号匹配；定时恢复模块(17)从输入的匹配信号中恢复出各采样点的I、Q两路基带信号准确值和时钟；载波频率恢复模块(18)去除I、Q两路基带信号的调制频率；载波频率恢复模块(19)去除I、Q两路基带信号的附加相移；差分解码模块(20)将恢复相位后的I、Q两路基带信号解调得到的两路数字码流进行并串变换后完成差分译码输出至辅助复/分接器(1)；A/D变换器(22)、数字下变频模块(15)、匹配模块(16)、定时恢复模块(17)、载波频率恢复模块(18)、载波相位恢复模块(19)、差分解码模块(20)各输入端9脚与电源(21)出端+V电压端连接、各输入端10脚与接地端连接，电源(21)提供各个模块的工作电压，接地端将各个模块接公共地端。
2.根据权利要求1所述的高速突发调制解调器，其特征在于解调器(3)采用数字处理技术盲估计信号的时钟、载波频率、载波相位参量。
全文摘要
本发明公开了一种高速突发调制解调器，它涉及通信领域中无(短)前导突发传输、抗频偏能力强、传输速率高的调制解调器装置。它由调制器、解调器、辅助复/分接器、中频放大器、D/A变换器、低通滤波器、本振模块、IQ调制器、带通滤波器、电源等部件组成。它采用盲估计技术估计信号的参量，具有与传统的闭环估计相同的性能，克服了同步时间长和抗频偏能力差的缺点，实现高速突发调制解调。本发明还具有集成化程度高、体积小、重量轻、机动性好等特点。特别适用于大容量无线数据无(短)前导突发传输的调制解调装置。
文档编号H04L12/02GK101359993SQ20081007922
公开日2009年2月4日 申请日期2008年8月20日 优先权日2008年8月20日
发明者倪光华, 张永杰, 李志勇, 东 王, 王晓明 申请人:中国电子科技集团公司第五十四研究所