专利名称：一种基站侧无线基带芯片测试装置及方法
技术领域：
本发明涉及无线通信领域中数字集成电路设计及测试技术，尤其涉及通 讯设备中基站侧无线基带芯片可靠性测试装置及方法。
背景技术：
在基站侧无线基带芯片的研发过程中，需要把无线基带芯片放在实际应 用系统中进行可靠性测试。如图1给出了传统基站侧设备可靠性测试系统的
示意图。整个测试系统包括无线终端101、无线终端102、射频设备103、 可靠性测试环境104、无线基带设备105、基站控制器106、核心网107，待 测试的无线基带芯片放置于无线基带设备105中，而无线基带设备105本身 又放置于可靠性测试环境104中。
在传统基站侧设备可靠性测试中，一4殳是先施加试验条件(比正常情况 下更苛刻的条件)，然后开始CS域(比如"打电话，，)或PS域(比如"FTP 下载")或CS域+PS域混合等业务的测试，最后根据具体试验的现象，按 照国际或国家或行业或企业等标准得出测试结论。比如中华人民共和国国 家标准GB/T 17618、 GB/T 17626.1等标准^L定若有关专业标准化技术委 员会或产品技术规范没有给出不同的技术要求，试验结果应该按受试设备的 运行条件和功能规范进行如下分类。
a) 在技术要求限值内性能正常；
b) 功能或性能暂时降低或丧失，但能自行恢复；
c) 功能或性能暂时降低或丧失，但需操作者干预或系统复位；
d) 因设备(元件)或软件损坏，或数据丢失而造成不能自行恢复至正 常状态的功能降低或丧失。
在具体的可靠性测试过程中，若待测试无线基带芯片发生(与可靠性条件有关的)错误，但由于整机系统在具体通信中有一定的容错能力，无线基
带设备105功能和性能也可能正常；若待测试无线基带芯片没有发生任何错 误，但是无线基带设备105上的其它硬件或软件发生错误，也可能造成无线 基带设备105故障。因此很难根据整个无线基带设备105的测试结果来判定 待测试无线基带芯片是否正常工作。
发明内容
本发明所要解决的技术问题是提供一种基站侧无线基带芯片测试装置 及方法，可以解决采用传统测试方法难以根据整机测试结果判定待测芯片工 作正常与否的问题。
为了解决上述技术问题，本发明提供了 一种基站侧无线基带芯片的测试 装置，包括相互连接的待测芯片以及控制器单元；其中
待测芯片，用于作为上行可靠性测试的被测对象；
控制器单元，用于控制待测芯片的上^f亍天线数据流的产生时间点，并在 正确的时间窗内为待测芯片配置上行工作参数及产生上行天线数据流，通过 查询待测芯片的状态，以及读出待测芯片输出的上行处理结果，并将上行处 理结果与上行参考结果进行比较，来判断待测芯片上行处理结果的正确性。
进一步地，
待测芯片，用于作为下行可靠性测试的被测对象；
控制器单元，用于控制待测芯片的下^f亍天线数据流的采集时间点，在正 确的时间窗内为待测芯片配置下行工作参数及采集待测芯片的下行天线数 据流，并将采集的下行天线数据流与下行参考结果进行比较，以及查询待测 芯片的下行工作状态，来判断待测芯片下行处理结果的正确性。
进一步地，控制器单元包括主控单元和仆控单元，其中
仆控单元，分别与待测芯片以及主控单元连接，用于在主控单元的控制 下，将接收的来自主控单元的数据保存，并在指定的时间点向待测芯片输出 上行天线数据流；或者，在指定时间点从待测芯片采集下行天线数据流，以 判断下行处理结果的正确性，并将下行处理的判断结果保存；主控单元，用于分别对仆控单元和待测芯片进行参数配置和状态查询， 向仆控单元写入数字基带天线的上行天线数据，作为上行测试激励用，并从
仆控单元读出上行天线数据；以及判断待测芯片上行输出的正确性；或者， 向仆控单元写入数字基带天线的下行天线数据，作为下行参考结果用，并从 4卜控单元读出下行处理的判断结果。
进一步地，仆控单元为现场可编程逻辑阵列FPGA,主控单元为处理器； 其中，处理器是物理上的一个处理器，或是多个处理器，多个处理器为同类 型或不同类型的。
进一步地，FPGA内含有存储单元访问控制器，FPGA下挂有存储单元， 用于在存储单元访问控制器的控制下作为FPGA的数据存储空间；处理器下 挂有存储单元，用于作为处理器的数据存储空间。
进一步地，待测芯片在具体物理实现上是一个芯片或是多个芯片；或者， 待测芯片是在同一个硬件单板上，或是在不同的硬件单板上；待测芯片包含 上行功能和下行功能其中的一种或两种。
为了解决上述技术问题，本发明提供了 一种基站侧无线基带芯片的测试 方法，涉及测试装置中的待测芯片以及控制器单元；该方法步骤为
(a) 编写测试用例，准备所述待测芯片的工作参数、上行或下行数据、 参考结果以及预期状态；
(b) 启动测试开始工作；
(c )控制器单元配置待测芯片，在正确的时间窗内为待测芯片产生上 行天线数据流，待测芯片根据配置参数和输入的数据流输出上行处理结果；
(d)控制器单元查询待测芯片的上行工作状态，并将上行处理结果与 上行参考结果进行比较，以判定待测芯片上行处理结果的正确性。
进一步地，步骤(c)或者控制器单元配置待测芯片，待测芯片根据配 置参数和输入的业务数据流输出下行天线数据流，控制器单元在正确的时间 窗内采集待测芯片的所述下行天线数据流；步骤(d)控制器单元将下行天 线数据流与下行参考结果进行比较，并查询待测芯片的下行工作状态，以判定待测芯片下行处理结果的正确性。
进一步地，控制器单元包括主控单元和仆控单元，在步骤(C)前还包
括步骤
主控单元访问仆控单元的工作状态，并为仆控单元配置工作参数；
主控单元将上行天线数据流或下行参考结果写入仆控单元，并将上行天 线数据流的产生时间点或下行天线数据流的采集时间点告知仆控单元；
步骤(c)仆控单元按产生时间点产生上行天线数据流，或者，仆控单 元按采集时间点采集下行天线数据流；
步骤(d)主控单元判定待测芯片上行处理结果的正确性；或者，仆控 单元判定待测芯片下行处理结果的正确性，并保存判定结果；待主控单元访 问获取。
进一步地，上行处理结果与上行参考结果的比较，或者下行天线数据流 与下行参考结果的比较，均为比特级比较。
本发明提出的测试装置及方法，通过控制上行数字基带IQ数据流的产 生时间点、下行数字基带IQ数据流的采集时间点及在正确的时间窗内配置 待测无线基带芯片所需的工作参数，可判断待测芯片是否在正确的时间点上 输出正确的结果，并在具体可靠性测试过程中，可精确地判定待测芯片工作 正常与否；同时，本发明还可用于通常室内环境情况下样片功能和性能测试， 可弥补无线专用测试仪器无法完成指定时间点比特级校准功能的缺陷，且可 緩解多套测试环境对大量测试仪器的需求，有助于节省研发成本；再有，本 发明还可用于无线基带芯片(不局限于基站侧)研发过程中的FPGA原型验 证，也适用于直接采用FPGA实现的无线基带功能的测试方案。
图1为传统基站侧设备可靠性测试系统的示意图； 图2为本发明的基站侧无线基带芯片可靠性测试装置结构示意图； 图3为本发明的基站侧无线基带芯片可靠性测试方法流程图； 图4a为本发明方法对待测芯片进行上行通路测试的工作流程图；图5为本发明对WCDMANodeB基带芯片进行可靠性测试的装置实施 例结构示意图。
具体实施例方式
以下结合附图和具体实施例详细解释本发明的技术方案。
图2给出了本发明的基站侧无线基带芯片可靠性测试装置一实施例的 结构示意图，该装置包括时钟信号发生器201、现场可编程逻辑阵列FPGA 202及其下挂的存储单元203、待测试无线基带芯片204、处理器205及其 下挂的存储单元206;其中
时钟信号发生器201,分别与FPGA 202、待测试无线基带芯片204以 及处理器205连接，用于给它们提供正确的时钟、复位信号以及定时信号， 使得各功能单元有正确的输入时钟、能够被可靠地复位并进行定时上的同 步，以便很好地协同工作。
FPGA202,分别与存储单元203、待测试无线基带芯片204以及处理器 205连接，用于在处理器205的控制下，接收处理器205写入的上行数字基 带天线数据或下行数字基带天线数据，并将其保存；向待测芯片2(M输出符 合要求的上行天线数据流，并将待测芯片输出的状态信息保存；或从待测芯 片204采集其输出的下行天线数据流，并将待测芯片204输出的处理结果与 参考结果进行比特级比较，以判断待测芯片204输出结果的正确性，并将判 断结果保存。
FPGA 202与待测芯片204采用IQ数据流接口实现连接，可便于支持不 同接口类型要求的待测芯片204。
存储单元203,用于存储处理器205写入FPGA 202的上行、下行天线 数据、待测芯片204输出的状态信息以及FPGA202对待测芯片2(M输出的 下行处理的判断结果。
待测无线基带芯片204，与处理器205连接，用于作为无线基带处理功 能的被测对象。待测芯片204与其它功能模块的连接可以是在同一个硬件单板上，也可 以不在同一个硬件单板上；待测芯片204可以同时包含上4亍功能和下行功 能，也可以只包含上行功能或下行功能，在具体物理实现上可以是一个芯片 或多个芯片。
处理器205,与存储单元206连接，用于实现对FPGA 202的参数配置 和状态查询，向FPGA202写入上行数字基带天线数据或下行数字基带天线 数据，分别作为上行测试激励用和下行参考结果用；从FPGA202读出上行 数字基带天线数据以及FPGA 202对待测芯片204输出的上行处理的判断结 果；实现对待测芯片204的参数配置和状态查询，向待测芯片204写入其需 要的下行业务数据，读出待测芯片204输出的下行处理结果，并将其与参考 结果进行比特级比较，判断待测芯片204下行输出的正确性。
处理器205不一定是物理上的一个处理器，可以是(能与待测芯片204 接口适配的)多个同类型或不同类型的处理器。
处理器下挂的存储单元206，用于作为处理器205的数据存储空间，存 储要写入FPGA 202、待测芯片204的数据、从FPGA 202、待测芯片204 读出的数据。
通过以上测试装置的描述可以看出，实际上处理器205与FPGA202组 成了控制器单元，用于控制待测芯片的上行天线数据流的产生时间点及下行 天线数据流的采集时间点，并在正确的时间窗内为待测芯片配置上行工作参 数及产生所述上行天线数据流，或从待测芯片采集下行天线数据流，并分别 根据待测芯片的上行处理结果及采集的下行数据流，来判断所述待测芯片 上、下行处理结果的正确性。其中，FPGA202作为控制器单元的仆控单元， 处理器205则作为控制器单元的主控单元。仆控单元釆用FPGA202实现主 要是考虑接口的灵活性，便于与各种功能的待测芯片对接，如果接口匹配当 然也可以采用微控制器、微处理器芯片或专用控制器芯片实现。
对于无线基带芯片204进行可靠性测试的工作流程分上行通路流程和 下行通路流程，以下将分别对其进行详细介绍。如图3所示，对待测无线基带芯片204进行可靠性测试的流程包括以下 步骤
步骤301，编写测试用例，准备待测无线基带芯片204的工作参数、上 行或下行业务数据、待测芯片204输出的参考结杲及预期状态等；
步骤302,启动测试开始工作；
启动包括时钟信号发生器提供正确的时钟、复位信号、定时信号给控 制器单元和待测芯片，以及施加可靠性试验条件，开始上行或下行可靠性测 试；
步骤303，控制器单元正确配置待测芯片；
步骤304,控制器单元在正确的时间窗内为待测芯片产生上行天线数据 流，待测芯片根据配置和输入的上行数据流输出处理结果；或者，待测芯片 根据配置和输入的业务数据流输出处理结果，控制器单元在正确的时间窗内 采集下行天线数据流；
也就是说，步骤304中上行、下行两项既可以分别在测试上行或下行流 程中分开进行，请参见后面图4a和图4b;也可以统一在同一个流程中进行。
步骤305,读取待测芯片的工作状态；
步骤306,判定待测芯片输出结果的正确性。
图4a给出了待测无线基带芯片204的上行可靠性测试实施例的流程， 包括以下步骤
步骤401，根据可靠性测试需求编写恰当的测试用例，并据测试用例准 备好待测芯片204所需的工作配置参数及测试过程中可能更新的参数、上行 天线数据流(可由算法仿真链路产生)、待测芯片204输出的参考结果(可 由算法仿真链路产生)以及待测芯片204 —些状态空间的预期值等；
步骤402,时钟信号发生器201提供正确的时钟、复位信号、定时信号 给FPGA 202、待测芯片204以及处理器205，以便各功能单元获得定时上 的同步；步骤403，施加可靠性试验条件，开始上行可靠性测试；
步骤404，处理器205访问FPGA 202工作状态并配置工作参凄t;
步骤405，处理器205把测试用例指定的上行天线数据流写入FPGA 202 (可存入其下挂的存储单元203 ),并将测试用例中指定的上行数据发送时 间点告知FPGA202;
步骤406，处理器205根据测试用例指定的工作参数在正确的时间窗内 配置待测芯片204 (包含可能在后续的时间点进行参数更新)；
步骤407， FPGA 202按指定时间点产生上行天线数据流给待测芯片
204;
步骤408,待测芯片204根据配置参数和输入的上行天线数据流进行处 理，输出处理结果给处理器205;
步骤409,处理器205查询待测芯片204的上行工作状态；
步骤410，处理器205根据待测芯片204输出的参考结果、待测芯片204 输出的实际结果(包含输出时间点)及从待测芯片204读出的状态信息，判 定结果的正确性。
图4b给出了待测芯片204的下行可靠性测试实施例的流程，包括以下 步骤
步骤411，根据可靠性测试需求确定恰当的测试用例，并据测试用例准 备好其指定的待测芯片204的工作配置参数及测试过程中可能更新的参数、 配套的下行业务数据(可采用受控的随机数)、待测芯片2(M输出的参考结 果(可由算法仿真链路产生)以及待测芯片204 —些状态空间的预期值等；
步骤412,时钟信号发生器201提供正确的时钟、复位信号、定时信号 给FPGA 202、待测芯片204以及处理器205，以便各功能单元获得定时上 的同步；
步骤413，施加试-验条件，开始下行可靠性测试；
步骤414,处理器205访问FPGA 202工作状态并配置工作参凄t;步骤415,处理器205把待测芯片204下行输出的参考结果写入FPGA 202 (可存入其下挂的存储单元203 )，并把下行天线数据采集时间点告知 FPGA 202;
步骤416,处理器205根据测试用例指定的工作参数在正确的时间窗内 配置待测芯片204 (包含可能在后续的时间点进行参数更新)并写入配套的 下行业务数据；
步骤417,待测芯片204根据配置参数和输入的下行业务数据进行处理， 并输出处理结果；
步骤418, FPGA202按指定时间点采集待测芯片204输出的下行数字 基带IQ数据 流;
步骤419， FPGA202根据待测芯片204输出的参考结果、待测芯片204 输出的实际处理结果，判断待测芯片204输出结果的正确性，并把判断结果 存入FPGA 202内的存储空间中，或存入外挂的存储单元203中；
步骤420，处理器205访问FPGA 202的存储单元，以获取FPGA 202 的判断结果；同时，查询待测芯片204的下行工作状态，根据获取的判断结 果和状态信息综合判断待测芯片204工作的正确性。
图5给出了本发明的又一个实施例——用于WCDMA NodeB基带芯片 可靠性测试装置结构示意图。本实施例涉及的装置在一个PCB单板上实现， 由基带板外部提供电源、时钟、定时信号、调试串口、网口、 SerDes接口等。
本实施例中时钟/复位信号/定时信号发生器501由差分变单端时钟芯 片、时钟驱动器、看门狗芯片、定时信号处理芯片组成，把外部提供的时钟、 复位信号、定时信号转换成本装置其它部分所需的时钟、复位信号及定时信 号等，使得各功能单元能获得定时上的同步，并能很好地协同工作。
本实施例中的现场FPGA 502采用1片Altera Stratix系列FPGA实现， 具体型号为EP1S20F780C7; FPGA 502下挂的存储单元503采用2片相同 的DDR SDRAM实现，具体型号为MT46V16M16P-6T。 FPGA 502内部使 用DDR控制器实现对DDR SDRAM 503的读写访问，DDR时钟的工作频率是lOOMHz。
本实施例中的待测试无线基带芯片同时包含上行功能和下行功能，但是 在两个物理芯片上实现的，分别为WCDMA NodeB基带下行码片级及 HSDPA符号级协处理器504， WCDMA NodeB基带上行码片级协处理器 505。
FPGA 502通过WCDMA NodeB基带上行码片级协处理器505自定义 的接口实现与其连接，体现出采用FPGA器件实现该接口的灵活性；同时， FPGA 502通过WCDMA NodeB基带下行码片级及HSDPA符号级协处理器 504自定义的接口实现与其连接，体现出采用FPGA器件实现该接口的灵活性。
本实施例中的处理器采用3片不同型号的处理器实现，其中1片为 PowerPC系列的CPU 510，具体型号为MPC8270ZUUPE;另夕卜2片分别为 同型号的TI C6000系歹'J DSP1 508 、 DSP2 506 , 具体型号为 TMS320C6416DGLZA6E3 。
本实施例中处理器下挂的存储单元采用与3个处理器相配套的存储单 元，其中，CPU下挂4片SDRAM 511,具体型号为MT48LC16M16A2TG-75; 每个DSP分别下挂1片SDRAM(507、509)，具体型号为HY57V561620T-H。
CPU 510通过总线60X Bus实现与SDRAM 511的连接，SDRAM 511 作为CPU510的数据存储单元；且CPU510通过总线60XBus与DSP1 508、 DSP2 506的HPI 口实现32比特位宽相连，用以实现DSP程序的加载、DSP 程序启动运行的控制以及测试平台工作时调度信息的交互等。
CPU510通过本地总线Local Bus与FPGA 502实现16比特位宽相连， 用以实现FPGA 502工作参数配置及其工作状态的读出、上行数字基带天线 数据的写入和回读、下4于参考结果的写入和回读以及读取下行测试结果等。
DSP2 506通过EMIFB实现与SDRAM 507的连接，SDRAM507作为 DSP2 506的数据存储单元。
DSP2 506通过EMIFA实现与WCDMA NodeB基带下行码片级及 HSDPA符号级协处理器504的连接，用以实现WCDMA NodeB基带下行码片级及HSDPA符号级协处理器504工作参数的配置、下行业务数据的写 入、WCDMA NodeB基带下行码片级及HSDPA符号级协处理器504工作 状态的读取等。WCDMA NodeB基带下行码片级及HSDPA符号级协处理 器504工作在SBSRAM方式下，时钟频率最高为100MHz,读延时要配置 为3个时钟周期，写延时配置为O时钟周期。DSP1 508通过EMIFB实现与SDRAM 509的连4妻，SDRAM509作为 DSP1 508的数据存储单元。DSP1 508通过EMIFA实现与WCDMA NodeB基带上行码片级协处理 器505的连接，用以实现WCDMA NodeB基带上行码片级协处理器505工 作参数的配置、码片级处理输出结果的读取以及其工作状态的读取等。 WCDMA NodeB基带上行码片级协处理器505工作在SBSRAM方式下，时 钟频率最高为lOOMHz，读延时要配置为3个时钟周期，写延时配置为O时 钟周期。在上述具体实施例中，上、下行分别是在两个芯片上实现，具体测试也 是分别按照图3和图4分开进行上行、下行芯片的测试的。在WCDMA基 站侧真实应用中虽然是上行、下行协同工作，而且上行通路有反馈信息提供 给下行芯片。在具体项目的测试工作中，为了能够将上行、下行芯片分开独 立测试以便对测试故障进行定位，本发明在测试平台中均已考虑了这种因 素，并用DSP2给下行芯片配置该反馈信息来准确构造。采用本发明上述方法及装置，可精确地控制上行数字基带IQ数据流的 产生时间点，处理器可得到待测试无线基带芯片的上行处理输出结果，并实 现比特级的实时结果判定；同时，可精确地控制下行数字基带IQ数据流的 采集时间点；可编程逻辑阵列FPGA可得到待测无线基带芯片的下行处理输 出结果，并实现比特级的实时结果判定；在具体可靠性测试过程中，能够精 确地判断待测无线基带芯片是否正常工作。当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的 情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变 形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1、一种基站侧无线基带芯片的测试装置，其特征在于，所述装置包括相互连接的待测芯片以及控制器单元；其中所述待测芯片，用于作为上行可靠性测试的被测对象；所述控制器单元，用于控制所述待测芯片的上行天线数据流的产生时间点，并在正确的时间窗内为所述待测芯片配置上行工作参数及产生所述上行天线数据流，通过查询所述待测芯片的上行工作状态，以及读出所述待测芯片输出的上行处理结果，并将所述上行处理结果与上行参考结果进行比较，来判断所述待测芯片上行处理结果的正确性。
2、 按照权利要求1所述的装置，其特征在于，所述待测芯片，用于作为下行可靠性测试的被测对象；所述控制器单元，用于控制所述待测芯片的下行天线^:据流的采集时间 点，在正确的时间窗内为所述待测芯片配置下行工作参数及采集所述待测芯 片的所述下行天线数据流，并将采集的所述下行天线数据流与下行参考结果 进行比较，以及查询待测芯片的下行工作状态，来判断所述待测芯片下行处 理结果的正确性。
3、 按照权利要求1或2所述的装置，其特征在于，所述控制器单元包 括主控单元和仆控单元，其中所述仆控单元，分别与所述待测芯片以及所述主控单元连接，用于在所 述主控单元的控制下，将接收的来自所述主控单元的数据保存，并在指定的 时间点向所述待测芯片输出上行天线数据流；或者，在指定时间点从所述待 测芯片采集下行天线数据流，以判断所述下行处理结果的正确性，并将下行 处理的判断结果保存；所述主控单元，用于分别对所述仆控单元和所述待测芯片进行参数配置 和状态查询，向所述仆控单元写入数字基带天线的上行天线数据，作为上行 测试激励用，并从所述仆控单元读出所述上行天线数据；以及判断所述待测 芯片上行输出的正确性；或者，向所述仆控单元写入数字基带天线的下行天 线数据，作为所述下行参考结果用，并从所述仆控单元读出所述下行处理的判断结果。
4、 按照权利要求3所述的装置，其特征在于，所述仆控单元为现场可 编程逻辑阵列FPGA,所述主控单元为处理器；其中，所述处理器是物理上 的一个处理器，或是多个处理器，所述多个处理器为同类型或不同类型的。
5、 按照权利要求4所述的装置，其特征在于，所述FPGA内含有存储 单元访问控制器，所述FPGA下挂有存储单元，用于在所述存储单元访问控 制器的控制下作为所述FPGA的数据存储空间；所述处理器下挂有存储单 元，用于作为所述处理器的凄t据存储空间。
6、 按照权利要求1或2所述的装置，其特征在于，所述待测芯片在具 体物理实现上是一个芯片或是多个芯片；或者，所述待测芯片是在同一个硬 件单板上，或是在不同的硬件单板上；所述待测芯片包含上行功能和下行功 能其中的一种或两种。
7、 一种基站侧无线基带芯片的测试方法，涉及测试装置中的待测芯片 以及控制器单元；其特征在于，所述方法步骤为(a) 编写测试用例，准备所述待测芯片的工作参数、上行或下行数据、 参考结果以及预期状态；(b) 启动测试开始工作；(c )所述控制器单元配置所述待测芯片，在正确的时间窗内为所述待 测芯片产生上行天线数据流，所述待测芯片根据配置参数和输入的所述数据 流输出上行处理结果；(d)所述控制器单元查询待测芯片的上行工作状态，并将所述上行处 理结果与上行参考结果进行比專支，以判定所述待测芯片上^f亍处理结果的正确 性。
8、 按照权利要求7所述的方法，其特征在于，步骤(c)或者控制器单 元配置待测芯片，所述待测芯片根据配置参数和输入的业务数据流输出下行 天线数据流，所述控制器单元在正确的时间窗内采集所述待测芯片的所述下行天线数据流；步骤(d)所述控制器单元将所述下行天线^t据流与下行参考结果进行比较，并查询所述待测芯片的下行工作状态，以判定所述待测芯 片下行处理结果的正确性。
9、 按照权利要求7或8所述的方法，其特征在于，所述控制器单元包 括主控单元和仆控单元，在步骤(c)前还包括步骤所述主控单元访问所述仆控单元的工作状态，并为所述仆控单元配置工 作参数；所述主控单元将所述上行天线数据流或下行参考结果写入所述仆控单 元，并将所述上行天线数据流的产生时间点或所述下行天线^:据流的采集时 间点告知所述仆控单元；步骤(c)所述仆控单元按所述产生时间点产生所述上行天线数据流， 或者，所述仆控单元按所述采集时间点采集所述下行天线数据流；步骤(d)所述主控单元判定所述待测芯片上行处理结果的正确性；或 者，所述仆控单元判定所述待测芯片下行处理结果的正确性，并保存判定结 果；待所述主控单元访问获取。
10、 按照权利要求7或8所述的方法，其特征在于，所述上行处理结果 与所述上行参考结果的比较，或者所述下行天线数据流与所述下行参考结果 的比较，均为比特级比较。
全文摘要
一种基站侧无线基带芯片的测试装置，包括相互连接的待测芯片以及控制器单元；其中，待测芯片作为上、下行的被测对象；控制器单元在正确的时间点控制产生待测芯片上行天线数据流或采集下行天线数据流，通过查询待测芯片的状态及读出待测芯片输出的上行处理结果，并将上行处理结果与上行参考结果进行比较；或将采集的下行天线数据流与下行参考结果进行比较及查询待测芯片的下行工作状态，来分别判断待测芯片上、下行处理结果的正确性。本发明可弥补无线专用测试仪器无法完成指定时间点比特级校准功能的缺陷，且缓解了多套测试环境对大量测试仪器的需求，节省研发成本。
文档编号H04B17/00GK101557598SQ200810090428
公开日2009年10月14日 申请日期2008年4月7日 优先权日2008年4月7日
发明者杨晓龙, 顺 汤, 许祥滨, 谭建华 申请人:中兴通讯股份有限公司