专利名称：具有ieee1394接口的电视机及其控制接口的方法
技术领域：
本发明涉及一种具有IEEE 1394接口的电视机及其控制接口的方法。
技术背景IEEE 1394是一种成熟的数据接口 ，具有以下的优点 (1)数字接口 数据能够以数字形式传输，不需数模转换，从而降低了设备的复杂
性，保证了信号的质量； (2)即使主机系统在全速工作时，IEEE 1394设备也可以随时插入或拆除；
(3)即插即用； (4)采用读/写映射空间的结构，而不是IEEE 1212标准规定的寻址发送数据方式，对于外部电缆和底板技术规格，都有详细规定； (5) IEEE 1394标准定义了三种传输速率98. 304Mbps, 196. 608Mbps,392. 216Mbps ;三种速率可供选择，增加了灵活性； (6) IEEE 1394总线可适应台式个人机用户的全部I/O要求，并可以与SCSI并口(小型计算机系统接口 ) 、RS232标准串口 、 IEEE 1284标准并口 Centronics接口 、A卯le， sDesktop Bus等接口兼容； (7)接口设备对等(peer-to-peer)，不分主从设备，都是主导者和服务者。其中有足够的智能用于连接，不需附加控制功能。如此便可不通过计算机而在两台摄像机之间直接传递数据，也可以让多台计算机共享一台摄像机；
(8)物理体积小，制造成本低，易于安装；
(9) IEEE 1394串行总线不存在专利问题； (IO)适合于家电产品。IEEE 1394的价格降低，部分原因是通过串行数据传输来达到的，它采用了简化电子电路和电缆设计。 可录液晶电视实现了可录模块完全整合在电视机内，只要外接U盘或移动硬盘，观众即可将自己喜欢的电视节目储存其中，便捷实用。在观看电视节目的时候可以边看边录；也可以在收看时对另外的频道进行录制，实现后台操作；还可以预约时间，在上班或深夜的时候定时自动录制，将精彩画面留住。液晶显示器已经非常普及，但是作为传输速度比较快的1394接口，现在的可录液晶电视还没有支持。 发明内容本发明的目的在于公开一种具有1394接口的电视机及其控制接口的方法，便于电视机和其它设备或者存储器之间快速传送电视节目或者其它影音数据。
本发明公开了一种具有IEEE1394接口的电视机，具有主CPU芯片，所述IEEE 1394标准接口进一步包括1394插座、物理层芯片和链路层芯片；所述1394接口插座、物理层芯片、链路层芯片和主CPU依次电连接，实现8位TS流数据的双向传送；在接口设备不是根节点，也没有发生自标识结束中断时，当SlefHDend = l，开启INTO中断，处理一帧图像数据。
本发明开公开了一种具有IEEE1394接口的电视机控制接口的方法，所述电视机具有主CPU芯片，所述IEEE1394接口进一步包括1394插座、物理层芯片和链路层芯片，其特征在于，所述1394接口插座、物理层芯片、链路层芯片和主CPU依次电连接，实现8位TS流数据的双向传送；所述控制接口的方法包括如下步骤当监测到所述接口已经接入电缆时，第一步，监控接口设备是否为根节点，否则进入下一步；第二步，监控是否发生自标识结束中断，否则进入下一步；第三步，监控是否SlefHDend = l，是则开启INTO中断，处理一帧图像数据。 所述第一步中，监控设备是否根节点，如果是则强制所述电视机为根节点，直至所述设备不是根节点，进入下一步；所述第二步中，监测是否发生自标识结束中断，否则继续监测是否SlefHDend = 1，是则在监测是否SlefHDend = 1之前顺序执行如下步骤(1)清除自标识中断位，(2)读取自标识请求包，(3)构造双字应答包和发送配置只读存储器，(4)判断GRF是否已经读空？否则回到(2)读自标识请求包，直至GRF已经读空，(5)设SlefHDend=1 ;然后监测是否SlefHDend = 1，否则回到所述第二步的起始步骤；直至SlefHDend =l，进入下一步。 本发明公开的具有IEEE1394接口的电视机及其控制接口的方法，还包括如下从属技术特征 所述1394接口插座的tpa和tpb脚直接连接到物理层芯片的tpa和tpb脚；物理层芯片的D0-D78位数据接口 、时钟elk脚、请求lreq脚、和使能Ikon脚分别对应连接到链路层芯片；链路层芯片的D0-D78位数据接口、帧同步脚Fsync、时钟脚Clk、同步脚Sync和数据有效脚Val对应连接到所述主CPU，引线脚Irq用于控制所述主CPU中断。
所述IEEE 1394标准接口还提供了高速随机存储器接口，所述链路层芯片具有用于数据处理的8位地址引脚和16位的数据引脚。 本发明把IEEE 1394标准接口使用到电视机中，使得电视图像数据或者其它影音数据能够不需数模转换以数字形式传输，提高了电视机的性能。本发明的电视机的复杂性低，信号质量有保障。
图1是IEEE 1394标准接口的连接框图。 图2是IEEE1394物理层芯片连接到链路层芯片的电路原理图。
图3是IEEE1394链路层芯片连接到主CPU的第一部分电路原理图。
图4是IEEE1394链路层芯片连接到主CPU的第二部分电路原理图。
图5是IEEE1394链路层芯片连接到主CPU的第三部分电路原理图。
图6是控制IEEE1394运行的软件处理流程图。
图7是控制IEEE 1394运行的中断处理流程图。
具体实施方式
下面结合附图和具体实施方式
对本发明做进一步详细说明。
IEEE 1394标准规定的电缆有6根线，其中4根信号线，2根电源线，电压从8V 40V，最大电流1.5A，所以IEEE 1394总线能提供60W的最大功率，总线设备不需要独立的电源，给用户带来了很大方便。 如图1所示是1394接口的连接框图，信号从插座进入1394的PHY IC(物理层芯片)，经过PHY IC处理之后将8位的数据送入Link IC(链路层芯片)，Link IC处理之后再将8位的TS流数据送入主CPU进行处理，电视机CPU的可以作为1394接口的主CPU。这里TS流数据是指在MPEG-2系统中，由视频、音频的ES流和辅助数据复接生成的用于实际传输的标准信息流(TS :TransportStream)。图中SCLK为(时钟)引脚，LREQ为(link芯片请求)引脚，LKON为(link芯片的使能脚)引脚，CTL0:1是2位时钟数据线。Data0:7是8位数据线。 如图2所示是IEEE 1394接口的TOY IC连接到Link IC的电路原理图，图中的 J1301芯片是1394接口插座，其中的tpa和tpb直接连接到PHY IC的tpa， tpb脚；图中PHY
IC的时钟elk脚、请求lreq脚、和使能Ikon脚分别对应连接到Link IC ;D0、 Dl......D7
共计8个数据线对应连接到Link IC。 图3所示是IEEE1394链路层IC的第 一 部分电路原理图，图中PHYDO、
PHYD1......PHYD7是来自TOY IC的8位数据总线；LREQ脚和LINKON脚分别是TOY IC的
请求Lreq脚和使能Ikon脚，分别对应连接到Link IC。 如图4所示是IEEE1394链路层IC连接到主CPU的第二部分电路原理图，这部分
是Link IC到CPU芯片的TS数据流接口的连接示意图，图中D0-D7是8位的TS流数据接
口脚，Fsync是帧同步脚，Clk是时钟脚，Sync是同步脚，Val是数据有效脚。 如图5所示是IEEE1394链路层IC连接到主CPU的的第三部分电路原理图，图中
Irq引线脚用于控制CPU中断，Csn2引线是片选脚，Rd， wr脚分别为读写脚，RESETN是复位
脚；由于1394数据要进行处理，所以图中PNX—MIU—ADD[8:0]是Link IC提供的8位的地址
引脚DDR接口 ，图中PNX_MIU_DATA[ 15:0]是Link IC提供的16位的数据引脚DDR接口 。 如图6所示是控制IEEE1394运行的软件处理流程图，包括如下步骤首先进行变
量初始化，设置链路层芯片寄存器的初始值；然后初始化配置ROMA数组，然后等待总线电
缆插入；在总线电缆插入以后，先判断设备(外接的1394设备比如摄像机)是否根节点，是
则强制电视机的主CPU为根节点，并发起总线复位，然后再判断设备是否根节点。 如果设备不是根节点，再判断是否发生自标识结束中断，否则监测是否SlefIDend
=l，是则在监测是否SlefIDend= 1之前顺序执行如下步骤(1)清除自标识中断位，(2)
读取自标识请求包，(3)构造双字应答包和发送配置ROM, (4)判断GRF是否已经读空？否
则回到(2)读自标识请求包，顺序执行，直至GRF已经读空，(5)设SlefIDend二 l，这里
SlefIDend自标识标志置1的是接续往下处理图像，如果置0就是继续响应中断。 如果没有SlefIDend = 1，则回到上述判断是否发生自标识结束中断的步骤，顺序
执行上述步骤。 如果SlefHDend二 l，则开启INTO中断，处理一帧图像，并将结果存入帧缓存，再发 出切换RSM指令，再继续循环开启INTO中断。 综上所述，在设备不是根节点，也没有发生自标识结束中断时，当SlefIDend = 1， 开启INTO中断，处理一帧图像数据。 图7是中断处理流程图。当发生INTO中断时，根据请求包内容构造应答包的包头 信息，发送到主CPU;然后启动(数据)端口发送一个数据包，然后判断是否一帧发送结束？ 是则关闭INTO中断，然后中断返回，否则直接中断返回。
权利要求
一种具有IEEE1394接口的电视机，具有主CPU芯片，所述IEEE 1394标准接口进一步包括1394插座、物理层芯片和链路层芯片；其特征在于，所述1394接口插座、物理层芯片、链路层芯片和主CPU依次电连接，实现8位TS流数据的双向传送；在接口设备不是根节点，也没有发生自标识结束中断时，当SlefHDend＝1，开启INTO中断，处理一帧图像数据。
2. 根据权利要求1所述的具有IEEE1394接口的电视机，其特征在于，所述1394接口 插座的tpa和tpb脚直接连接到物理层芯片的tpa和tpb脚；物理层芯片的D0-D78位数据 接口、时钟clk脚、请求lreq脚、和使能lkon脚分别对应连接到链路层芯片；链路层芯片的 D0-D78位数据接口、帧同步脚Fsync、时钟脚Clk、同步脚Sync和数据有效脚Val对应连接 到所述主CPU，引线脚Irq用于控制所述主CPU中断。
3. 根据权利要求2所述的具有IEEE1394接口的电视机，其特征在于，所述IEEE 1394 标准接口还提供了高速随机存储器接口，所述链路层芯片具有用于数据处理的8位地址引 脚和16位的数据引脚。
4. 一种具有IEEE1394接口的电视机控制接口的方法，所述电视机具有主CPU芯片，所 述IEEE1394接口进一步包括1394插座、物理层芯片和链路层芯片，其特征在于，所述1394 接口插座、物理层芯片、链路层芯片和主CPU依次电连接，实现8位TS流数据的双向传送； 所述控制接口的方法包括如下步骤当监测到所述接口已经接入电缆时，第一步，监控接口 设备是否为根节点，否则进入下一步；第二步，监控是否发生自标识结束中断，否则进入下 一步；第三步，监控是否SlefHDend = l，是则开启INTO中断，处理一帧图像数据。
5. 根据权利要求4所述的具有IEEE1394接口的电视机控制接口的方法，其特征在于， 所述1394接口插座的tpa和tpb脚直接连接到物理层芯片的tpa和tpb脚；物理层芯片的 D0-D78位数据接口 、时钟clk脚、请求lreq脚、和使能lkon脚分别对应连接到链路层芯片； 链路层芯片的D0-D7 8位数据接口、帧同步脚Fsync、时钟脚Clk、同步脚Sync和数据有效 脚Val对应连接到所述主CPU，引线脚Irq用于控制所述主CPU中断。
6. 根据权利要求5所述的具有IEEE1394接口的电视机控制接口的方法，其特征在于， 所述IEEE 1394标准接口还提供了高速随机存储器接口，所述链路层芯片具有用于数据处 理的8位地址引脚和16位的数据引脚。
7. 根据权利要求6所述的具有IEEE1394接口的电视机控制接口的方法，其特征在于， 所述第一步中，监控设备是否根节点，如果是则强制所述电视机为根节点，直至所述设备不 是根节点，进入下一步；所述第二步中，监测是否发生自标识结束中断，否则继续监测是否 SlefHDend = 1，是则在监测是否SlefHDend = 1之前顺序执行如下步骤(1)清除自标识 中断位，(2)读取自标识请求包，(3)构造双字应答包和发送配置只读存储器，(4)判断GRF 是否已经读空？否则回到(2)读自标识请求包，直至GRF已经读空，(5)设SlefHDend = 1 ; 然后监测是否SlefHDend = 1，否则回到所述第二步的起始步骤；直至SlefHDend = l，进入 下一步。
全文摘要
本发明公开了一种具有IEEE1394接口的电视机及其控制接口的方法，具有主CPU芯片，所述IEEE1394标准接口进一步包括1394插座、物理层芯片和链路层芯片；所述1394接口插座、物理层芯片、链路层芯片和主CPU依次电连接，实现8位TS流数据的双向传送；在接口设备不是根节点，也没有发生自标识结束中断时，当SlefHDend＝1，开启INTO中断，处理一帧图像数据。本发明把IEEE1394标准接口使用到电视机中，使得电视图像数据或者其它影音数据能够不需数模转换以数字形式传输，复杂性低，信号质量有保障。
文档编号H04N5/775GK101742202SQ20081021731
公开日2010年6月16日 申请日期2008年11月11日 优先权日2008年11月11日
发明者林凯 申请人:康佳集团股份有限公司