专利名称：数据传送装置及其接口控制半导体集成电路、协议处理电路控制方法
技术领域：
本发明涉及一种输出传送装置，特别涉及适用与在包括IEEE1394接口的数据传送装置中的协议处理电路的电源管理的技术。
背景技术：
现在，数字电视(DTV)、数字摄像机(DVC)和机顶盒(STB)等数字AV设备已经开始普及。作为这些数字AV设备之间的数据传送方式，主要采用根据IEEE1394标准的串行数据传送方式。
另一方面，在CD-ROM驱动器和DVD驱动器等PC外设配件中，包括IEEE1394接口的配件也已大量涌现。但是，在PC外设配件和数字AV设备中，由于所使用的协议不同，即使包括相同类型的IEEE1394端子，也不能直接进行数据交换。
有关根据IEEE1394标准的串行数据传送协议，可以大致分为AV系列和PC系列。AV系列的协议(以下称为[AV协议])，采用IEEE1394标准的Isochronous传送，IEC61883标准是其代表例。另一方面，PC系列的协议(以下称为[PC协议])，采用IEEE1394标准的Asynchronous传送，SBP(Serial Bus Protocol)-2标准是其代表例。
以往，控制IEEE1394接口的接口控制半导体集成电路(以下称为[1394LSI])，分为包括AV系列的协议处理电路，和包括PC系列的协议处理电路。为此，在AV系列以及PC系列双方进行数据传送时，需要采用AV系列以及PC系列两种1394LSI。但是，近年来，特别是在数字AV设备中，要使用这两个协议的要求越来越高，开发了包括AV系列以及PC系列两者的协议处理电路的1394LSI。
图9表示包括AV系列以及PC系列两者的协议处理电路的上述1394LSI的构成。1394LSI100，包括进行转发、IEEE1394总线的初始化以及仲裁的PHY11、与PHY11之间进行数据传送的LINK控制部12、以及多个协议处理电路13a、13b、13c。其中，协议处理电路13a，控制Isochronous传送，是处理MPEG2的数据和声音数据等AV系数据的ISO控制部。协议处理电路13b是对Isochronous包按照DTCP(DigitalTransmission Content Protection)标准实施加密处理的版权功能控制部。然后，协议处理电路13c，控制Asynchronous传送，是处理PC系列数据的SBP-2控制部。由于包括这样的多个协议处理电路的1394LSI的出现，对于按照IEEE1394标准进行AV系列以及PC系列数据传送的数据传送装置，由于LSI数量的减少，可以降低产品成本，简化系统构成，缩短开发周期。
发明内容
(发明要解决的课题)对于上述那样的在1394LSI中搭载的多个协议处理电路，并不是所有同时使用。并且，对于没有使用的协议处理电路也始终供给时钟，造成电能的无谓消耗。
现在，上述那样的1394LSI，安装在DTV和DVD驱动器等放置型数字设备中。在放置型数字设备中，由于可以从商用电源接收电能供给，对于由没有使用的协议处理电路引起的电能消耗，并没有必要特别考虑。但是，今后，对于DVC等移动设备，作为记录介质，可以预先会出现处理DVD和HDD等PC系列的数据的装置。移动设备，由于主要采用电池驱动，电能消耗就成为特别重要的要素。特别是，对于在这样的移动设备中搭载的1394LSI，必须避免由没有使用的协议处理电路引起的电能浪费。
鉴于上述问题，本发明的目的在于降低包括多个协议处理电路的1394LSI的电能消耗。
(解决课题的手段)为解决上述课题，本发明所构成的方案，是作为按照IEEE1394标准进行串行数据传送的数据传送装置，包括具有多个协议处理电路、以及针对这些多个协议处理电路的每一个进行时钟的供给/切断的切换的开关、并且控制上述串行数据传送的接口控制半导体集成电路、从上述接口控制半导体集成电路获取1394控制信息、根据该1394控制信息、针对上述多个协议处理电路的每一个进行时钟的供给/切断的判定的判定装置，上述开关，根据上述判定装置的判定，进行上述切换。此外，供给/切断的切换是指在供给和切断之间切换。
依据该发明，利用判定装置，对多个协议处理电路的每一个判定是供给还是切断脉冲。该判定是依据从接口控制半导体集成电路获取的1394控制信息进行。在此，1394控制信息是指在接口控制半导体集成电路中各种寄存器保存的有关IEEE1394标准的各种信息、以及在数据传送装置之间传送的按照IEEE1394标准的包、特别是包含在包的头部中的信息。通过参照这样的1394控制信息，可以知道要使用那一个协议处理电路。然后，通过接口控制半导体集成电路中的开关，根据判定装置的判定，切换时钟的供给/切断。即，通过对多个协议处理电路中向要使用的电路供给时钟，而切换向没有使用的电路供给的时钟，可以降低接口控制半导体集成电路的电能消耗。
优选在上述接口控制半导体集成电路中设置保存上述开关的控制信息的时钟控制寄存器、和根据上述控制信息控制上述开关的动作的时钟选择器。然后，上述判定装置，根据上述判定更新保存在上述时钟控制寄存器中的上述控制信息。
具体地讲，上述1394控制信息，是在IEEE1394总线上的节点数，上述判定装置，根据上述节点数，进行上述判定。又，具体地讲，上述1394控制信息，是作为在IEEE1394总线上传送的包，上述判定装置，解析上述包，根据该解析结果，进行上述判定。
优选上述判定装置，最早，在要求数据传送开始的交易中在传送或者接收最初的包之后，对于上述多个协议处理电路中有关该数据传送的电路，进行时钟供给的判断。进一步，该判定如果在上述交易中在传送或者接收最后包之后进行，可以更进一步缩短向协议处理电路供给时钟的时间。
优选上述判定装置，最迟，在要求数据传送停止的交易中在传送或者接收最后的包之前，对于上述多个协议处理电路中有关该数据传送的电路，进行时钟切断的判断。进一步，该判定如果在上述交易中在传送或者接收最初包之前进行，可以更进一步缩短向协议处理电路供给时钟的时间。
又，为解决上述课题，本申请发明所构成的方案，作为具有多个有关按照IEEE1394标准进行串行数据传送的协议处理电路的接口控制半导体集成电路，包括针对上述多个协议处理电路的每一个进行时钟的供给/切断的切换的开关。
依据该发明，通过开关，可以对协议处理电路个别进行时钟的供给或者切断。这样，可以进行向要使用的协议处理电路供给时钟，而切断对没有使用的协议处理电路的时钟供给的控制，可以降低接口控制半导体集成电路即1394LSI的电能消耗。
优选在上述接口控制半导体集成电路中设置保存上述开关的控制信息的时钟控制寄存器、根据上述控制信息控制上述开关的动作的时钟选择器。
又，优选在上述接口控制半导体集成电路中设置根据1394控制信息对上述多个协议处理电路的每一个进行时钟的供给/切断的判定装置，上述开关，根据上述判定装置的判定，进行上述切换。
另一方面，为解决上述课题，本申请发明所构成的方案，作为在控制按照IEEE1394标准的串行数据传送的接口控制半导体集成电路中控制协议处理电路的协议处理电路控制方法，具有根据从上述接口控制半导体集成电路获取的1394控制信息，进行上述协议处理电路的动作/停止的判定的判定步骤、根据上述判定协议的判定，控制上述协议处理电路的动作/停止的切换的控制步骤。
依据该发明，利用判定步骤，对多个协议处理电路的每一个判定是使其动作，还是使其停止。该判定是依据从接口控制半导体集成电路获取的1394控制信息进行，通过参照这样的1394控制信息，可以知道要使那一个协议处理电路动作。然后，通过控制步骤，根据判定步骤的判定结果，控制协议处理电路的动作/停止的切换。即，通过对多个协议处理电路中只让要使用的电路动作，而让没有使用的电路停止，可以降低接口控制半导体集成电路的电能消耗。
具体地讲，上述1394控制信息，是在IEEE1394总线上的节点数，上述判定步骤，根据上述节点数，进行上述判定。又，具体地讲，上述1394控制信息，是在IEEE1394总线上传送的包，上述判定步骤，解析上述包，根据该解析结果，进行上述判定。
优选上述上述判定步骤，最早，在要求数据传送开始的交易中在传送或者接收最初的包之后，进行上述协议处理电路的动作的判定。进一步，该判定如果在上述交易中在传送或者接收最后包之后进行，可以更进一步缩短协议处理电路的动作时间。
优选上述判定步骤，最迟，在要求数据传送停止的交易中在传送或者接收最后的包之前，进行上述协议处理电路的停止的判定。进一步该判定如果在上述交易中在传送或者接收最初包之前进行，可以更进一步缩短协议处理电路的动作时间。
图1表示本发明第1实施方式的1394LSI的构成图。
图2表示本发明第2实施方式的数据传送装置的构成图。
图3是表示时钟控制寄存器的内容的图。
图4是表示时钟的供给/阻断的判定方法的流程图。
图5表示IEEE1394标准的交易的时序。
图6表示PCR(插接控制寄存器)的地址图。
图7表示自接点确立/切断连接时的时序图。
图8表示他接点确立/切断连接时的时序图。
图9表示包括AV系列以及PC系列两者的协议处理电路的现有技术的1394LSI的构成图。
符号说明10、10A-1394LSI(接口控制半导体集成电路)；13a-ISO控制部(协议处理电路)；13b-版权功能控制部(协议处理电路)；13c-SBP-2控制部(协议处理电路)；13d-Async_c控制部(协议处理电路)；14a、14b、14c、14d—开关；16—时钟控制寄存器；17—时钟选择器；20—微处理器(判断装置)；TR1—要求开始数据传送的交易；TR3—要求停止数据传送的交易。
具体实施例方式
以下参照
本发明的实施方式。
(第1实施方式)图1表示本发明第1实施方式的1394LSI的构成图。此外，和在图9中已经说明的构成要素相同的要素，采用和图9相同的符号，在此省略其说明。
1394LSI10，包括PHY11、LINK控制部12、以及作为协议处理电路的ISO控制部13a、版权功能控制部13b、SBP-2控制部13c、以及控制Asynchronous connection的Asyncc控制部13d。又包括与这些协议处理电路13a～13d分别对应的开关14a、14b、14c、14d。开关14a～14d，分别由端子15a、15b、15c、15d给出的信号进行控制。
然后，对上述构成1394LSI10的动作进行说明。
开关14a～14d，分别根据施加在端子15a～15d上的信号，切换开闭状态。开关14a～14d，分别通过闭合，向协议处理电路13a～13d供给从PHY11经过LINK控制部12接收到的时钟。另一方面，通过断开，切断时钟。
例如，现在假定1394LSI10在传送MPEG2数据。这时，通过使闭合开关14a，断开开关14b～14d那样对端子15a～15d施加信号，只向MPEG2数据处理所需要的ISO控制部13a供给时钟，切断向其它没有使用的协议处理电路13b～13d供给的时钟。这样，可以抑制没有使用的协议处理电路13b～13d引起的电能消耗，降低电能消耗。在MPEG2数据处理时，有时可能需要版权功能控制部13b进行处理。这时，只要在端子15b施加给定的信号，使开关14b闭合即可。
以上，依据本实施方式，在包括多个协议处理电路13a～13d的1394LSI10中，通过开关14a～14d，可以向多个协议处理电路13a～13d个别进行时钟的供给/切断。这样，通过按照只向协议处理电路13a～13d要使用的电路供给时钟那样控制开关14a～14d，可以将1394LSI10的电能消耗降低到大约60％的程度。
(第2实施方式)图2表示本发明第2实施方式的数据传送装置的构成。此外，和在第1实施方式中已经说明的构成要素相同的要素，采用和图1相同的符号，在此省略其说明。
本实施方式的数据传送装置，包括1394LSI10A、微处理器20。1394LSI10A，省略了第1实施方式的1394LSI10中的端子15a、15b、15c、15d，而包括时钟控制寄存器以及时钟选择器17。
时钟控制寄存器16，保存开关14a～14d的控制信息。时钟选择器17，根据保存在时钟控制寄存器16中的控制信息，控制开关14a～14d的动作。
图3表示时钟控制寄存器16的内容。时钟控制寄存器16，具有和1394LSI10A所有的协议处理电路13a～13d对应的寄存器R1～R4。这些寄存器R1～R4的值，可以由微处理器20改写。
时钟选择器17，参照时钟控制寄存器16的寄存器R1～R4的值，当寄存器值为“1”时，表示控制开关14(表示14a～14d中的任一个时用[14]，以下相同)，向与该寄存器对应的协议处理电路13(表示13a～13d中的任一个时用[13]，以下相同)供给时钟，而另一方面，当寄存器值为“0”时，控制开关14，切断与该寄存器对应的协议处理电路13供给的时钟。在初始状态下，所有寄存器值均设定为“0”，对于所有协议处理电路13a～13d处于时钟切断状态。
微处理器20，相当于判断装置。在微处理器20中，从1394LSI10A获取1394控制信息，根据该1394控制信息，对协议处理电路13a～13d，进行时钟的供给/切断的判断，如此编制程序。
以下，对于由微处理器20判定时钟的供给/切断的方法的一例，参照图4的流程图进行说明。
首先，微处理器20监视总线复位的发生(S11)。总线复位，当在1394总线上连接了新设备，或者拔出了设备时等，对总线进行初始化时所产生的信号。当总线复位发生时，将改变LINK控制部12中的节点计数器121的值。微处理器20，监视接点计数器121的值，当该值发生变化时，表明发生了总线复位。微处理器20，检测到总线复位后，参照这时的节点计数器121的值，即节点数量(S12)。这时，如果节点数量在2以上，识别出处于在1394总线上连接了其它设备的状态，在时钟控制寄存器16中设定时钟的供给(S13)。另一方面，如果节点数量在1以下，由于没有识别出在1394总线上连接有其它设备，在时钟控制寄存器16中设定时钟的切断(S14)。这样，根据节点数量，可以判断供给/切断时钟。
在根据节点数的判定方法中，不能判定各个协议处理电路13a～13d是否在实际使用中。并且该方法，作为供给/切断时钟的判定方法，可以容易实现。又，也可以在包括任一个AV系列以及PC系列的协议处理电路的1394LSI中应用。
另一方面，也可以采用对从1394总线传送来的包进行解析，根据该解析结果，进行供给/切断时钟的判定的方法。在IEEE1394标准的包中，包含协议特有的命令，通过参照这些信息，可以确定使用那一个协议处理电路。
然后，对供给/切断时钟的判定时序、即时钟控制寄存器16的更新时序进行说明。
图5表示在请求方和响应方之间进行的、IEEE1394标准的交易的时序图。IEEE1394标准的交易，如该时序图所示，大致可以分成3个。第1，请求开始传送数据的交易TR1，第2，数据传送实态的交易TR2、第3，请求停止数据传送的交易TR3。
首先，对时钟供给的判定的时序进行说明。
在交易TR1中，从请求方向响应方传送作为最初包的传送开始请求包BGN_P1。在请求方侧，从传送请求包BGN_P1时(时刻T1)开始，预测要使用有关数据传送的协议处理电路。因此，在请求方侧，按照在时刻T1之前切断向该协议处理电路的时钟，最早也在时刻T1之后供给时钟那样更新时钟控制寄存器16即可。另一方面，在响应方侧，从接收请求包BGN_P1时(时刻T2)开始，预测要使用有关数据传送的协议处理电路。因此，在响应方侧，按照在时刻T2之前切断向该协议处理电路的时钟，最早也在时刻T2之后供给时钟那样更新时钟控制寄存器16即可。
在交易TR1中，在请求包BGN_P1之后，传送另外的各种各样的包。然后，在传送了最后的包(在图5的例中为响应包BGN_Pn)之后，开始数据传送交易TR2。在请求方以及响应方中，在要开始数据传送之前，才向协议处理电路供给时钟，可以进一步降低电能消耗。因此，在请求方侧，优选在传送响应包BGN_Pn时(时刻T3)之后，更新时钟控制寄存器16。同样，在响应方侧，优选在接收到响应包BGN_Pn时(时刻T4)之后，更新时钟控制寄存器16。
然后，对时钟切断的判定的时序进行说明。
在交易TR3中，从请求方向响应方传送作为最初包的传送停止请求包END_P1。在之后传送另外的各种各样的包，传送作为最后包的传送停止结束请求包END_Pm后，结束交易TR3。在请求方侧，在接收请求包END_Pm时(时刻T8)，已经结束了输出传送处理。因此，在请求方侧，在时刻T8以后，不需要向有关数据传送的协议处理电路供给时钟，按照最迟在时刻T8之前将该协议处理电路的时钟切断按压更新时钟控制寄存器16即可。另一方面，在响应方侧，在传送请求包END_Pm时(时刻T7)，已经结束了数据传送。因此，在响应方侧，按照最迟在时刻T7之前更新时钟控制寄存器16即可。
在请求方以及响应方中，在刚停止数据传送之后，就将向协议处理电路供给的时钟切断，可以进一步降低电能消耗。因此，在请求方侧，优选在交易TR3中在传送最初包的传送停止请求包END_P1时(时刻T5)之前，更新时钟控制寄存器16。同样，在响应方侧，优选在接收到请求包END_P1时(时刻T6)之前，更新时钟控制寄存器16。
以下，以AV协议为例，具体说明时钟的供给/切断的判定方法。在之前，对有关AV协议的一般内容进行说明。
采用AV协议传送Isochronous包之前，传送设备需要从IRM(Isochronous Resource Manager)获取传送所需要的频带以及通道编号，与接收设备之间确立连接。这时，传送设备，参照插接控制存储器(PCR)。图6表示PCR的地址图以及内容。
在连接中，有广播型以及点到点型2种。又，在确立或者切断连接时，采用进行带条件写入的锁定交易，改写PCR。首先，如果要确立连接时，通过锁定交易判断要求的连接是否已经确立。然后，当连接未确立时，未确立连接在PCR中写入需要的信息。另一方面，如果连接已经确立，不对PCR进行改写。
如果确立了广播型连接时，在PCR中，将表示广播型连接的数的bcc(broadcast connection counter)寄存器设定为“1”。另一方面，如果确立了点到点型连接，在PCR中，表示点到点型连接的数的pcc(point-to-point connection counter)寄存器，设定成现时刻确立的点到点型连接的数。
然后，在采用AV协议进行数据传送时，对时钟控制寄存器16中的寄存器R1(ISO控制部13a的时钟供给/切断的信息)的更新进行说明。
为了传送Isochronous包，自机(自节点)自发确立连接，开始Isochronous包的传送，从在1394总线上的其它机(其它节点)变更自节点的oPCR寄存器，强制让其连接确立后，进行Isochronous包的传送。
图7表示自节点确立/切断连接时的流程图。首先，从IRM获取在Isochronous包的传送中所需要的频带以及通道编号(S201)。然后，要求进行点到点型连接时(S202)，开始锁定交易，向对方节点传送锁定请求包(S203)。在对方节点中，进行PCR的改写后，传送锁定响应包。然后，接收到锁定响应包后(S204)，判断pcc寄存器是否正确更新(S205)。如果更新失败时，则异常结束(S206)，如果成功时，则确立点到点型连接。在此，将时钟控制寄存器16的寄存器R1设定成“1”(S207)。
另一方面，在要求广播型连接时，在获取频带以及通道编号后，改写自节点的PCR中的bcc寄存器(S209)。这样，确立广播型连接。在此，和上面同样，将时钟控制寄存器16的寄存器R1设定成“1”(S207)。
通过将时钟控制寄存器16的寄存器R1设定成“1”，向ISO控制部13a供给时钟，称为可以进行AV协议的处理的状况。然后，开始Isochronous包的传送(S210)。这样，在该具体例中，在要进行数据传送之前更新时钟控制寄存器16。
如果有传送停止的指示时(S211)，参照bcc寄存器以及pcc寄存器的值(S212)。停止Isochronous包的传送时，自节点使用的bcc或者pcc减一。在该减一后，这些寄存器均为“0”时，处于切断所有连接的状态。这时，可以切断向ISO控制部13a供给的时钟，将时钟控制寄存器16的寄存器R1设定成“0”(S213)。然后，停止Isochronous包的传送(S214)。这样，在该具体例中，在数据传送之后更新时钟控制寄存器16。
又，其它节点变更自节点的oPCR寄存器后强制确立连接时，进行如下的处理。图8表示其它节点确立/切断连接时的流程图。首先，从其它节点接收锁定请求包，更新PCR(S301)。在PCR更新后，传送锁定响应包(S302)。然后，确认自节点的oPCR寄存器中bcc寄存器以及pcc寄存器是否均为“0”(S303)。如果不是均为“0”时，由于发生了来自其它节点的连接确立的要求，包括Isochronous包的传送，将时钟控制寄存器16的寄存器R1设定成“1”(S304)。这样，向ISO控制部13a供给时钟，可以进行AV协议的处理。然后，开始Isochronous包的传送(S305)。这样，在该具体例中，在要进行数据传送之前更新时钟控制寄存器16。
在Isochronous包的传送中接收到来自其它节点的锁定请求包，发生了PCR更新事件时(S301)，确认自节点的oPCR寄存器中bcc寄存器以及pcc寄存器是否均设定为“0”(S303)。如果这些寄存器均为“0”时，处于切断所有连接的状态。这时，可以切断向ISO控制部13a供给的时钟，将时钟控制寄存器16的寄存器R1设定成“0”(S306)。然后，停止Isochronous包的传送(S307)。这样，在该具体例中，在数据传送之后更新时钟控制寄存器16。
以上，依据本实施方式，通过在1394LSI10A中包括时钟控制寄存器16，和第1实施方式相比较，可以减少端子数。又，这样，开关14a～14d不容易受到来自外部的噪声干扰。又，通过微处理器20，对于多个协议处理电路13a～13d的每一个，可以根据1394控制信息判断有无使用。这样，可以将1394LSI10A的电能消耗降低到最小程度。通过对时钟控制寄存器16的更新，在上述说明中所示的最佳时刻进行，可以将1394LSI10A的电能消耗降低到大约55％的程度。
此外，虽然是对微处理器20设置在1394LSI10A的外部进行了说明，也可以将微处理器20的功能，即判断装置组装在1394LSI10A中。这样，可以将包括在外部的微处理器20要进行的处理减轻，可以置换成更低能力的、即，更廉价的器件。
又，也可以在寄存器值为“0”时供给时钟，而在“1”时切断时钟。这样，对本发明所具有的效果不会有任何改变。
进一步，虽然对1394LSI10、10A分别包括4个协议处理电路的情况进行了说明，但本发明并不限定于此。对于包括5个以上的协议处理电路的1394LSI，也可以获得和上述同样的效果。
又，协议处理电路13的动作/停止的切换，虽然通过时钟的供给/切断的切换进行，但本发明并不限定于此。例如，也可以使协议处理电路13的电源由各自的独立系统供给，而进行这些电源的供给/切断。
(发明的效果)如上所述，依据本发明，在具有多个有关按照IEEE1394标准的串行数据传送的协议处理电路的接口控制半导体集成电路中，可以对协议处理电路个别进行时钟的供给/切断。这样，可以只向数据传送中要使用的协议处理电路供给时钟，而切断向没有使用的协议处理电路供给的时钟，可以降低接口控制半导体集成电路的电能消耗。
又，通过根据1394控制信息进行时钟的供给/切断的判定，可以贴切进行向协议处理电路的时钟供给/切断。这样，可以将接口控制半导体集成电路的电能消耗降低到最小程度。因此，本发明的接口控制半导体集成电路，通过在对降低电能消耗要求特别严格的移动设备中使用，具有可以提高移动设备的工作时间的效果。
此外，虽然是以IEEE1394接口为例对本发明进行了说明，但本发明并不限定于此。即，本发明，也可以使用对于按照和IEEE1394标准同样的标准(例如USB标准等)进行串行数据传送的数据传送装置，并且具有和上述同样的效果。
权利要求
1.一种数据传送装置，是按照IEEE1394标准进行串行数据传送的数据传送装置，其特征在于包括具有多个协议处理电路、以及针对这些多个协议处理电路的每一个进行时钟的供给/切断的切换的开关、并且控制所述串行数据传送的接口控制半导体集成电路、从所述接口控制半导体集成电路获取1394控制信息、根据该1394控制信息、针对所述多个协议处理电路的每一个进行时钟的供给/切断的判定的判定装置，所述开关，根据所述判定装置的判定，进行所述切换。
2.根据权利要求1所述的数据传送装置，其特征在于所述接口控制半导体集成电路，具有保存所述开关的控制信息的时钟控制寄存器、和根据所述控制信息控制所述开关的动作的时钟选择器，所述判定装置，根据所述判定更新保存在所述时钟控制寄存器中的所述控制信息。
3.根据权利要求1所述的数据传送装置，其特征在于所述1394控制信息，是在IEEE1394总线上的节点数，所述判定装置，根据所述节点数，进行所述判定。
4.根据权利要求1所述的数据传送装置，其特征在于所述1394控制信息，是在IEEE1394总线上传送的包，所述判定装置，解析所述包，根据该解析结果，进行所述判定。
5.根据权利要求1所述的数据传送装置，其特征在于所述判定装置，最早，在要求数据传送开始的交易中在传送或者接收最初的包之后，对于所述多个协议处理电路中有关该数据传送的电路，进行时钟供给的判断。
6.根据权利要求5所述的数据传送装置，其特征在于所述判定装置，在所述交易中在传送或者接收最后包之后，进行所述时钟供给的判定。
7.根据权利要求1所述的数据传送装置，其特征在于所述判定装置，最迟，在要求数据传送停止的交易中在传送或者接收最后的包之前，对于所述多个协议处理电路中有关该数据传送的电路，进行时钟切断的判定。
8.根据权利要求7所述的数据传送装置，其特征在于所述判定装置，在所述交易中在传送或者接收最初包之前，进行所述时钟切断的判定。
9.一种接口控制半导体集成电路，是具有多个有关按照IEEE1394标准进行串行数据传送的协议处理电路的接口控制半导体集成电路，其特征在于包括针对所述多个协议处理电路的每一个进行时钟的供给/切断的切换的开关。
10.根据权利要求9所述的接口控制半导体集成电路，其特征在于包括保存所述开关的控制信息的时钟控制寄存器、根据所述控制信息控制所述开关的动作的时钟选择器。
11.根据权利要求9所述的接口控制半导体集成电路，其特征在于包括根据1394控制信息对所述多个协议处理电路的每一个进行时钟的供给/切断的判定的判定装置，所述开关，根据所述判定装置的判定，进行所述切换。
12.一种协议处理电路控制方法，是在控制按照IEEE1394标准的串行数据传送的接口控制半导体集成电路中控制协议处理电路的协议处理电路控制方法，其特征在于具有根据从所述接口控制半导体集成电路获取的1394控制信息，进行所述协议处理电路的动作/停止的判定的判定步骤、根据所述判定协议的判定，控制所述协议处理电路的动作/停止的切换的控制的控制步骤。
13，根据权利要求12所述的协议处理电路控制方法，其特征在于所述1394控制信息，是在IEEE1394总线上的节点数，所述判定步骤，根据所述节点数，进行所述判定。
14.根据权利要求12所述的协议处理电路控制方法，其特征在于所述1394控制信息，是在IEEE1394总线上传送的包，所述判定步骤，解析所述包，根据该解析结果，进行所述判定。
15.根据权利要求12所述的协议处理电路控制方法，其特征在于所述判定步骤，最早，在要求数据传送开始的交易中在传送或者接收最初的包之后，进行所述协议处理电路的动作的判定。
16.根据权利要求15所述的协议处理电路控制方法，其特征在于所述判定步骤，在所述交易中在传送或者接收最后包之后，进行所述协议处理电路的动作的判定。
17.根据权利要求12所述的协议处理电路控制方法，其特征在于所述判定步骤，最迟，在要求数据传送停止的交易中在传送或者接收最后的包之前，进行所述协议处理电路的停止的判定。
18.根据权利要求17所述的协议处理电路控制方法，其特征在于所述判定步骤，在所述交易中在传送或者接收最初包之前，进行所述协议处理电路的停止的判定。
19.一种数据传送装置，是进行串行数据传送的数据传送装置，其特征在于包括具有多个协议处理电路、以及针对这些多个协议处理电路的每一个进行时钟的供给/切断的切换的开关、并且控制所述串行数据传送的接口控制半导体集成电路、从所述接口控制半导体集成电路获取控制信息、根据该控制信息、针对所述多个协议处理电路的每一个进行时钟的供给/切断的判定的判定装置，所述开关，根据所述判定装置的判定，进行所述切换。
20.一种协议处理电路控制方法，是在控制串行数据传送的接口控制半导体集成电路中控制协议处理电路的协议处理电路控制方法，其特征在于具有根据从所述接口控制半导体集成电路获取的控制信息，进行所述协议处理电路的动作/停止的判定的判定步骤、根据所述判定协议的判定，控制所述协议处理电路的动作/停止的切换的控制步骤。
全文摘要
本发明提供一种数据传送装置及其接口控制半导体集成电路、以及协议处理电路控制方法。可以降低具有有关按照IEEE1394标准的数据传送的、处理AV系列和PC系列等协议的多个协议处理电路的接口控制半导体集成电路的电能消耗。作为具有多个协议处理电路的接口控制半导体集成电路，针对上述多个协议处理电路的每一个设置进行时钟供给/切断的开关。然后，控制该开关，对于多个协议处理电路，只向需要使用的电路供给时钟，而切断没有使用的电路供给的时钟。
文档编号H04L29/08GK1499330SQ20031010440
公开日2004年5月26日 申请日期2003年10月28日 优先权日2002年10月28日
发明者松井崇行, 柳泽怜互, 岩本清孝, 互, 孝 申请人:松下电器产业株式会社